KR100864845B1 - 반도체소자의 소자분리막 제조방법 - Google Patents

반도체소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR100864845B1
KR100864845B1 KR1020020038398A KR20020038398A KR100864845B1 KR 100864845 B1 KR100864845 B1 KR 100864845B1 KR 1020020038398 A KR1020020038398 A KR 1020020038398A KR 20020038398 A KR20020038398 A KR 20020038398A KR 100864845 B1 KR100864845 B1 KR 100864845B1
Authority
KR
South Korea
Prior art keywords
film
pad nitride
trench
nitride film
semiconductor device
Prior art date
Application number
KR1020020038398A
Other languages
English (en)
Other versions
KR20040003646A (ko
Inventor
김창한
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020038398A priority Critical patent/KR100864845B1/ko
Publication of KR20040003646A publication Critical patent/KR20040003646A/ko
Application granted granted Critical
Publication of KR100864845B1 publication Critical patent/KR100864845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 얕은 트렌치 소자격리(Sallow Trench Isolation; 이하 "STI"라 한다)공정에 의해 실리콘기판에 소자분리막 프로파일(profile)을 구현하는 과정에서 트렌치를 이용한 소자분리막 형성 공정에 있어서, 트렌치에 갭필산화막을 매립하고 식각공정에 의해 패드질화막의 두께를 조절한 후, 결과물 상에 산소 어닐링 공정을 진행하고, 패드질화막을 제거함으로써, 패드질화막 제거 시, 소자분리막 모서리 부분에 형성되는 모우트 형상을 제거하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술이다.
소자분리막, 모우트, 패드질화막

Description

반도체소자의 소자분리막 제조방법{Method for forming the Isolation Layer of Semiconductor Device}
도 1은 종래 반도체소자의 소자분리막 제조방법에 의해 형성된 소자분리막의 문제점을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체소자의 소자분리막을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 실리콘기판 110 : 패드산화막
120 : 패드질화막 130 : 감광막 패턴
140 : 트렌치 150 : 제 1희생산화막
160 : 갭필산화막 170 : 제 2희생산화막
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로서, 보다 상세하게는 얕은 트렌치 소자격리(Sallow Trench Isolation; 이하 "STI"라 한다)공정에 의해 실리콘기판에 소자분리막 프로파일(profile)을 구현하는 과정에서 소자분리막의 가장자리에 모우트 현상이 유발되는 것을 방지하여 험프(hump) 및 전계집중현상 등이 발생되는 것을 방지하도록 하는 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트렌지스터와 커패시터등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
이와 같이, 실리콘기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 산화막을 증착시킨 후 화학기계적연마공정으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체 기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.
도 1은 종래 반도체소자의 소자분리막 제조방법에 의해 형성된 소자분리막의 문제점을 설명하기 위해 나타낸 단면도이다.
도 1에 도시된 바와 같이, 실리콘 기판(1) 상에 소정의 두께를 갖고서 절연을 하도록 패드질화막(미도시함)을 적층한 후, 식각공정을 진행하여 트렌치(미도시함)를 형성한다.
상기 트렌치 내부에 HDP 산화막(미도시함)을 이용하여 매립한 후, 화학기계적 연마공정을 진행하여 평탄화 공정을 진행함으로써 트렌치와 트렌치 사이를 분리시킨다.
이어서, 패드 질화막(미도시함)을 인산용액을 사용하여 오버(over) 식각하여 제거함으로써, 소자분리막(3)을 형성한다.
그런데, 상기와 같은 종래 반도체소자의 소자분리막 형성방법을 이용하게 되면, 상기 패드 질화막 제거 시, 패드 질화막을 완전하게 제거하기 위해 오버 식각을 진행하는데, 이때 갭필 산화막과 패드 질화막과의 서로 다른 식각율에 의해 소자분리막 모서리 부분에 "A"와 같이 모우트(moat)가 형성되는 문제점이 있었다.
그 결과, 상기 모우트로 인하여 소자구동시 소자분리막 모서리 부분에 전기적 집중현상(fringing field)이 유발되어서 소자의 전기적 열화가 발생될 뿐만 아니라 험프(hump)로 인한 문턱전압의 변화 현상이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 얕은 트렌치 소자격리(Sallow Trench Isolation; 이하 "STI"라 한다) 공정에 의해 실리콘기판에 소자분리막 프로파일(profile)을 구현하는 과정에서 소자분리막 모서리 부분에 형성되는 모우트 형상을 방지하는 반도체소자의 소자분리막 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 실리콘기판 상에 패드산화막과 패드질화막을 순차적으로 증착한 후 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 실리콘기판 내에 트렌치를 형성한 후 옥시데이션 공정을 진해하여 트렌치 측벽에 희생산화막을 형성하는 단계와, 상기 결과물 상에 갭필산화막을 증착하여 트렌치를 매립하고 패드질화막 상부까지 화학기계적연마 공정을 통해 평탄화하는 단계와, 상기 패드질화막의 표면을 에치백 공정에 의해 제거하여 패드질화막의 두께를 감소시키는 단계와, 상기 결과물 상에 산소 어닐링 공정을 진행하여 패드질화막과 갭필산화막 경계영역을 라운딩지게 형성하는 단계와, 상기 패드질화화막을 세정공정에 의해 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 제조방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바에 있어서, 실리콘기판(100) 상에 패드산화막(110)과 패드질화막(120)을 순차적으로 증착한 후 패드질화막(120) 상에 트렌치를 형성하기 위한 감광막(130) 패턴을 형성한다.
이때, 상기 패드질화막(120)은 1000 ~ 1500Å 두께로 증착하여 후속 트렌치 식각공정 시 식각 마스크로 사용할 수 있으며, 혹은 후속 공정인 화학기계적연마 공정에서 식각정지막으로 사용된다.
그리고, 도 2b에 도시된 바와 같이, 상기 감광막(130) 패턴을 마스크로 하여 패드질화막(120)과 패드산화막(110) 및 실리콘기판(100)을 Cl2, HBr, O2 및 N2 가스를 식각가스로 사용하여 건식식각해서 실리콘기판(1000) 내에 트렌치(140)를 형성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 결과물 상에 세정공정을 진행한 후, 상기 트렌치 식각 공정 시 받은 실리콘기판(100)의 데미지(damage)를 완화하기 위해 950 ~ 1200 온도로 드라이(dry) 옥시데이션 분위기에서 열처리를 진행하여 트렌치(140) 내부벽면에 100 ~ 300Å의 두께로 제1 희생산화막(150)을 형성한다.
그 후, 도 2d에 도시된 바와 같이, 결과물 전체에 갭필산화막(160)을 증착하여 트렌치를 매립한 후, 950 ~ 1200℃의 온도로 30분간 열처리하여 갭필산화막(160)의 밀도를 균일하게 한다.
이후, 도 2d에 도시된 바와 같이, 상기 결과물 상에 고 선택비 슬러리(High Selectivity Slurry : HSS)를 이용하여 식각정지막의 역할을 하는 패드질화막(120) 상부까지 화학기계적연마 공정을 진행하여 소자분리영역을 평탄화한다.
그리고, 도 2e에 도시된 바와 같이, 상기 패드질화막(120)을 에치백 공정에 의해 소정의 두께를 제거하여 패드질화막(120)의 두께를 감소시킨다.
이때, 상기 패드질화막(120)의 두께를 감소시키는 이유는 후속 산소어닐링 공정시, 패드질화막(120)의 두께가 두꺼울수록 하부 실리콘기판(100)의 소비량이 줄어들며 이에 따라 패드질화막(120)의 리프트 업(Lift Up) 효과가 감소하게 될 뿐만 아니라 소자분리영역의 모서리 부분을 라운딩지게 하기 위해 오랜 시간의 산소 어닐링 공정이 필요하기 때문이다.
또한, 상기 오랜 시간의 산소 어닐링 공정에 의해 소자분리영역의 모서리 부분의 스트레스가 증가하며 이에 따라 리키지(leakage) 특성이 저하되는 문제점이 있기 때문이다.
이어, 도 2f에 도시된 바와 같이, 상기 결과물 상에 산소 어닐링 공정을 진행하여 패드질화막(120)과 갭필산화막(160) 경계영역에 제 2희생산화막(170)을 형성하여 소자분리영역의 모서리 영역을 라운딩지게 형성하여 전계집중현상을 방지한다.
그리고, 도 2g에 도시된 바와 같이, 상기 패드질화막(미도시함)을 인산용액을 이용하여 습식 세정공정을 진행하여 제거하여 소자분리막을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 소자분리막 제조방법을 이용하게 되면, 얕은 트렌치 소자격리(Sallow Trench Isolation; 이하 "STI"라 한다)공정에 의해 실리콘기판에 소자분리막 프로파일(profile)을 구현하는 과정에서 패드질화막의 두께를 조절하여 산소 어닐링 공정을 진행한 후, 패드질화막을 제거함으로써, 패드질화막 제거 시, 소자분리막의 가장자리에 모우트 현상이 유발되는 것을 방지함으로써, 상기 모우트로 인해 험프(hump) 및 전계집중현상 등이 발생되는 것을 방지하도록 하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (2)

  1. 반도체기판 상에 패드산화막과 패드질화막을 순차적으로 형성하는 단계;
    상기 패드질화막 및 패드산화막을 패터닝하여 소자분리영역의 상기 반도체기판을 노출시키는 단계;
    상기 반도체기판의 소자분리영역에 트렌치를 형성하는 단계;
    상기 트렌치를 갭필절연막으로 매립하는 단계;
    상기 패드질화막이 노출되도록 상기 갭필절연막을 평탄화하는 단계;
    상기 패드질화막을 일정 두께 식각하여 두께를 감소시키는 단계;
    상기 패드질화막의 두께가 감소된 결과물에 대해, 산소 어닐링공정을 진행하여 상기 트렌치의 상부 코너를 라운딩시키는 단계; 및
    상기 패드질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서,
    상기 트렌치를 갭필절연막으로 매립하기 전에,
    상기 트렌치의 내벽에 희생산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
KR1020020038398A 2002-07-03 2002-07-03 반도체소자의 소자분리막 제조방법 KR100864845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020038398A KR100864845B1 (ko) 2002-07-03 2002-07-03 반도체소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020038398A KR100864845B1 (ko) 2002-07-03 2002-07-03 반도체소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR20040003646A KR20040003646A (ko) 2004-01-13
KR100864845B1 true KR100864845B1 (ko) 2008-10-23

Family

ID=37314634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020038398A KR100864845B1 (ko) 2002-07-03 2002-07-03 반도체소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR100864845B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167813B1 (ko) * 1993-12-23 1999-02-01 윌리암 티. 엘리스 집적회로 장치 제조 방법 및 반도체 구조 제조 방법
KR20020002806A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 장치의 소자 분리막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167813B1 (ko) * 1993-12-23 1999-02-01 윌리암 티. 엘리스 집적회로 장치 제조 방법 및 반도체 구조 제조 방법
KR20020002806A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 장치의 소자 분리막 형성방법

Also Published As

Publication number Publication date
KR20040003646A (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100864845B1 (ko) 반도체소자의 소자분리막 제조방법
KR100486111B1 (ko) 반도체소자의 소자분리막 제조방법
KR100873358B1 (ko) 반도체소자의 소자분리막 제조방법
KR100431995B1 (ko) 반도체소자의 소자분리막 제조방법
KR100873357B1 (ko) 반도체소자의 소자분리막 제조방법
KR100429678B1 (ko) 반도체소자의 소자분리막 형성방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR101098443B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100750047B1 (ko) 반도체 장치의 소자분리막의 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20040055143A (ko) 반도체소자의 소자분리막 제조방법
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR100587607B1 (ko) 반도체 소자의 제조방법
KR100857575B1 (ko) 반도체소자의 소자분리막 제조방법
KR101034094B1 (ko) 디봇 방지를 위한 반도체 소자 제조방법
KR20060101947A (ko) 반도체 소자의 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20030057886A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050010226A (ko) 반도체 소자의 트렌치형 소자분리막 형성 방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법
KR20060001126A (ko) 반도체소자의 소자분리 방법
KR20040001228A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee