KR100822605B1 - 플래시 메모리 소자의 소자 분리막 형성 방법 - Google Patents

플래시 메모리 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100822605B1
KR100822605B1 KR1020060134868A KR20060134868A KR100822605B1 KR 100822605 B1 KR100822605 B1 KR 100822605B1 KR 1020060134868 A KR1020060134868 A KR 1020060134868A KR 20060134868 A KR20060134868 A KR 20060134868A KR 100822605 B1 KR100822605 B1 KR 100822605B1
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
insulating
layer
Prior art date
Application number
KR1020060134868A
Other languages
English (en)
Inventor
동차덕
신승우
이상수
손현수
정우리
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134868A priority Critical patent/KR100822605B1/ko
Application granted granted Critical
Publication of KR100822605B1 publication Critical patent/KR100822605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

본 발명은 플래시 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 활성 영역에는 터널 절연막 및 플로팅 게이트용 도전막이 형성되고, 소자 분리 영역에는 트렌치가 형성된 반도체 기판이 제공되는 단계와, 상기 트렌치의 하부 영역이 일부 채워지도록 제1 절연막을 형성하는 단계와, 상기 트렌치가 채워지도록 상기 제1 절연막 상부에 제2 절연막을 형성하여 상기 제1 절연막 및 제2 절연막으로 구성된 소자 분리막을 형성하는 단계와, 상기 소자 분리막의 높이를 낮추기 위하여 상기 제2 절연막의 상부를 제거하는 단계와, 상기 소자 분리막을 포함한 전체 구조 상부에 제3 절연막을 형성하는 단계와, 상기 도전막의 측면이 일부 노출되도록 상기 제3 및 제1 절연막을 식각하는 단계로 이루어진다.
소자 분리막, EFH, PSZ막, 습식 식각, HDP 산화막, 갭필

Description

플래시 메모리 소자의 소자 분리막 형성 방법{Method of forming a isolation in flash memory device}
도 1a 내지 도 1f는 본 발명에 따른 플래시 메모리 소자의 소자 분리막 형성 방법을 설명하기 위해 나타낸 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 절연막
104 : 제1 도전막 106 : 버퍼 절연막
108 : 제1 절연막 110 : 트렌치
112 : 측벽 절연막 114 : 제2 절연막
116 : 제3 절연막 118 : 소자 분리막
120 : 제4 절연막 122 : 유전체막
124 : 제2 도전막
본 발명은 플래시 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 특히, 좁은 폭을 갖는 트렌치에 갭필(gap-fill)이 용이하도록 하기 위한 플래시 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.
소자가 점점 더 고집적화되어감에 따라 트렌치 폭은 좁아지고, 깊이는 깊어져 기존에 사용하였던 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 보이드(void) 없이 트렌치를 완전히 갭필하여 소자 분리막을 형성하기는 더욱더 어려워지고 있다. 이러한 문제를 해결하기 위해 보이드 없이 트렌치를 갭필하기 위해 사용되는 물질에 대한 연구가 활발히 진행되고 있다.
상기 문제를 해결하기 위한 방법 중에 SOD(Spin on Dielectric) 물질 중 하나인 PSZ(polysilazane)를 이용하여 트렌치를 완전히 갭필하는 방법이 있다. PSZ 물질은 점도가 낮아 물처럼 흐르는 성질을 가지기 때문에 트렌치를 완전히 갭필할 수 있다.
그러나, PSZ 물질은 내부에 불순물과 수분이 많이 함유되어 있어 터널 절연막과 인접하게 형성될 경우 터널 절연막이 열화된다. 따라서, 트렌치 표면에 고밀도 플라즈마(HDP) 산화막을 라이너(liner) 형태로 형성하여 터널 절연막이 PSZ 물질 내부에 함유되어 있는 불순물로 인해 오염되는 것을 방지할 수 있다.
그러나, 고밀도 플라즈마(HDP) 산화막이 PSZ 물질에 비해 식각 비(etch rate)가 낮기 때문에 소자 분리막의 EFH를 확보하기 위한 식각 공정시 도전막 측면에 형성된 고밀도 플라즈마(HDP) 산화막이 제대로 제거되지 않고 잔류하게 된다. 이로 인해 후속에 유전체막 증착 공정시 고밀도 플라즈마(HDP) 산화막이 계속 잔류하게 되어 플로팅 게이트와 유전체막의 접촉 면적이 감소하게 된다.
본 발명은 PSZ 물질로 소자 분리막을 형성하되 소자 분리막의 EFH를 용이하게 조절하면서 터널 절연막이 열화되는 것을 방지할 수 있고, 플로팅 게이트와 유전체막의 접촉 면적을 균일하게 제어할 수 있다.
본 발명의 일 실시 예에 따른 플래시 메모리 소자의 소자 분리막 형성 방법은, 활성 영역에는 터널 절연막 및 플로팅 게이트용 도전막이 형성되고, 소자 분리 영역에는 트렌치가 형성된 반도체 기판이 제공된다. 트렌치의 하부 영역이 일부 채워지도록 제1 절연막을 형성한다. 트렌치가 채워지도록 제1 절연막 상부에 제2 절연막을 형성하여 제1 절연막 및 제2 절연막으로 구성된 소자 분리막을 형성한다. 소자 분리막의 높이를 낮추기 위하여 제2 절연막의 상부를 제거한다. 소자 분리막을 포함한 전체 구조 상부에 제3 절연막을 형성한다. 도전막의 측면이 일부 노출되도록 제3 및 제1 절연막을 식각한다.
상기에서, 제1 절연막을 형성하기 전에, 트렌치의 측벽 및 저면에 측벽 절연막을 형성하는 공정을 포함한다. 측벽 절연막은 래디컬(radical) 방식의 산화 공정으로 형성한다.
제1 절연막은 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 이용하여 150Å 내지 1500Å의 두께로 형성하고, 제2 절연막은 스핀 코팅(spin coating) 방식을 이용한 PSZ막으로 형성한다.
제2 절연막을 형성한 후, 제2 절연막을 치밀화시키기 위해 열처리 공정을 실시하는 공정을 포함한다. 열처리 공정은 스팀(steam) 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시한다. 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하고, 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시한다.
제2 절연막을 형성한 후, 소자 분리막을 형성하기 위해 화학적 기계적 연마(Chemical Mechanical Polishing) 공정을 실시하여 제1 및 제2 절연막을 제거하고, 소자 분리막을 형성한 후 열처리 공정을 실시하는 공정을 포함한다. 열처리 공정은 스팀 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시한다. 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하고, 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시한다.
제2 절연막 제거 공정시 식각 속도를 제1 절연막에 비해 제2 절연막이 더 빨리 식각되도록 한다. 소자 분리막의 EFH는 100Å 내지 500Å의 높이가 된다.
제3 절연막은 고밀도 플라즈마 산화막을 이용하여 100Å 내지 300Å의 두께로 형성한다. 제3 절연막을 형성한 후 트렌치 측면에 형성된 제3 절연막과 제1 절연막의 두께의 합과 트렌치 저면에 형성된 제3 절연막의 두께의 비는 0.5:1 내지 1:1이 된다.
제1 및 제3 절연막은 습식 식각 공정으로 제거한다. 습식 식각 공정은 제3 절연막의 두께보다 목표 식각 두께를 20% 내지 50% 더 두껍게 설정하여 과도하게 실시한다. 제3 절연막 제거 공정으로 소자 분리막의 EFH를 조절한다. 제1 및 제3 절연막 식각 공정시 제2 절연막도 일부 제거된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f는 본 발명에 따른 플래시 메모리 소자의 소자 분리막 형성 방법을 설명하기 위해 나타낸 소자의 단면도로서, 셀 영역에서 발생하는 소자 분리막의 EFH(Effective Field Height) 변화(variation)를 개선하기 위한 것으로 셀 영역에만 국한하여 본 발명을 설명하고 있으나, 이는 주변 영역에도 동일한 공정 단계가 이루어진다.
도 1a를 참조하면, 반도체 기판(100) 상부에 터널 절연막(102) 및 플로팅 게이트용 제1 도전막(104)을 순차적으로 형성한다. 이때, 터널 절연막(102)은 진성(intrinsic) 특성이 가장 우수한 래디컬(radical) 방식의 산화 공정으로 형성하며, 후속 공정인 N2O 또는 NO 가스 분위기에서 실시하는 열처리 공정을 통해 터널 절연막(102) 내에 질소(N)를 혼합(incorporation)시켜 우수한 막질 특성을 확보할 수 있다. 제1 도전막(104)은 터널 절연막(102)과의 계면의 인(P) 농도를 낮추기 위해 언도프트(undoped) 폴리실리콘막과 도프트(doped) 폴리실리콘막이 적층된 구조 로 형성한다.
그런 다음, 제1 도전막(104) 상부에 하드 마스크막을 형성한다. 이때, 하드 마스크막은 버퍼 절연막(106)과 제1 절연막(108)이 적층된 구조로 형성한다. 여기서, 버퍼 절연막(106)은 산화물로 형성하고, 제1 절연막(108)은 질화물로 형성한다. 하드 마스크막 상부에 포토레지스트 패턴(미도시)을 형성한 후 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 실시하여 하드 마스크막을 패터닝한다. 패터닝된 하드 마스크막을 식각 마스크로 하는 식각 공정으로 제1 도전막(104), 터널 절연막(102) 및 반도체 기판(100)의 일부를 식각하여 소자 분리용 트렌치(110)를 형성한다.
도 1b를 참조하면, 트렌치(110)를 포함한 제1 절연막(108) 표면에 측벽 절연막(112)을 형성한다. 이때, 측벽 절연막(112)은 제1 절연막(108)의 표면에서도 균일한 두께로 형성되면서 터널 절연막(102) 양끝에서 발생하는 스마일링(smiling) 현상을 최소화하기 위해 래디컬 방식의 산화 공정으로 형성한다.
그런 다음, 측벽 절연막(112) 상부에 제2 절연막(114)을 라이너(liner) 형태로 형성한다. 이때, 제2 절연막(114)은 트렌치(110)의 측면보다 저면에서 두껍게 형성되어 트렌치를 일부 채우면서 종횡비가 낮아지도록 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 형성하며 150Å 내지 1500Å의 두께로 형성한다. 제2 절연막(114)을 150Å 내지 1500Å의 두께로 형성함으로써 후속 공정인 PSZ(polysilazane)막 형성 공정시 터널 절연막(102)과 불순물 및 수분을 많이 포함하는 PSZ막과의 접촉을 최대한 억제할 수 있어 불순물로 인해 터널 절연막(102)이 오염되는 것을 방지할 수 있다.
그런 다음, 트렌치(110)가 채워지도록 제2 절연막(114) 상부에 제3 절연막(116)을 형성한다. 이때, 제3 절연막(116)은 스핀 코팅(spin coating) 방식을 이용한 PSZ막으로 형성한다. PSZ막은 불순물 및 수분을 많이 포함하고 있기 때문에 PSZ막 형성 공정 후 열처리 공정을 실시해야 한다. 이때, 열처리 공정은 스팀(steam) 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시한다. 여기서, 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하고, 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시한다. 이렇게 제1 및 제2 열처리 공정을 실시함으로써 터널 절연막(102) 양끝에서 발생하는 스마일링 현상을 추가로 억제할 수 있다.
그런 다음, 제1 절연막(108) 상부가 노출될 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여 제3 절연막(116), 제2 절연막(114) 및 측벽 절연막(112)의 일부 제거한다. 이로써, 측벽 절연막(112), 제2 절연막(114) 및 제3 절연막(116)으로 이루어진 소자 분리막(118)이 형성된다. PSZ막을 치밀화시키고 식각 비(etch rate)가 낮아지도록 제어하기 위해 열처리 공정을 실시한다. 이때, 열처리 공정은 스팀 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시한다. 여기서, 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하고, 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시한다.
도 1c를 참조하면, 습식 식각 공정으로 제1 절연막(108)의 상부를 제거한다. 이때, 제1 절연막(108)은 BOE와 H3PO4를 혼합한 혼합 용액을 이용하여 제거한다. 식각 공정으로 제3 절연막(116) 상부를 일부 제거하여 소자 분리막(118)의 EFH(Effective Field Height)를 조절한다. 이때, 소자 분리막(118)의 EFH는 100Å 내지 500Å의 높이가 된다. 제3 절연막(116) 제거 공정시 식각 비(etch rate)를 제2 절연막(114)에 비해 제3 절연막(116)이 더 빨리 식각되도록 하여 제2 절연막(114)이 거의 제거되지 않고 트렌치(110) 측면에 잔류하도록 한다.
도 1d를 참조하면, 제1 도전막(104)과 소자 분리막(118) 상부에 제4 절연막(120)을 형성한다. 이때, 제4 절연막(120)은 고밀도 플라즈마(HDP) 산화막을 이용하여 100Å 내지 300Å의 두께로 형성한다. 여기서, 고밀도 플라즈마(HDP) 산화막은 증착 특성상 제4 절연막(120) 상부 영역이 트렌치(110)의 측면보다 더 많이 증착된다. 그러므로 트렌치(110) 측면에 형성된 고밀도 플라즈마(HDP) 산화막인 제4 절연막(120)과 제2 절연막(114)의 두께의 합과, 트렌치(110) 저면에 형성된 고밀도 플라즈마(HDP) 산화막인 제4 절연막(120)의 두께의 비는 0.5:1 내지 1:1이 된다.
도 1e를 참조하면, 습식 식각 공정으로 제4 절연막(120)을 제거한다. 이때, 습식 식각 공정은 제4 절연막(120)의 두께보다 목표 식각 두께를 20% 내지 50% 더 두껍게 설정하여 과도하게 실시한다. 제4 절연막(120) 제거 공정시 트렌치(110) 측면에 잔류하는 측벽 절연막(112)과 제2 절연막(114)도 제거되고, PSZ막인 제3 절연막(116)도 일부 제거되어 소자 분리막(118)의 EFH를 원하는 높이까지 제어할 수 있 다. 제1 도전막(104)의 상부보다 측면에 형성되어 있는 제2 절연막(114)의 두께가 더 두껍기 때문에, 제1 도전막(104)의 측면에는 제2 절연막(114)이 제3 절연막(116)보다 높게 돌출된 형태로 잔류된다. 제4 절연막(120) 제거 공정을 실시한 후 세정 공정을 실시한다.
그런 다음, 트렌치 폭이 넓은 주변 회로 영역에서는 트렌치 폭이 좁은 셀 영역에 비해 PSZ막의 식각 비가 작기 때문에 주변 회로 영역의 EFH를 조절하기 위해 주변 회로 영역만 오픈하는 마스크를 이용하여 건식(dry) 또는 습식(wet) 식각 공정을 진행한다.
도 1f를 참조하면, 제1 도전막(104)과 소자 분리막(118) 상부에 유전체막(122) 및 컨트롤 게이트용 제2 도전막(124)을 형성한다. 이때, 제2 도전막(124)은 폴리실리콘막으로 형성한다.
상기와 같이, 제1 도전막(104) 측면에 잔류하는 측벽 절연막(112)과 제2 절연막(114)의 높이를 일정하게 조절하고, 제3 절연막(116)의 높이보다 높게 형성되도록 조절함으로써 터널 절연막(102)이 열화되는 것을 방지할 수 있고, 플로팅 게이트(104)와 유전체막(122)의 접촉 면적이 일정해진다. 이로 인하여 커플링 비(Coupling Ratio)를 일정하게 조절할 수 있다. 이렇게, 제3 절연막(116)인 PSZ막을 이용하여 트렌치(110)를 채움으로써 소자 분리막(118)의 갭필이 용이하다.
또한, 습식 클리닝 공정으로 소자 분리막(118)의 EFH를 조절함으로 소자 분리막(118)의 EFH 변화를 개선할 수 있다. 소자 분리막(118)의 EFH 변화를 개선함으로써 소자의 특성인 프로그램 속도 변화, 캐패시턴스(capacitance) 증가에 따른 간 섭(interference)의 변화 및 싸이클링(cycling)에 따른 문턱 전압(Threshold Voltage; Vt) 쉬프트(shift)를 개선할 수 있다.
또한, 복잡한 공정의 추가나 장비 투자 없이 현재 사용하고 있는 공정의 조합으로 실시되고 있으므로 원가 절감 및 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 습식 클리닝 공정으로 소자 분리막의 EFH(Effective Field Height)를 조절함으로 소자 분리막의 EFH 변화(variation)를 개선할 수 있다.
둘째, 소자 분리막의 EFH 변화를 개선함으로써 소자의 특성인 프로그램 속도 변화, 캐패시턴스(capacitance) 증가에 따른 간섭(interference)의 변화 및 싸이클링(cycling)에 따른 문턱 전압(Threshold Voltage; Vt) 쉬프트(shift)를 개선할 수 있다.
셋째, 제1 도전막 측면에 잔류하는 측벽 절연막과 제2 절연막의 높이를 일정하게 조절하고, 제3 절연막의 높이보다 높게 형성되도록 조절함으로써 터널 절연막이 열화되는 것을 방지할 수 있고, 플로팅 게이트와 유전체막의 접촉 면적을 일정 하게 할 수 있다.
넷째, 플로팅 게이트와 유전체막의 접촉 면적을 일정하게 함으로써 커플링 비(Coupling Ratio)를 일정하게 할 수 있다.
다섯째, 복잡한 공정의 추가나 장비 투자 없이 현재 사용하고 있는 공정의 조합으로 실시되고 있으므로 원가 절감 및 수율을 향상시킬 수 있다.

Claims (23)

  1. 활성 영역에는 터널 절연막 및 플로팅 게이트용 도전막이 형성되고, 소자 분리 영역에는 트렌치가 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치의 하부 영역이 일부 채워지도록 제1 절연막을 형성하는 단계;
    상기 트렌치가 채워지도록 상기 제1 절연막 상부에 제2 절연막을 형성하여 상기 제1 절연막 및 제2 절연막으로 구성된 소자 분리막을 형성하는 단계;
    상기 소자 분리막의 높이를 낮추기 위하여 상기 제2 절연막의 상부를 제거하는 단계;
    상기 소자 분리막을 포함한 전체 구조 상부에 제3 절연막을 형성하는 단계; 및
    상기 도전막의 측면이 일부 노출되도록 상기 제3 및 제1 절연막을 식각하는 단계를 포함하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 절연막을 형성하기 전에,
    상기 트렌치의 측벽 및 저면에 측벽 절연막을 형성하는 단계를 더 포함하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  3. 제2항에 있어서,
    상기 측벽 절연막은 래디컬(radical) 방식의 산화 공정으로 형성하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  4. 제1항에 있어서,
    상기 제1 절연막은 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 형성하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  5. 제1항에 있어서,
    상기 제1 절연막은 150Å 내지 1500Å의 두께로 형성하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  6. 제1항에 있어서,
    상기 제2 절연막은 스핀 코팅(spin coating) 방식을 이용한 PSZ막으로 형성하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  7. 제1항에 있어서,
    상기 제2 절연막을 형성한 후,
    상기 제2 절연막을 치밀화시키기 위해 열처리 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  8. 제7항에 있어서,
    상기 열처리 공정은 스팀(steam) 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  9. 제8항에 있어서,
    상기 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  10. 제8항에 있어서,
    상기 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  11. 제1항에 있어서,
    상기 제2 절연막을 형성한 후,
    상기 소자 분리막을 형성하기 위해 화학적 기계적 연마(Chemical Mechanical Polishing) 공정을 실시하여 상기 제1 및 제2 절연막을 제거하는 단계; 및
    상기 소자 분리막을 형성한 후 열처리 공정을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  12. 제11항에 있어서,
    상기 열처리 공정은 스팀 분위기의 제1 열처리 방식과 N2 분위기의 제2 열처리 방식을 순차적으로 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  13. 제12항에 있어서,
    상기 제1 열처리 방식은 300℃ 내지 500℃의 온도에서 실시하는 플래시 메모 리 소자의 소자 분리막 형성 방법.
  14. 제12항에 있어서,
    상기 제2 열처리 방식은 700℃ 내지 900℃의 온도에서 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  15. 제1항에 있어서,
    상기 제2 절연막 제거 공정시 식각 속도를 상기 제1 절연막에 비해 상기 제2 절연막이 더 빨리 식각되도록 하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  16. 제1항에 있어서,
    상기 소자 분리막의 EFH는 100Å 내지 500Å의 높이가 되는 플래시 메모리 소자의 소자 분리막 형성 방법.
  17. 제1항에 있어서,
    상기 제3 절연막은 고밀도 플라즈마 산화막으로 형성하는 플래시 메모리 소 자의 소자 분리막 형성 방법.
  18. 제1항에 있어서,
    상기 제3 절연막은 100Å 내지 300Å의 두께로 형성하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  19. 제1항에 있어서,
    상기 제3 절연막을 형성한 후 상기 트렌치 측면에 형성된 상기 제3 절연막과 상기 제1 절연막의 두께의 합과 상기 트렌치 저면에 형성된 상기 제3 절연막의 두께의 비는 0.5:1 내지 1:1이 되는 플래시 메모리 소자의 소자 분리막 형성 방법.
  20. 제1항에 있어서,
    상기 제1 및 제3 절연막은 습식 식각 공정으로 제거하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  21. 제20항에 있어서,
    상기 습식 식각 공정은 상기 제3 절연막의 두께보다 목표 식각 두께를 20% 내지 50% 더 두껍게 설정하여 과도하게 실시하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  22. 제1항에 있어서,
    상기 제3 절연막 제거 공정으로 상기 소자 분리막의 EFH를 조절하는 플래시 메모리 소자의 소자 분리막 형성 방법.
  23. 제1항에 있어서,
    상기 제1 및 제3 절연막 식각 공정시 상기 제2 절연막도 일부 제거되는 플래시 메모리 소자의 소자 분리막 형성 방법.
KR1020060134868A 2006-12-27 2006-12-27 플래시 메모리 소자의 소자 분리막 형성 방법 KR100822605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134868A KR100822605B1 (ko) 2006-12-27 2006-12-27 플래시 메모리 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134868A KR100822605B1 (ko) 2006-12-27 2006-12-27 플래시 메모리 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR100822605B1 true KR100822605B1 (ko) 2008-04-17

Family

ID=39571636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134868A KR100822605B1 (ko) 2006-12-27 2006-12-27 플래시 메모리 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100822605B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251552A (ja) * 1992-03-09 1993-09-28 Nec Corp 半導体装置の製造方法
KR20030056154A (ko) * 2001-12-27 2003-07-04 아남반도체 주식회사 반도체 소자 제조 방법
KR20060075517A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 장치의 소자분리막 및 그 형성방법
KR20070002304A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251552A (ja) * 1992-03-09 1993-09-28 Nec Corp 半導体装置の製造方法
KR20030056154A (ko) * 2001-12-27 2003-07-04 아남반도체 주식회사 반도체 소자 제조 방법
KR20060075517A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 장치의 소자분리막 및 그 형성방법
KR20070002304A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Similar Documents

Publication Publication Date Title
KR100696382B1 (ko) 반도체 소자 및 그 제조방법
KR101002493B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100780643B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100976422B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090107742A (ko) 메모리 소자의 소자분리 구조 및 형성 방법
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100972681B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100745954B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
KR100822605B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR101060256B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090001001A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR100912986B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101002478B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR20080060348A (ko) 반도체 소자의 소자분리막 형성방법
KR20040004896A (ko) 플래시 메모리 소자의 제조 방법
KR100822606B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20080084379A (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100822620B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee