KR20030000132A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 트렌치를 이용한 소자분리절연막 형성공정 시 소자분리마스크로 사용되는 질화막패턴을 전면식각공정으로 소정 두께 제거하여 상기 트렌치 상부 모서리의 일부를 노출시킨 후 소자분리절연막을 형성함으로써 상기 소자분리절연막이 후속 식각공정 및 세정공정에 손실되는 것을 방지하여 소자분리절연막이 반도체기판의 활성영역보다 낮아지는 모우트(moat)현상이 발생하는 것을 방지하고, 그로 인하여 후속 게이트전극 형성 후 전기장이 크게 걸리는 것을 방지하여 트랜지스터의 라이프타임(lifetime)을 향상시키는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법{Forming method for field oxide of semiconductor device}

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 보다 상세하게 트렌치를 이용한 소자분리공정에서 소자분리마스크로 사용되는 질화막패턴을 등방성식각방법으로 소정 두께 제거한 다음, 소자분리절연막을 형성하여 소자분리절연막의 가장자리 부분이 함몰되는 모오트(moat)현상을 방지하는 반도체소자의 소자분리절연막 형성방법에 관한 것이다.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.

일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅 길이와 큰 체적비를 요구하고 있다.

그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리막이 얇아지는 문제와 버즈빅현상으로 기가(Giga DRAM)급 소자에서는 적용하는데 한계가 있다.

그리고, 트렌치 소자분리 공정도 공정의 복잡성뿐만 아니라 디자인 룰이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인 룰이 0.1 ㎛ 에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.

상기 트렌치를 이용한 소자분리공정은 소자분리영역으로 예정되는 반도체기판을 식각하여 트렌치를 형성한 후 매립절연막을 형성하여 상기 트렌치를 매립시킨 다음, 평탄화공정을 실시하여 소자분리절연막을 형성하는 방법이다.

그러나, 상기와 같이 종래기술에 따른 반도체소자의 소자분리절연막 형성방법은, 소자분리절연막을 형성한 후 실시되는 습식식각공정 및 세정공정에 의해 상기 소자분리절연막의 가장자리가 손실되어 도 1 에 도시된 ⓧ부분과 같이 소자분리절연막이 반도체기판의 활성영역보다 낮아지는 모우트 현상이 발생하여 후속 게이트 절연막 형성공정시 상기 함몰 부분에서는 게이트 절연막이 얇게 형성되고, 그로 인하여 게이트 전극형성후 전기장이 크게 걸려 제너레이션(generation)된 핫캐리어(hot carrier)량이 증가하여 트랜지스터의 라이프타임(lifetime)을 감소시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 트렌치를 형성하고, 소자분리마스크로 사용되는 질화막패턴을 전면식각공정으로 소정 두께 제거하여 트렌치 상부 모서리를 일부 노출시킴으로써 소자분리절연막 형성 후 실시되는 세정 및 식각공정에서 상기 소자분리절연막의 가장자리가 손실되는 것을 방지하여 소자의 전기적 특성 및 신뢰성을 향상시키는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 소자분리절연막 형성방법에 의한 문제점을 나타내는 사진.

도 2a 내지 2h 는 본 발명에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.

도 3 은 본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 의해 형성된 소자의 사진.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 반도체기판 13 : 패드산화막

14 : 패드산화막패턴 15 : 질화막

16 : 질화막패턴 17 : 감광막패턴

19 : 트렌치 21 : 열산화막

23 : 매립절연막 24 : 소자분리절연막

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은,

반도체기판 상부에 패드산화막과 질화막의 적층구조를 형성하고, 소자분리마스크를 식각마스크로 상기 적층구조와 소정 두께의 반도체기판을 식각하여 질화막패턴, 패드산화막패턴 및 트렌치를 형성하는 공정과,

상기 트렌치 표면에 소정 두께의 열산화막을 형성하는 공정과,

상기 질화막패턴을 전면식각하여 소정 두께 제거하되, 후속공정으로 형성되는 소자분리절연막의 측면이 손실되는 것을 방지하기 위하여 상기 트렌치 상부 모서리의 일부를 노출시키는 공정과,

전체표면 상부에 매립절연막을 형성하는 공정과,

상기 매립절연막을 평탄화시켜 상기 트렌치에 매립되는 소자분리절연막을 형성하는 공정과,

상기 질화막패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명에 대하여 설명한다.

도 2a 내지 도 2h 는 본 발명에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(21) 상부에 패드산화막(13)과 질화막(15)을 형성한다. 상기 패드산화막(13)은 10 ∼ 100Å 두께로 형성하고, 상기 질화막(15)은 1400 ∼ 3000Å 두께로 형성한다. (도 2a 참조)

다음, 상기 질화막(15) 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막패턴(17)을 형성한다.

그 다음, 상기 감광막패턴(17)을 식각마스크로 상기 질화막(15)을 식각하여 질화막패턴(16)을 형성한다. (도 2b 참조)

다음, 상기 감광막패턴(17)을 식각마스크로 상기 패드산화막(13) 및 소정 두께의 반도체기판(21)을 식각하여 질화막패턴(16)과 패드산화막패턴(14)을 형성하는 동시에 트렌치(19)를 형성한다. 상기 트렌치(19)는 3000 ∼ 4000Å 깊이로 형성된다.

다음, 상기 감광막패턴(17)을 제거한다. (도 2c 참조)

그 다음, 상기 구조를 NH₃OH, H₂O₂및 H₂O가 1 : 5 : 50의 혼합비로 형성되는 혼합용액과 HF와 H₂O가 99 : 1의 혼합비로 형성되는 혼합용액을 이용하여 전세정공정을 실시한다. 이때, 상기 전세정공정은 50℃의 NH₃OH, H₂O₂및 H₂O 혼합용액을 이용하여 10분간 진행한 다음, HF와 H₂O 혼합용액을 이용하여 180초간 진행된다.

다음, 상기 트렌치(19)의 표면을 열산화시켜 다시 소정 두께의 열산화막(21)을 형성한다. 상기 열산화공정은 1050℃ 온도에서 건식산화공정으로 실시하여 50 ∼ 150Å 두께의 열산화막(21)을 형성한다. (도 2d 참조)

그 다음, 상기 질화막패턴(16)을 전면식각하여 소정 두께 제거한다. 이때, 상기 질화막패턴(16)을 제거하기 전에 HF와 H₂O가 99 : 1의 혼합비로 형성되는 혼합용액을 이용하여 자연산화막을 제거한 다음, H₃PO₄용액을 이용하여 200 ∼ 400Å 두께의 질화막패턴(16)을 제거한다. 상기 질화막패턴(16)을 제거함으로써 상기 트렌치(19) 상부 모서리의 일부가 노출된다. (도 2e 참조)

다음, 전체표면 상부에 매립절연막(23)을 형성한다. 상기 매립절연막(23)은 HDP CVD 방법으로 형성되는 산화막으로서, 5000 ∼ 7000Å 두께 형성된다.

그 다음, 900 ∼ 1100℃의 질소분위기에서 20 ∼ 40분간 열처리공정을 실시하여 상기 매립절연막(23)을 치밀화시킨다. (도 2f 참조)

그 다음, 상기 매립절연막(23)을 CMP공정으로 평탄화시켜 상기 트렌치(19)을 매립시키는 소자분리절연막(24)을 형성한다. 이때, 상기 CMP공정은 상기 질화막패턴(16)을 식각장벽으로 사용하며 상기 소자분리절연막(24)이 반도체기판(21)의 활성영역보다 300 ∼ 500Å 높게 형성될 때까지 실시한다. (도 2g 참조)

다음, 상기 나머지 질화막패턴(16)을 제거한다. (도 2h 참조)

그 후, 게이트 산화 전세정 공정을 실시하되, 상기 반도체기판(21) 표면에 남아있는 표면 산화막만 제거되도록 식각조건을 설정하여 실시한다.

도 3 은 본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 의해 형성된 소자의 사진으로서, 소자분리절연막의 가장자리가 함몰되는 현상이 없고, 트렌치의 상부 모서리가 라운드하게 형성되어 있음을 알 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 트렌치를 이용한 소자분리절연막 형성공정 시 소자분리마스크로 사용되는 질화막패턴을 전면식각공정으로 소정 두께 제거하여 상기 트렌치 상부 모서리의 일부를 노출시킨 후 소자분리절연막을 형성함으로써 상기 소자분리절연막이 후속 식각공정 및 세정공정에 손실되는 것을 방지하여 소자분리절연막이 반도체기판의 활성영역보다 낮아지는 모우트(moat)현상이 발생하는 것을 방지하고, 그로 인하여 후속 게이트전극 형성 후 전기장이 크게 걸리는 것을 방지하여 트랜지스터의 라이프타임을 향상시키는 이점이 있다.

Claims (4)

1. 반도체기판 상부에 패드산화막과 질화막의 적층구조를 형성하고, 소자분리마스크를 식각마스크로 상기 적층구조와 소정 두께의 반도체기판을 식각하여 질화막패턴, 패드산화막패턴 및 트렌치를 형성하는 공정과,

   상기 트렌치 표면에 소정 두께의 열산화막을 형성하는 공정과,

   상기 질화막패턴을 전면식각하여 소정 두께 제거하되, 후속공정으로 형성되는 소자분리절연막의 측면이 손실되는 것을 방지하기 위하여 상기 트렌치 상부 모서리의 일부를 노출시키는 공정과,

   전체표면 상부에 매립절연막을 형성하는 공정과,

   상기 매립절연막을 평탄화시켜 상기 트렌치에 매립되는 소자분리절연막을 형성하는 공정과,

   상기 질화막패턴을 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
2. 제 1 항에 있어서,

   상기 질화막은 1400 ∼ 3000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
3. 제 1 항에 있어서,

   상기 질화막은 H₃PO₄용액을 에천트로 이용한 전면식각공정으로 200 ∼ 400Å 두께 제거하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
4. 제 1 항에 있어서,

   상기 질화막패턴을 제거한 후 실시되는 게이트 산화 전세정 공정을 실시하되, 상기 반도체기판 표면에 남아있는 표면 산화막만 제거되도록 식각조건을 설정하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.