JP2000031259A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000031259A JP2000031259A JP10199137A JP19913798A JP2000031259A JP 2000031259 A JP2000031259 A JP 2000031259A JP 10199137 A JP10199137 A JP 10199137A JP 19913798 A JP19913798 A JP 19913798A JP 2000031259 A JP2000031259 A JP 2000031259A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor substrate
- etching
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチを形成するシリコン基板エッチング後
のレジスト剥離時に、残留有機成分がシリコン基板表
面、及びトレンチ内壁のシリコン基板表面に付着する
為、その後熱酸化膜を形成しても、良質な酸化膜となら
ず結晶欠陥、絶縁性不良を発生させ、トランジスタ特性
の劣化を引き起こす原因になっていた。 【解決手段】シリコン窒化膜１０３をマスクとして、異
方性エッチングにより開口された素子分離予定領域をエ
ッチングする際、シリコン酸化膜１０２の一部を残し、
その後レジスト剥離工程を行うことで、レジスト内の残
留有機成分がシリコン基板表面に付着することはなくな
る。
のレジスト剥離時に、残留有機成分がシリコン基板表
面、及びトレンチ内壁のシリコン基板表面に付着する
為、その後熱酸化膜を形成しても、良質な酸化膜となら
ず結晶欠陥、絶縁性不良を発生させ、トランジスタ特性
の劣化を引き起こす原因になっていた。 【解決手段】シリコン窒化膜１０３をマスクとして、異
方性エッチングにより開口された素子分離予定領域をエ
ッチングする際、シリコン酸化膜１０２の一部を残し、
その後レジスト剥離工程を行うことで、レジスト内の残
留有機成分がシリコン基板表面に付着することはなくな
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
【０００２】
【従来の技術】従来の半導体基板にトレンチを形成する
ことにより素子分離を行う方法が論文「ＩＥＤＭ９６
Ｐ．８３７〜Ｐ．８４０」に示されている。これを図２
に示す。２０１はシリコン基板、２０２はシリコン酸化
膜、２０３、２０３‘はシリコン窒化膜、２０４はレジ
スト、２０５は深い溝、２０６は熱酸化膜、２０７、２
０７’はＣＶＤ酸化膜を示す。フォトレジストマスクを
用い、半導体基板をエッチングし深いトレンチを形成
（図２（ａ）、（ｂ））しており、フォトレジスト剥離
後（図２（ｃ））に、トレンチ内壁の半導体基板表面に
フォトレジストに含まれる残留有機成分が付着し、その
後の熱酸化により熱酸化膜を形成する（図２（ｄ））
際、残留有機成分の汚染による結晶性の欠陥や絶縁性不
良が発生して、トランジスタ特性に悪影響を及ぼしてい
た。
ことにより素子分離を行う方法が論文「ＩＥＤＭ９６
Ｐ．８３７〜Ｐ．８４０」に示されている。これを図２
に示す。２０１はシリコン基板、２０２はシリコン酸化
膜、２０３、２０３‘はシリコン窒化膜、２０４はレジ
スト、２０５は深い溝、２０６は熱酸化膜、２０７、２
０７’はＣＶＤ酸化膜を示す。フォトレジストマスクを
用い、半導体基板をエッチングし深いトレンチを形成
（図２（ａ）、（ｂ））しており、フォトレジスト剥離
後（図２（ｃ））に、トレンチ内壁の半導体基板表面に
フォトレジストに含まれる残留有機成分が付着し、その
後の熱酸化により熱酸化膜を形成する（図２（ｄ））
際、残留有機成分の汚染による結晶性の欠陥や絶縁性不
良が発生して、トランジスタ特性に悪影響を及ぼしてい
た。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の技
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
【０００４】そこで、本発明はかかる課題を解決するた
め、トランジスタ特性に悪影響を与えない素子分離方法
を提供することを目的とする。
め、トランジスタ特性に悪影響を与えない素子分離方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
に単層の絶縁膜または複数層からなる絶縁膜を形成する
工程、前記絶縁膜上にフォトリソグラフィー法により素
子分離予定領域を開口する工程、及び異方性エッチング
により開口された素子分離領域の前記絶縁膜をわずか残
す程度にエッチングする工程、フォトレジスト剥離後、
フォトレジストパターンをマスクではなく、エッチング
されなかった前記絶縁膜膜をマスクに素子分離予定領域
のわずか残った絶縁膜、及び半導体基板をエッチング
し、半導体基板上に深い溝を形成する工程を具備するこ
とを特徴とする。
に単層の絶縁膜または複数層からなる絶縁膜を形成する
工程、前記絶縁膜上にフォトリソグラフィー法により素
子分離予定領域を開口する工程、及び異方性エッチング
により開口された素子分離領域の前記絶縁膜をわずか残
す程度にエッチングする工程、フォトレジスト剥離後、
フォトレジストパターンをマスクではなく、エッチング
されなかった前記絶縁膜膜をマスクに素子分離予定領域
のわずか残った絶縁膜、及び半導体基板をエッチング
し、半導体基板上に深い溝を形成する工程を具備するこ
とを特徴とする。
【０００６】また、半導体基板上に複数層からなる絶縁
膜を形成する工程において、シリコン窒化膜を形成する
工程を具備することを特徴とする。
膜を形成する工程において、シリコン窒化膜を形成する
工程を具備することを特徴とする。
【０００７】それから、半導体基板上に複数層からなる
絶縁膜を形成する工程において、シリコンオキシナイト
ライドを形成する工程を具備することを特徴とする。
絶縁膜を形成する工程において、シリコンオキシナイト
ライドを形成する工程を具備することを特徴とする。
【０００８】それから、半導体基板上に複数層からなる
絶縁膜を形成する工程において、ポリシリコンを形成す
る工程を具備することを特徴とする。
絶縁膜を形成する工程において、ポリシリコンを形成す
る工程を具備することを特徴とする。
【０００９】
【作用】上記のように本発明によれば、半導体基板上に
フォトリソグラフィー法によって直接フォトレジスト膜
を接触させることはなく、トレンチを形成する異方性エ
ッチング処理もフォトレジスト膜をマスクとして、半導
体基板をエッチングすることは無い。
フォトリソグラフィー法によって直接フォトレジスト膜
を接触させることはなく、トレンチを形成する異方性エ
ッチング処理もフォトレジスト膜をマスクとして、半導
体基板をエッチングすることは無い。
【００１０】従って、フォトレジスト膜剥離後に残る残
留有機成分が、直接前記半導体基板表面及びトレンチ領
域内の半導体基板表面に付着することが無い。
留有機成分が、直接前記半導体基板表面及びトレンチ領
域内の半導体基板表面に付着することが無い。
【００１１】その為、その後に行う酸化膜形成は、残留
有機物成分に伴う膜質劣化の問題はなく、結晶欠陥、絶
縁性不良の発生を引き起こすこともなく、トランジスタ
特性に与える悪影響はない。
有機物成分に伴う膜質劣化の問題はなく、結晶欠陥、絶
縁性不良の発生を引き起こすこともなく、トランジスタ
特性に与える悪影響はない。
【００１２】
【発明の実施の形態】本発明の実施の形態を添付図面の
実施例に基づき以下に詳細に説明する。図中の１０１は
シリコン基板であり、１０２、１０５は、シリコン酸化
膜、１０３、１０３’、１０３’’は、シリコン窒化膜
であり、１０４はレジストであり、１０６深い溝であ
り、１０７は、熱酸化膜であり、１０８、１０８’は、
ＣＶＤ酸化膜である。
実施例に基づき以下に詳細に説明する。図中の１０１は
シリコン基板であり、１０２、１０５は、シリコン酸化
膜、１０３、１０３’、１０３’’は、シリコン窒化膜
であり、１０４はレジストであり、１０６深い溝であ
り、１０７は、熱酸化膜であり、１０８、１０８’は、
ＣＶＤ酸化膜である。
【００１３】まず、図１（ａ）に示すようにシリコン基
板１０１上にドライ酸化またはウェット酸化により膜厚
１００オングストローム〜２００オングストロームの熱
酸化膜１０２を形成する。
板１０１上にドライ酸化またはウェット酸化により膜厚
１００オングストローム〜２００オングストロームの熱
酸化膜１０２を形成する。
【００１４】それから、膜厚１０００オングストローム
〜２５００オングストロームのシリコン窒化膜１０３を
ＣＶＤ法により熱酸化膜１０２上に堆積する。
〜２５００オングストロームのシリコン窒化膜１０３を
ＣＶＤ法により熱酸化膜１０２上に堆積する。
【００１５】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト１０４を開口し、図１（ｂ）
に示すようにエッチングガスＣＨＦ3、ＣＦ4、Ａｒの混
合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予
定領域のシリコン窒化膜１０３と熱酸化膜１０２を選択
的にエッチングする。
子分離予定領域のレジスト１０４を開口し、図１（ｂ）
に示すようにエッチングガスＣＨＦ3、ＣＦ4、Ａｒの混
合ガスを０．２〜０．５Ｔｏｒｒの圧力下で素子分離予
定領域のシリコン窒化膜１０３と熱酸化膜１０２を選択
的にエッチングする。
【００１６】ただし、この際シリコン基板が、露出しな
い様にストップさせ、熱酸化膜１０５を残すようにす
る。
い様にストップさせ、熱酸化膜１０５を残すようにす
る。
【００１７】次に図１（ｃ）に示すようにレジスト１０
４を剥離した後、図１（ｄ）に示す様に、シリコン窒化
膜１０３をマスクとしてエッチングガスＣＨＦ3、Ｃ
Ｆ4、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で
エッチングし、図１（ｂ）の工程で、残った熱酸化膜１
０５および、シリコン基板１０１を３０００オングスト
ローム〜５０００オングストロームの深さに達する深い
溝１０６を形成する。
４を剥離した後、図１（ｄ）に示す様に、シリコン窒化
膜１０３をマスクとしてエッチングガスＣＨＦ3、Ｃ
Ｆ4、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧力下で
エッチングし、図１（ｂ）の工程で、残った熱酸化膜１
０５および、シリコン基板１０１を３０００オングスト
ローム〜５０００オングストロームの深さに達する深い
溝１０６を形成する。
【００１８】ついで、図１（e）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００オングストローム〜２００オングストロ
ームの熱酸化膜１０７を露出したシリコン基板表面に形
成する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００オングストローム〜２００オングストロ
ームの熱酸化膜１０７を露出したシリコン基板表面に形
成する。
【００１９】本発明によれば、前記深い溝のエッチング
時、フォトレジスト膜をマスクに使用していない為に、
形成される熱酸化膜１０７は、汚染成分の少ない良質か
つ、均一な膜である。 従って、トランジスタ特性に影
響を与えるシリコン基板表面近傍かつ素子分離領域の端
部に発生する結晶欠陥の発生を抑え、トランジスタ特性
に影響を及ぼすことがない。
時、フォトレジスト膜をマスクに使用していない為に、
形成される熱酸化膜１０７は、汚染成分の少ない良質か
つ、均一な膜である。 従って、トランジスタ特性に影
響を与えるシリコン基板表面近傍かつ素子分離領域の端
部に発生する結晶欠陥の発生を抑え、トランジスタ特性
に影響を及ぼすことがない。
【００２０】それから、図１（ｆ）に示すようにＣＶＤ
法によりシリコン酸化膜１１１を溝１０９を完全に埋め
込むように堆積する。
法によりシリコン酸化膜１１１を溝１０９を完全に埋め
込むように堆積する。
【００２１】そして、図１（ｇ）に示すようにＣＭＰ法
により表面を削り取り、シリコン酸化膜１０８’とシリ
コン窒化膜１０３’’がシリコン基板に対して水平とな
るように平坦化する。
により表面を削り取り、シリコン酸化膜１０８’とシリ
コン窒化膜１０３’’がシリコン基板に対して水平とな
るように平坦化する。
【００２２】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
【００２３】
【発明の効果】以上のように、本発明によれば、半導体
基板上のシリコン酸化膜、シリコン窒化膜上のフォトリ
ソグラフィー法によって直接フォトレジスト膜を半導体
基板と接触させることはなく、トレンチを形成する異方
性エッチング処理もフォトレジスト膜をマスクではな
く、シリコン酸化膜、シリコン窒化膜 等をマスクとし
てエッチングする為、フォトレジスト膜剥離後に残る残
留有機成分が、直接前記半導体基板表面及びトレンチ領
域内の半導体基板表面に付着することが無い。
基板上のシリコン酸化膜、シリコン窒化膜上のフォトリ
ソグラフィー法によって直接フォトレジスト膜を半導体
基板と接触させることはなく、トレンチを形成する異方
性エッチング処理もフォトレジスト膜をマスクではな
く、シリコン酸化膜、シリコン窒化膜 等をマスクとし
てエッチングする為、フォトレジスト膜剥離後に残る残
留有機成分が、直接前記半導体基板表面及びトレンチ領
域内の半導体基板表面に付着することが無い。
【００２４】その為、その後に行う酸化膜形成は、残留
有機物成分に伴う膜質劣化の問題はなく、結晶欠陥、絶
縁性不良を発生することもなく、トランジスタ特性に影
響をおよぼすことがないという効果を有する。
有機物成分に伴う膜質劣化の問題はなく、結晶欠陥、絶
縁性不良を発生することもなく、トランジスタ特性に影
響をおよぼすことがないという効果を有する。
【図１】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図２】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
１０１，２０１・・・シリコン基板 １０２，１０５，２０２・・・シリコン酸化膜 １０３，１０３’，１０３’‘,２０３，２０３’・・
・シリコン窒化膜 １０４，２０４・・・レジスト １０６，２０５・・・深い溝 １０７，２０６・・・熱酸化膜 １０８，１０８’，２０７，２０７’・・・ＣＶＤ酸化
膜
・シリコン窒化膜 １０４，２０４・・・レジスト １０６，２０５・・・深い溝 １０７，２０６・・・熱酸化膜 １０８，１０８’，２０７，２０７’・・・ＣＶＤ酸化
膜
Claims (4)
- 【請求項１】半導体基板上に単層の絶縁膜または複数層
からなる絶縁膜を形成する工程、前記絶縁膜上にフォト
リソグラフィー法により素子分離予定領域を開口する工
程、及び異方性エッチングにより開口された素子分離領
域の前記絶縁膜をわずか残す程度にエッチングする工
程、フォトレジスト剥離後、フォトレジストパターンを
マスクではなく、エッチングされなかった前記絶縁膜膜
をマスクに素子分離予定領域のわずか残った絶縁膜、及
び半導体基板をエッチングし、半導体基板上に深い溝を
形成する工程を具備することを特徴とする半導体装置の
製造方法。 - 【請求項２】半導体基板上に複数層からなる絶縁膜を形
成する工程において、シリコン窒化膜を形成することを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に複数層からなる絶縁膜を形
成する工程において、シリコンオキシナイトライドを形
成することを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項４】半導体基板上に複数層からなる絶縁膜を形
成する工程において、ポリシリコンを形成することを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199137A JP2000031259A (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199137A JP2000031259A (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031259A true JP2000031259A (ja) | 2000-01-28 |
Family
ID=16402767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10199137A Withdrawn JP2000031259A (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000132A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
-
1998
- 1998-07-14 JP JP10199137A patent/JP2000031259A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000132A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004128463A (ja) | 半導体素子の製造方法 | |
| JPH11150101A (ja) | 半導体装置の製造方法 | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| US6444518B2 (en) | Method and manufacturing a device separation film in a semiconductor device | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| US20060019489A1 (en) | Method for forming storage node contact of semiconductor device | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JP2000031259A (ja) | 半導体装置の製造方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| WO2010004708A1 (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JP2009158916A (ja) | 半導体素子のトレンチ形成方法 | |
| JP2000031260A (ja) | 半導体装置の製造方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100617073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR20040004988A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100865455B1 (ko) | Ｓｔｉ 공정에서의 딤플 발생 방지방법 | |
| KR100995328B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH07135308A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040322 |