JPH11135609A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11135609A JPH11135609A JP29663397A JP29663397A JPH11135609A JP H11135609 A JPH11135609 A JP H11135609A JP 29663397 A JP29663397 A JP 29663397A JP 29663397 A JP29663397 A JP 29663397A JP H11135609 A JPH11135609 A JP H11135609A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- silicon
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造方法に関し、ドライエッチン
グによるシリコン基板へのダメージのため、トランジス
タ特性不良の発生しまう。 【解決手段】シリコン酸化膜１０２をマスクとして、ウ
ェットエッチングによりにより開口された素子分離予定
領域のシリコン基板を掘り、浅い溝１０７を形成する。
その後、庇状のシリコン酸化膜１０４をマスクにして、
異方性エッチングによりシリコン基板１０１をエッチン
グし、トレンチ形成する。それにより、シリコン基板へ
のダメージが懸念されるポイントを素子形成領域から遠
ざけ、トランジスタ特性への影響を回避する。 【効果】トレンチを形成する際のマスクとしてのシリコ
ン酸化膜または、シリコンオキシナイトライド膜およ
び、シリコン窒化膜が庇状に素子分離領域側に出っ張
り、シリコン基板のドライエッチング時のダメージを防
ぐことができる。
グによるシリコン基板へのダメージのため、トランジス
タ特性不良の発生しまう。 【解決手段】シリコン酸化膜１０２をマスクとして、ウ
ェットエッチングによりにより開口された素子分離予定
領域のシリコン基板を掘り、浅い溝１０７を形成する。
その後、庇状のシリコン酸化膜１０４をマスクにして、
異方性エッチングによりシリコン基板１０１をエッチン
グし、トレンチ形成する。それにより、シリコン基板へ
のダメージが懸念されるポイントを素子形成領域から遠
ざけ、トランジスタ特性への影響を回避する。 【効果】トレンチを形成する際のマスクとしてのシリコ
ン酸化膜または、シリコンオキシナイトライド膜およ
び、シリコン窒化膜が庇状に素子分離領域側に出っ張
り、シリコン基板のドライエッチング時のダメージを防
ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
【０００２】
【従来の技術】従来の半導体基板にトレンチを形成する
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
【０００３】また、論文「ＩＥＤＭ９６ Ｐ．８２９〜
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の技
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
【０００５】また、素子分離予定領域を熱酸化により熱
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
【０００６】そこで、本発明はかかる課題を解決するた
め、トランジスタ特性に悪影響を与えず、素子形成領域
を狭めない素子分離方法を提供することを目的とする。
め、トランジスタ特性に悪影響を与えず、素子形成領域
を狭めない素子分離方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上にシリコン窒化膜を堆積する工程、前記シリコン
窒化膜上に第２の酸化膜を堆積する工程、フォトリソグ
ラフィー法により素子分離予定領域を開口する工程、異
方性エッチングにより開口された素子分離予定領域の前
記第２の酸化膜と前記シリコン窒化膜をエッチングし、
さらに第１の酸化膜をウェットエッチングする工程、露
出した半導体基板表面をウェットエッチングにより浅い
溝を形成する工程、前記第２の酸化膜をマスクとして異
方性エッチングにより露出された半導体基板をエッチン
グし、前記浅い溝の側面の半導体基板はエッチングされ
ないよう溝を深くする工程、露出した半導体基板表面に
熱酸化により第３の酸化膜を形成する工程、前記溝に第
４の酸化膜を埋め込む工程を具備することを特徴とす
る。
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上にシリコン窒化膜を堆積する工程、前記シリコン
窒化膜上に第２の酸化膜を堆積する工程、フォトリソグ
ラフィー法により素子分離予定領域を開口する工程、異
方性エッチングにより開口された素子分離予定領域の前
記第２の酸化膜と前記シリコン窒化膜をエッチングし、
さらに第１の酸化膜をウェットエッチングする工程、露
出した半導体基板表面をウェットエッチングにより浅い
溝を形成する工程、前記第２の酸化膜をマスクとして異
方性エッチングにより露出された半導体基板をエッチン
グし、前記浅い溝の側面の半導体基板はエッチングされ
ないよう溝を深くする工程、露出した半導体基板表面に
熱酸化により第３の酸化膜を形成する工程、前記溝に第
４の酸化膜を埋め込む工程を具備することを特徴とす
る。
【０００８】それから、上記の半導体基板上に形成する
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
【０００９】また、半導体基板上に第１の酸化膜を形成
する工程、前記第１のシリコン酸化膜上にシリコン窒化
膜を堆積する工程、前記シリコン窒化膜上に第２の酸化
膜を堆積する工程、フォトリソグラフィー法により素子
分離予定領域を開口する工程、異方性エッチングにより
開口された素子分離予定領域の前記第２の酸化膜と前記
シリコン窒化膜をエッチングし、さらに第１の酸化膜を
ウェットエッチングする工程、露出した半導体基板表面
をウェットエッチングにより浅い溝を形成する工程、レ
ジストを剥離した後、露出した半導体基板表面に熱酸化
により第３の酸化膜を形成する工程、全面に第４の酸化
膜を堆積する工程、異方性エッチングにより開口された
素子分離予定領域の半導体基板が露出するまでエッチン
グする工程、更に前記第２の酸化膜および、第４の酸化
膜をマスクとして異方性エッチングにより露出された半
導体基板をエッチングし、前記浅い溝の側面の半導体基
板はエッチングされないよう溝を深くする工程、前記溝
に第５の酸化膜を埋め込む工程を具備することを特徴と
する。
する工程、前記第１のシリコン酸化膜上にシリコン窒化
膜を堆積する工程、前記シリコン窒化膜上に第２の酸化
膜を堆積する工程、フォトリソグラフィー法により素子
分離予定領域を開口する工程、異方性エッチングにより
開口された素子分離予定領域の前記第２の酸化膜と前記
シリコン窒化膜をエッチングし、さらに第１の酸化膜を
ウェットエッチングする工程、露出した半導体基板表面
をウェットエッチングにより浅い溝を形成する工程、レ
ジストを剥離した後、露出した半導体基板表面に熱酸化
により第３の酸化膜を形成する工程、全面に第４の酸化
膜を堆積する工程、異方性エッチングにより開口された
素子分離予定領域の半導体基板が露出するまでエッチン
グする工程、更に前記第２の酸化膜および、第４の酸化
膜をマスクとして異方性エッチングにより露出された半
導体基板をエッチングし、前記浅い溝の側面の半導体基
板はエッチングされないよう溝を深くする工程、前記溝
に第５の酸化膜を埋め込む工程を具備することを特徴と
する。
【００１０】それから、上記の半導体基板上に形成する
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
【００１１】さらに、半導体基板上に浅い溝を形成する
第１次異方性エッチング処理工程において、前記浅い溝
は最終的に形成される溝の深さの１／１０以上であるこ
とを特徴とする。
第１次異方性エッチング処理工程において、前記浅い溝
は最終的に形成される溝の深さの１／１０以上であるこ
とを特徴とする。
【００１２】
【作用】上記のように本発明によれば、半導体基板上に
浅い溝を形成するウェットエッチング処理を行う。この
エッチングによる溝の深さは浅いため、半導体基板に発
生する結晶性の欠陥はない。
浅い溝を形成するウェットエッチング処理を行う。この
エッチングによる溝の深さは浅いため、半導体基板に発
生する結晶性の欠陥はない。
【００１３】そして、トレンチを形成する第２次異方性
エッチング処理は前記浅い溝の側面の半導体基板をエッ
チングしないよう溝を深くするため、エッチングによる
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
エッチング処理は前記浅い溝の側面の半導体基板をエッ
チングしないよう溝を深くするため、エッチングによる
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
【００１４】
【発明の実施の形態】本発明の実施の形態を添付図面の
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、２０３、２０３’、３０３、４０３、４０３’
は、シリコン窒化膜であり、１０５、２０５、３０４、
４０５は、レジストであり、１０６、２０６は、素子分
離予定領域であり、１０７、２０７、４０７は、浅い溝
であり、１０９、２０８、３０２、３０６、４０２、４
０６は、熱酸化膜であり、１０８、２１０、３０５、４
０９は、深い溝であり、１１０、１１０’、２１１、２
１１’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜であり、２０９は側壁であ
る。
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、２０３、２０３’、３０３、４０３、４０３’
は、シリコン窒化膜であり、１０５、２０５、３０４、
４０５は、レジストであり、１０６、２０６は、素子分
離予定領域であり、１０７、２０７、４０７は、浅い溝
であり、１０９、２０８、３０２、３０６、４０２、４
０６は、熱酸化膜であり、１０８、２１０、３０５、４
０９は、深い溝であり、１１０、１１０’、２１１、２
１１’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜であり、２０９は側壁であ
る。
【００１５】まず、図１（ａ）に示すようにシリコン基
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜１０２を堆積する。
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜１０２を堆積する。
【００１６】それから、膜厚１０００Å〜２５００Åの
シリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２
上に堆積する。
シリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２
上に堆積する。
【００１７】更に、シリコン窒化膜１０３上にＣＶＤ法
により膜厚１０００Å〜２０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
により膜厚１０００Å〜２０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
【００１８】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト１０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜１０４を選択的に除去する。
子分離予定領域のレジスト１０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜１０４を選択的に除去する。
【００１９】次に図１（ｂ）に示すようにレジスト１０
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３を除去する。
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３を除去する。
【００２０】さらに、希釈したフッ酸溶液に浸漬させ、
露出した熱酸化膜１０２を除去し、素子分離予定領域１
０６のシリコン基板を露出させる。
露出した熱酸化膜１０２を除去し、素子分離予定領域１
０６のシリコン基板を露出させる。
【００２１】この熱酸化膜１０２の除去は、ドライエッ
チングを用いても可能であるが、シリコン基板１０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
チングを用いても可能であるが、シリコン基板１０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
【００２２】続いて、図１（ｃ）に示すようにシリコン
酸化膜１０２をマスクとして開口した領域のシリコン基
板１０１をエッチングし、３００Å〜１０００Åの深さ
に達する浅い溝１０７を形成する。
酸化膜１０２をマスクとして開口した領域のシリコン基
板１０１をエッチングし、３００Å〜１０００Åの深さ
に達する浅い溝１０７を形成する。
【００２３】また、シリコン酸化膜１０４または、シリ
コンオキシナイトライド膜１０４および、シリコン窒化
膜１０３は庇状になり、素子分離領域に張り出してく
る。
コンオキシナイトライド膜１０４および、シリコン窒化
膜１０３は庇状になり、素子分離領域に張り出してく
る。
【００２４】ついで、図１（ｄ）に示すようにシリコン
酸化膜１０４を再度マスクとしてエッチングガスＣＨＦ
３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧
力下で素子分離予定領域のシリコン基板１０１を３００
０Å〜５０００Åの深さに達する溝１０８を形成するよ
うにエッチングする。
酸化膜１０４を再度マスクとしてエッチングガスＣＨＦ
３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの圧
力下で素子分離予定領域のシリコン基板１０１を３００
０Å〜５０００Åの深さに達する溝１０８を形成するよ
うにエッチングする。
【００２５】本発明によれば、このエッチング時、シリ
コン酸化膜１０４または、シリコンオキシナイトライド
膜１０４および、シリコン窒化膜１０３が庇状に素子分
離領域側に位置する出っ張るようになる。
コン酸化膜１０４または、シリコンオキシナイトライド
膜１０４および、シリコン窒化膜１０３が庇状に素子分
離領域側に位置する出っ張るようになる。
【００２６】そのため、ドライエッチング時のダメージ
によるシリコン基板の結晶性の欠陥は発生したとしても
図１（ｄ）に示される浅い溝１０７の底部に位置し、ト
ランジスタ特性に影響を与えるソース・ドレイン領域と
距離をおくことができる。
によるシリコン基板の結晶性の欠陥は発生したとしても
図１（ｄ）に示される浅い溝１０７の底部に位置し、ト
ランジスタ特性に影響を与えるソース・ドレイン領域と
距離をおくことができる。
【００２７】従って、結晶性の欠陥は発生したとして
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
【００２８】つぎに、図１（ｅ）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０９を露出し
たシリコン基板表面に形成する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０９を露出し
たシリコン基板表面に形成する。
【００２９】ついで、図１（ｆ）に示すようにＣＶＤ法
によりシリコン酸化膜１１０を溝１０８を完全に埋め込
むように堆積する。
によりシリコン酸化膜１１０を溝１０８を完全に埋め込
むように堆積する。
【００３０】つづいて、図１（ｇ）に示すようにＣＭＰ
法により表面を削り取り、シリコン酸化膜１１１’とシ
リコン窒化膜１０３’がシリコン基板に対して水平とな
るように平坦化する。
法により表面を削り取り、シリコン酸化膜１１１’とシ
リコン窒化膜１０３’がシリコン基板に対して水平とな
るように平坦化する。
【００３１】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
【００３２】もうひとつの実施例として図２に基づき、
説明する。
説明する。
【００３３】まず、図２（ａ）に示すようにシリコン基
板２０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜２０２を形成する。また
は、熱酸化膜２０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜２０２を堆積する。
板２０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜２０２を形成する。また
は、熱酸化膜２０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜２０２を堆積する。
【００３４】それから、膜厚１０００Å〜２５００Åの
シリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２
上に堆積する。
シリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２
上に堆積する。
【００３５】更に、シリコン窒化膜２０３上にＣＶＤ法
により膜厚１０００Å〜２０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
により膜厚１０００Å〜２０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
【００３６】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
【００３７】次に、図２（ｂ）に示すようにレジスト２
０５を剥離した後、シリコン酸化膜２０４をマスクとし
てエッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜２０３を除去する。
０５を剥離した後、シリコン酸化膜２０４をマスクとし
てエッチングガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜２０３を除去する。
【００３８】さらに、希釈したフッ酸溶液に浸漬させ、
露出した熱酸化膜２０２を除去し、素子分離予定領域２
０６のシリコン基板を露出させる。
露出した熱酸化膜２０２を除去し、素子分離予定領域２
０６のシリコン基板を露出させる。
【００３９】この熱酸化膜２０２の除去は、ドライエッ
チングを用いても可能であるが、シリコン基板２０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
チングを用いても可能であるが、シリコン基板２０１へ
のダメージを回避するためには、フッ酸溶液などを用い
たウェットエッチングが望ましい。
【００４０】続いて、図２（ｃ）に示すようにシリコン
酸化膜１０２をマスクとして開口した領域のシリコン基
板２０１をエッチングし、３００Å〜１０００Åの深さ
に達する浅い溝２０７を形成する。
酸化膜１０２をマスクとして開口した領域のシリコン基
板２０１をエッチングし、３００Å〜１０００Åの深さ
に達する浅い溝２０７を形成する。
【００４１】次に、図２（ｄ）に示すように９００℃以
上でドライ酸化または、８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜２０８を露出し
たシリコン基板表面に形成する。
上でドライ酸化または、８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜２０８を露出し
たシリコン基板表面に形成する。
【００４２】そして、図２（ｅ）に示すようにＣＶＤ法
によりシリコン酸化膜を堆積した後、エッチングガスＣ
ＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏ
ｒｒの圧力下で素子分離予定領域のシリコン基板が露出
するまでシリコン酸化膜をエッチングし、素子分離予定
領域の内側にシリコン酸化膜の側壁２０９を形成する。
によりシリコン酸化膜を堆積した後、エッチングガスＣ
ＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．５Ｔｏ
ｒｒの圧力下で素子分離予定領域のシリコン基板が露出
するまでシリコン酸化膜をエッチングし、素子分離予定
領域の内側にシリコン酸化膜の側壁２０９を形成する。
【００４３】さらに、図２（ｆ）に示すようにシリコン
酸化膜２０４および、側壁２０９をマスクとしてエッチ
ングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４
〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基
板２０１を３０００Å〜５０００Åの深さに達する溝２
１０を形成するようにエッチングする。
酸化膜２０４および、側壁２０９をマスクとしてエッチ
ングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．４
〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基
板２０１を３０００Å〜５０００Åの深さに達する溝２
１０を形成するようにエッチングする。
【００４４】本発明によれば、このエッチング時、側壁
２０９がマスクとして働くため、ドライエッチング時の
ダメージによるシリコン基板の結晶性の欠陥は発生した
としても図１（ｃ）に示される浅い溝２０７の底部に位
置し、トランジスタ特性に影響を与えるソース・ドレイ
ン領域と距離をおくことができる。
２０９がマスクとして働くため、ドライエッチング時の
ダメージによるシリコン基板の結晶性の欠陥は発生した
としても図１（ｃ）に示される浅い溝２０７の底部に位
置し、トランジスタ特性に影響を与えるソース・ドレイ
ン領域と距離をおくことができる。
【００４５】従って、結晶性の欠陥は発生したとして
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
も、トランジスタ素子を形成した場合、トランジスタ特
性に悪影響を与えることを防ぐことが可能となる。
【００４６】つづいて、図２（ｇ）に示すようにＣＶＤ
法によりシリコン酸化膜２１１を溝２１０を完全に埋め
込むように堆積する。
法によりシリコン酸化膜２１１を溝２１０を完全に埋め
込むように堆積する。
【００４７】そして、図２（ｈ）に示すようにＣＭＰ法
により表面を削り取り、シリコン酸化膜２１１’とシリ
コン窒化膜２０３’がシリコン基板に対して水平となる
ように平坦化する。
により表面を削り取り、シリコン酸化膜２１１’とシリ
コン窒化膜２０３’がシリコン基板に対して水平となる
ように平坦化する。
【００４８】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜２０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜２０３’下の
素子形成領域にトランジスタを形成していく。
【００４９】
【発明の効果】以上のように、本発明によれば、トレン
チを形成する際のマスクとしてのシリコン酸化膜また
は、シリコンオキシナイトライド膜および、シリコン窒
化膜が庇状に素子分離領域側に出っ張り、シリコン基板
のドライエッチング時のダメージを防ぐことができる。
チを形成する際のマスクとしてのシリコン酸化膜また
は、シリコンオキシナイトライド膜および、シリコン窒
化膜が庇状に素子分離領域側に出っ張り、シリコン基板
のドライエッチング時のダメージを防ぐことができる。
【００５０】したがって、トランジスタ特性に影響を与
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがないという効果を有する。
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがないという効果を有する。
【図１】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図２】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
【図４】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
１０１，２０１，３０１，４０１・・・シリコン基板 １０２，１０４，２０２，２０４・・・シリコン酸化膜
またはシリコンオキシナイトライド １０３，１０３’，２０３，２０３’，３０３，４０
３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６、２０６・・・素子分離予定領域 １０７、２０７，４０７・・・浅い溝 １０９，２０８，３０２，３０６，４０２，４０６・・
・熱酸化膜 １０８，２１０，３０５，４０９・・・深い溝 １１０，１１０’，２１１，２１１’，３０７，３０
７’，４０４，４０８，４１０，４１０’・・・ＣＶＤ
酸化膜 ２０９・・・側壁
またはシリコンオキシナイトライド １０３，１０３’，２０３，２０３’，３０３，４０
３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６、２０６・・・素子分離予定領域 １０７、２０７，４０７・・・浅い溝 １０９，２０８，３０２，３０６，４０２，４０６・・
・熱酸化膜 １０８，２１０，３０５，４０９・・・深い溝 １１０，１１０’，２１１，２１１’，３０７，３０
７’，４０４，４０８，４１０，４１０’・・・ＣＶＤ
酸化膜 ２０９・・・側壁
Claims (8)
- 【請求項１】半導体基板上に第１の酸化膜を形成する工
程、前記第１のシリコン酸化膜上にシリコン窒化膜を堆
積する工程、前記シリコン窒化膜上に第２の酸化膜を堆
積する工程、フォトリソグラフィー法により素子分離予
定領域を開口する工程、異方性エッチングにより開口さ
れた素子分離予定領域の前記第２の酸化膜と前記シリコ
ン窒化膜をエッチングし、さらに第１の酸化膜をウェッ
トエッチングする工程、露出した半導体基板表面をウェ
ットエッチングにより浅い溝を形成する工程、前記第２
の酸化膜をマスクとして異方性エッチングにより露出さ
れた半導体基板をエッチングし、前記浅い溝の側面の半
導体基板はエッチングされないよう溝を深くする工程、
露出した半導体基板表面に熱酸化により第３の酸化膜を
形成する工程、前記溝に第４の酸化膜を埋め込む工程を
具備することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】半導体基板上に浅い溝を形成する第１次異
方性エッチング処理工程において、前記浅い溝は最終的
に形成される溝の深さの１／１０以上であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項５】半導体基板上に第１の酸化膜を形成する工
程、前記第１のシリコン酸化膜上にシリコン窒化膜を堆
積する工程、前記シリコン窒化膜上に第２の酸化膜を堆
積する工程、フォトリソグラフィー法により素子分離予
定領域を開口する工程、異方性エッチングにより開口さ
れた素子分離予定領域の前記第２の酸化膜と前記シリコ
ン窒化膜をエッチングし、さらに第１の酸化膜をウェッ
トエッチングする工程、露出した半導体基板表面をウェ
ットエッチングにより浅い溝を形成する工程、レジスト
を剥離した後、露出した半導体基板表面に熱酸化により
第３の酸化膜を形成する工程、全面に第４の酸化膜を堆
積する工程、異方性エッチングにより開口された素子分
離予定領域の半導体基板が露出するまでエッチングする
工程、更に前記第２の酸化膜および、第４の酸化膜をマ
スクとして異方性エッチングにより露出された半導体基
板をエッチングし、前記浅い溝の側面の半導体基板はエ
ッチングされないよう溝を深くする工程、前記溝に第５
の酸化膜を埋め込む工程を具備することを特徴とする半
導体装置の製造方法。 - 【請求項６】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項７】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項８】半導体基板上に浅い溝を形成するエッチン
グ処理工程において、前記浅い溝は最終的に形成される
溝の深さの１／１０以上であることを特徴とする請求項
５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663397A JPH11135609A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663397A JPH11135609A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135609A true JPH11135609A (ja) | 1999-05-21 |
Family
ID=17836078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29663397A Withdrawn JPH11135609A (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135609A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806164B2 (en) | 2000-05-31 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| JP2006186073A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
-
1997
- 1997-10-29 JP JP29663397A patent/JPH11135609A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806164B2 (en) | 2000-05-31 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| JP2006186073A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JP2000124303A (ja) | トレンチ隔離の製造方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| KR100561522B1 (ko) | 반도체 소자 분리막 형성 방법 | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| US7339253B2 (en) | Retrograde trench isolation structures | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| KR20020085390A (ko) | 트랜치 소자분리 방법 | |
| JPH11135608A (ja) | 半導体装置の製造方法 | |
| US20010046750A1 (en) | Method for manufacturing semiconductor device having a STI structure | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JP2000031261A (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| KR930008849B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| KR100504549B1 (ko) | 반도체 소자의 제조방법 | |
| KR100800868B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| JP2003007688A (ja) | 半導体装置及びその製造方法 | |
| KR20050067474A (ko) | 반도체소자의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040426 |