JPH0582636A - 反応性イオン・エツチング用緩衝マスク - Google Patents

反応性イオン・エツチング用緩衝マスク

Info

Publication number
JPH0582636A
JPH0582636A JP3623691A JP3623691A JPH0582636A JP H0582636 A JPH0582636 A JP H0582636A JP 3623691 A JP3623691 A JP 3623691A JP 3623691 A JP3623691 A JP 3623691A JP H0582636 A JPH0582636 A JP H0582636A
Authority
JP
Japan
Prior art keywords
substrate
layer
material layer
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3623691A
Other languages
English (en)
Inventor
David L Harmon
デービツド・ロウラント・ハーモン
Michael L Kerbaugh
マイケル・リン・カーボウ
Nancy T Pascoe
ナンシー・トベイ・パスコウ
John F Rembetski
ジヨン・フランシス・レムベツトスキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0582636A publication Critical patent/JPH0582636A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 基板10中に深くて一様な幅の溝を形成する
際に、溝の側壁のおじぎ湾曲を防ぐことである。 【構成】 基板10の上に、エッチング・マスクの第1
成分として第1の犠牲材料層16を堆積させる。この犠
牲材料は、基板10を反応性イオン・エッチングするの
と同じイオンによってエッチングされるか又はこれを吸
収する材料である。反応性イオン・エッチングに耐える
第2の材料層18を、エッチング・マスクの第2成分と
して第1の材料層の上に堆積させる。これによって、基
板10に実質上垂直に導かれるイオンだけが溝エッチン
グを行うようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に半導体基板のエ
ッチング法に、更に詳細には、エッチングにより実質上
直線の一様な溝(トレンチ)側壁を生成することを可能
にする複合マスクを用いて、シリコン基板に深い溝を反
応性イオン・エッチング法によりエッチングする方法に
関係したものである。
【0002】
【従来の技術】在来の酸化物マスク又はその他の誘電体
マスクを用いた、シリコン又はその他の半導体の基板に
おける通常の高縦横比の、すなわち深くて狭い溝のエッ
チングにおいては、角度を持ったイオン・ボンバードの
ために、溝がおじぎしたりまた滑らかさのない溝壁とな
ってしまう。このおじぎ湾曲は、エッチング中のそれら
側壁の不活性化(パッシベーション)によって幾分軽減
することができるが、これは、側壁に付着して湾曲を防
止する二酸化ケイ素をエッチング中に形成することによ
って行っている。
【0003】
【発明が解決しようとする課題】しかしながら、この不
活性化層は溝の上端部において首垂れの傾向がある。こ
の形式の不活性化及び首垂れの結果、シリコン基板中へ
更に進むにつれて、溝幅が先細りするか非一様なものと
なる。これらの形態は両方共、最終製品にとって通常有
害であり、大抵の場合に、それら側壁は、上部から下部
までできるだけ一直線で幅の一様なものとすることが望
ましい。
【0004】従来技術には、溝(トレンチ)エッチング
法及びその他の種類のエッチング法のための種々のステ
ップに関する教示が存在しているが、これの例として
は、次のものが列挙できる。即ち、酸化物、窒化物及び
ポリシリコンの多重層をマスクとして利用することによ
りシリコンに溝を形成することに関係した米国特許45
46538と、酸化物−ポリシリコン−酸化物マスクの
形成によるエピタキシャル・シリコンの成長に関係した
米国特許4786615と、そして酸化物−窒化物のマ
スクと酸化物のマスクを定めることによりシリコンに溝
を形成することに関係した米国特許4534826とで
ある。しかしながら、これらの参照文献のどれも、下側
ポリシリコン層と上側酸化物層とを含むパターン化二重
層マスクを提供するものではない。そのような二重層マ
スクによれば、反応性イオン・エッチング(RIE)
中、そのマスクのポリシリコン成分層を犠牲緩衝層とし
て部分的にエッチングされるようにして、RIE中基板
に垂直に導かれないイオンを吸収し、且つ基板に垂直に
導かれたイオンだけが基板上でエッチング作用を行うこ
とができるようになる。これは、基板中に、一様な幅
の、上部でおじぎ湾曲していない深い溝を与えることに
なる。
【0005】
【課題を解決するための手段】本発明に従い、基板中に
実質上一様な幅の深い溝を形成する改良した方法を提供
する。即ち、基板上に、その基板と反応してこれをエッ
チングするのと同じイオンと反応し又はこれを吸収する
1つの材料の層を形成して、エッチング・マスクの第1
層を形成するようにする。そのエッチング・マスク材料
の第2の層は、その第1材料層の上に形成し、そしてこ
れを、基板中にエッチングするべき溝の位置及び幅を定
めるようなパターンとする。その後、マスクの第1層に
おける材料は、エッチング・マスクのそのパターン化し
た露出第2層を通して反応性イオン・エッチングし、そ
してこの反応性イオン・エッチングはそれの下の基板ま
で継続して行って溝を形成する。このプロセスにおい
て、第2マスク材料層の下にある露出した第1マスク材
料層は、非垂直に進行するイオンを主に吸収し、そして
実質上垂直に進行するイオンだけが基板をエッチングし
て実質上一様な幅の溝を基板中に形成できるようにす
る。その後、両エッチング・マスク用材料層は、除去す
るようにすることができる。
【0006】
【実施例】本発明に従って提供する改良した方法は、基
板、特に半導体デバイス製造のためのシリコン基板中に
深い溝を形成するものである。本方法は、基板の頂面に
おけるエッチング・マスクの第1成分としての犠牲材料
の層の形成と、及びこの犠牲材料の上にあってエッチン
グ・マスクの第2成分を形成するエッチング耐性材料の
形成とを含んでおり、それら第1及び第2成分の材料層
は、一緒になって基板の反応性イオン・エッチングのた
めの複合エッチング・マスクとして機能するようになっ
ている。その犠牲材料は、基板の反応性イオン・エッチ
ングを行うのと同じイオンを吸収するように選択してあ
り、従ってエッチング・マスクのエッチング耐性層から
反射されたどのイオンも、第1材料すなわち犠牲材料に
当たるような角度で導かれることになる。又、垂直に対
してわずかな角度をなしたイオンは、その第1すなわち
犠牲層に直接衝突し、そしてこれらイオンは、上記の反
射されたイオンと共に、犠牲材料によって吸収されるこ
とになり、これによって犠牲材料を実際上エッチングす
ることになる。これらのわずかに傾斜したイオンは、下
方の基板へ反射されないので、本質上垂直に又は基板の
面に対し直交方向に導かれるエッチング・イオンだけが
複合エッチング・マスクを通過し、従って基板中の溝の
このエッチングの結果として、通常の従来技術のエッチ
ング・プロセスにおいて普通遭遇する上部におけるおじ
ぎ湾曲を何等伴わずに、実質上一様な側壁を持った溝が
生じることになる。これにより、最小限の側壁不活性化
しかエッチング・プラズマ中にて形成されないような諸
条件の使用が可能となり、垂直な溝側壁をもたらすこと
ができる。
【0007】今度は図面について言及すると、図1に示
した通常のシリコン基板10は、その表面に成長させた
熱酸化物の薄い層12と、これの上に堆積させた窒化ケ
イ素の層14をもっている。この窒化ケイ素層14の上
面には、ポリシリコンの層16を堆積させてあり、これ
は、まもなく説明するように、犠牲材料として作用する
ものである。ポリシリコン層16の上面には、CVD
(化学気相堆積)酸化物マスクの層18を堆積させ、そ
して最後に、ホトレジストの層20を酸化物18の上面
に堆積させてある。ポリシリコン成分層16及び酸化物
成分層18は一緒になって、複合エッチング・マスクと
して機能する。
【0008】熱酸化物12を成長させ、窒化物層14を
堆積させ、ポリシリコン層16及び酸化物層18を堆積
させ、そして又ホトレジスト20を施すための種々のプ
ロセスは、在来のものである。例えば、その熱酸化物
は、炉内において、バッチ・ウェット・プロセスにより
約800℃で成長させることができる。典型的には、こ
の熱酸化物の層12は、約150オングストロームの厚
さに成長させるようにする。窒化ケイ素層14は、通常
のCVDプロセスによる堆積によって約1600オング
ストロームの厚さとすることができる。そのプロセス
は、約1対10の比のシランとアンモニアを用いたバッ
チCVDプロセスとして、市販で入手可能な機械装置に
おいて行うことができ、典型的には、770℃、約0.
6トルで行うことができる。
【0009】ポリシリコンの層16も又、バッチCVD
プロセスで堆積させるようにすることができる。このプ
ロセスは、シラン雰囲気中で約620℃、約0.6トル
で行うことができる。このポリシリコン層16の厚さは
変化させることができるが、約0.5μmの幅の約10
μmの溝を基板中にエッチングすべきときには好適なそ
の厚さは約3μmであることが判明しており、これは、
エッチング中の非垂直な又は反射されたどのようなイオ
ンの捕獲も保証するのに十分な厚さであり、しかも、や
がて説明するように容易に除去できるほど十分薄いもの
である。又、この厚さは、やはりまもなく説明するよう
に、エッチングに必要な時間に依存して変わるものであ
る。
【0010】CVD酸化物の層18は、約1.2μmの
厚さまで堆積させるが、これも又、CVDバッチ・プロ
セスによりテトラエトキシシラン(TEOS)及びO2
を用いて約620℃、0.6トルで行うようにすること
ができる。熱式ウェット・バッチ・プロセスのような他
の堆積プロセスも又使用することができる。
【0011】この時点において、在来の洗浄操作を行う
ことができ、そしてこれに続いてポジ・ホトレジストの
層20を、酸化物層18上へ塗布する。ホトレジスト
は、任意の在来のタイプのものを使用するようにするこ
とができる。また、オプションとして、付着促進が必要
ならば、レジスト付着促進用膜の層(図示していない)
を酸化物18の上に直接施し、そしてこれの上にレジス
ト20を施すようにしてもよい。レジスト20は、典型
的には約1〜1.5μmの厚さのものである。ホトレジ
ストの塗布、パターン化、及び現像は周知であり、ここ
で詳細に説明する必要のないものである。
【0012】次に、ホトレジストの層20は、溝を形成
すべき区域を露光し且つその他の区域を覆うために、マ
スクを通して所望のパターンに露光する。次に、このレ
ジストを、現像しベークし、これにより図2に示したよ
うにそのパターンを下にある酸化物層18へ転写できる
ようにする。この時点での構造体は、複合エッチング・
マスクの一つの層として作用するべき酸化物層18へ、
パターンを形成するための準備ができた状態にある。次
に、そのパターン形成は、その物を、在来の酸化物反応
性イオン・エッチング雰囲気中にさらすことによって、
例えば、約40mTorr の圧力及び約1200ワットの電
力のAME8100装置内のCHF3 /CO2 雰囲気
(CHF3 対CO2 の比が約75SCCM対約8SCC
Mである)中にさらすことによって行う。これは、酸化
物18を貫くエッチングを行い、その酸化物にパターン
を形成する。これに続いて、レジスト層20を、300
ワット及び1.0トルのO2 雰囲気に60分間のような
在来の方法ではがして、図3に示す構造とする。
【0013】この時点で、本材料は、ポリシリコン層1
6の反応性イオン・エッチングのための準備ができたこ
とになる。この反応性イオン・エッチングは、在来の方
法で行うことができ、従ってAME8100装置内にお
いて行うようにすることができる。このプロセス・ステ
ップは、約90SCCMのHCl に対し約30SCCM
のCl 2 の比のHCl 及びCl 2気体を、約15mTorr
及び約650ワットにおいて使用する。これにより、ポ
リシリコン16のエッチングが生ずる。このエッチング
・プロセスは、同じエッチング装置において、約100
SCCMで、約20mTorr 及び約850ワットのCF4
雰囲気中で継続して、窒化物層14及び酸化物層12を
貫くエッチングを行い、このようにして下にあるシリコ
ン基板10の面を溝エッチングのために露出させる。プ
ロセスのこの時点は、図4に示してある。
【0014】次に、基板10のその露出部分をエチング
して深い溝を形成するが、その際酸化物層18及びポリ
シリコン層16は複合エッチング・マスクとして機能す
る(もちろん、酸化物12及び窒化物14の薄い層は、
エッチング・マスキングのための最小限の効果は有して
いる。)。基板10のこのエッチングは、AME500
0装置内において、約32SCCMのHBr、約5SC
CMのNF3 、約5SCCMのSiF4 、並びに約90
%のヘリウムに対して約10%の酸素の混合比における
ヘリウム及び酸素の混合物の雰囲気中で行うことが望ま
しい。ヘリウム及び酸素のこの混合物は、任意選択的に
0から9SCCMまで存するようにできるが、この存す
る量は、やがて説明するように側壁に及ぼす効果を変え
るために使用する。その電力は約450ワットに、圧力
は約50から100mTorr までに、そして磁界は任意選
択的に0から80ガウスまでに設定するようにすること
ができる。溝24は、実質上直線的で平行な側壁を得る
ために、この装置内においてその気体混合物を用いて反
応性イオン・エッチング法により形成する。尚、ヘリウ
ム/酸素の量は入れるとしても最小限、磁界はかけると
しても最小限、また圧力は50mTorr 付近の低い方の端
に設定することが望ましい。これらの最小限の値におい
ては、酸化物形成による溝の側壁不活性化はほとんど又
は全くなく、そしてポリシリコン層16は垂直外れのイ
オンによって犠牲的にエッチングされることになる。し
かし、それにもかかわらず、小さいがある程度の不活性
化が望まれるかもしれない。例えば、エッチング中に形
成された遊離フッ素は、側壁を等方的にエッチングして
若干のおじぎ湾曲を生じさせようとするであろう。しか
し、不活性化用二酸化ケイ素の非常に薄い層(10〜2
0オングストローム)を設けることによって、フッ素に
よるそのエッチングを防止することができる。従って、
当業者には容認されることであろうが、それらの値は、
溝を形成する際に希望の正確な最終結果を選択するため
に変更することができ、そしてそれらの値が高くなるほ
ど、特に酸素レベルが高くなるほど、より多くの側壁不
活性化が生じることになる。以上に述べたように、側壁
不活性化が生じるときには、これは、エッチングされた
シリコン(ケイ素)が酸素と反応しそして二酸化ケイ素
として溝壁に付着することにより引き起こされる。この
エッチングが進行するにつれて、その二酸化ケイ素は、
溝の上部の近くを徐々に狭くするが、これは通り抜ける
イオン流の幅を制限することになり、そしてこれは溝が
その下方端に向かって次第に先細りになる又は狭くなる
という結果をもたらす。従って、側壁不活性化の量は通
常、この側壁先細りを最小限にする又は除くために、最
小限とすべきである。
【0015】この反応性イオン・エッチング中、図5に
線図で示したように、基板10の面に実質上垂直又は直
交するように導かれたイオンは基板の表面に直接衝突
し、従って基板中に実質上直線的な側壁をエッチングす
るが、これらの側壁は一様な距離だけ離れていて、実質
上直線的な側壁を持った一様な幅の溝を形成する。角度
をなして導かれた又は基板に対して垂直でないイオン
は、これを吸収するポリシリコン層に当たって実際上溝
中において生じるのと同じようなエッチング効果を生じ
させるか、あるいは、酸化物マスク18の面に当たって
これからポリシリコン層16へ反射され、そしてこの層
16を犠牲的にエッチングすることになる。ポリシリコ
ン層16は、シリコン基板の表面に実質上垂直に又は直
交するように導かれないイオンを吸収する吸収体又は犠
牲層として機能し、従って上部から下部まで幅が実質上
一様であり且つおじぎ湾曲していない実質上直線的な壁
面を持ったエッチング溝を基板中に生じることになり、
そしてどのようなおじぎ湾曲又は幅広効果も、図5に示
したようにポリシリコン層16に限定されることにな
る。
【0016】ポリシリコン層16の厚さは、最適の結果
をもたらすように制御すべきものである。このポリシリ
コンの層が薄すぎる場合には、ポリシリコン層16のあ
まりにも多くの部分が、溝エッチングの完了前にエッチ
ングし去られ又は犠牲にされてしまい、従ってその機能
の実施に利用可能ではなくなってしまっていることにな
る。そのような場合には、不安定な結果、例えば窒化物
のエッチング又は溝の上部の過剰エッチングが生じるこ
とがある。これは、主としてエッチングが行われる時間
(これは、溝の幅と合わさって、溝がエッチングされる
深さを決定する)の関数である。
【0017】得る深さが約10μmで得る幅が約0.5
μmの溝の場合には、約3μmのポリシリコンの厚さを
採択している。より一般的な表現では、縦横比(深さ/
幅)が20:1であるならば、ポリシリコン層16は溝
の深さの約30%にするべきである。より深い又はより
狭い溝(すなわち、より高い縦横比のもの)は、より長
いエッチング時間とより厚い層のポリシリコン16を必
要とする。逆に、より広い又は浅い溝(すなわち、より
低い縦横比のもの)は、わずかにより薄いポリシリコン
層16を使用することができるが、しかしこの層は、垂
直でないイオンによりエッチングされる溝の上部におい
て最初に厚くなったり広くなったりすることが生じない
ように、垂直でないイオンを捕獲するのに十分な厚さで
なければならない。種々の大きさ及び縦横比の溝に対す
るこのポリシリコン層16の最適の厚さについては、比
較的簡単な実験によって明らかになる。
【0018】希望した深さまでの溝の反応性イオン・エ
ッチングに続いて、酸化物マスク層を、例えば前に述べ
たように、AME8100装置内においてCHF3 /C
2 雰囲気を用いてはがすようにすることができる。希
望するならば、これに続いて、溝を緩衝化フッ化水素酸
に浸して任意の残留物を一掃するようにしてもよく、そ
してその後で、ポリシリコンの犠牲層16を除去する。
この除去は、任意の在来の方法で行えるが、採択した方
法は、化学的機械的研摩によって行うことである。この
形式の研摩は、本発明の譲受人に譲渡された米国特許4
671851に記載されている。熱酸化物12及び窒化
物14の残っている不活性化層は、その同じ場所に残し
ておいてもよく、従って、結果として生じる構造物は図
6に示したものとなる。また、ある種の場合には、ポリ
シリコン層16を除去する前に溝を誘電材料又はデバイ
ス形成用材料で満たすことが有利となることがあるが、
これは、堆積させる材料に依存して種々の技法により行
うことができる。
【0019】このように、基板と同じ材料の犠牲層を設
けることによって、たとえエッチング装置からのイオン
がすべてその表面に垂直に導かれなくても、深い実質上
一様な幅の直線状側壁を反応性イオン・エッチングする
ことができ、そしてその表面に垂直でないイオンは、そ
の目的のために設けた犠牲材料の層によって吸収するこ
とになる。
【0020】注目すべきであるが、以上においては、本
発明は、シリコン基板の反応性イオン・エッチングに関
連して説明した。しかしながら、本発明は、その他の基
板の反応性イオン・エッチングについても使用すること
ができ、その場合には、基板をエッチングするのと同じ
イオンを吸収し従ってその基板の特定の材料に対して犠
牲材料として作用するような材料を犠牲材料として利用
することが必要なだけである。更に、この材料は基板と
同じ組成である必要はなく、唯一の要件は、その材料が
基板を反応性イオン・エッチングするのに使用されるの
と同じイオンを吸収すること、及びその材料がその目的
を果たした後除去できること、である。また、実際、こ
の材料は、イオンをエッチングされることなく吸収でき
るならば、エッチングする必要さえもない。
【0021】以上に、本発明の一実施例について図示し
説明したが、各請求項に定めた本発明の範囲から外れる
ことなく、種々の適合化及び変更を行うことができる。
【図面の簡単な説明】
【図1】本発明に従いパターン化及び反応性イオン・エ
ッチングするのに準備のできた、種々の層が上に形成さ
れている半導体基板の幾分線図的な断面図である。
【図2】露光されてマスキング層に転写されるパターン
を示した図1に類似の図である。
【図3】マスクのSiO2 層のエッチングが完了した状
態での図2に類似の図である。
【図4】マスク全体を貫通して基板の頂面までエッチン
グが完了した状態での図3に類似の図である。
【図5】深い溝を反応性イオン・エッチングした後に結
果として生じる構造物を示した図4に類似の図である。
【図6】犠牲層を含むエッチング・マスク材料を除去し
た状態の最終製品を示した図5に類似の図である。
【符号の説明】
10:シリコン基板、12:熱酸化物層、14:窒化ケ
イ素層、16:ポリシリコン層(犠牲層)、18:酸化
物マスク層、20:ホトレジスト層、24:溝。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・リン・カーボウ アメリカ合衆国05401、バーモント州 バ ーリントン、セント・ポール・ストリート 418番地 (72)発明者 ナンシー・トベイ・パスコウ アメリカ合衆国05403、バーモント州 サ ウス・バーリントン、イースト・テラス 62番地 (72)発明者 ジヨン・フランシス・レムベツトスキ アメリカ合衆国05401、バーモント州 バ ーリントン、フオスター・ストリート 55 番地

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基板を反応性イオン・エッチングするの
    と同じイオンと反応するか又はこれを吸収する前記基板
    の上にある第1の材料層を含むエッチング・マスクを前
    記基板上に形成し、反応性イオン・エッチングのために
    使用する前記イオンをマスクする第2の材料層を前記第
    1材料層の上に形成し、そして前記第2材料層をパター
    ン化して前記第1材料層の一部分を露出させて前記基板
    中に形成する溝の位置及び幅を定める段階、 パターン化し露出させた前記第1材料層を完全に貫通す
    るよう反応性イオン・エッチングを行い、そしてそれの
    下の前記基板を反応性イオン・エッチングして前記基板
    中に前記溝を形成する段階、 を含んでいて、 これにより、前記第2層のマスク材料の下にある露出さ
    せた前記第1材料層が非垂直に進行するイオンを吸収し
    又はこれによってエッチングされて、実質上垂直に進行
    するイオンだけが前記基板を実質上一様な幅でエッチン
    グすることを可能にした、 反応性イオン・エッチングにより基板に実質上一様な幅
    の深い溝を形成する方法。
  2. 【請求項2】 前記基板がシリコンである、請求項1に
    記載の方法。
  3. 【請求項3】 前記第1層のマスク材料がポリシリコン
    である、請求項2に記載の方法。
  4. 【請求項4】 前記第2層のマスク材料が二酸化ケイ素
    である、請求項3に記載の方法。
  5. 【請求項5】 前記基板が、前記第1マスク材料層の下
    において前記基板の表面上に少なくとも一つの層の誘電
    材料を備えていること、を特徴とする請求項1に記載の
    方法。
  6. 【請求項6】 前記基板中に前記溝をエッチングするた
    めのエッチング条件を、前記基板中の溝側壁の不活性化
    がエッチング中に実質上生じないように選択した、請求
    項2に記載の方法。
  7. 【請求項7】 前記溝の縦横比が約20:1であり、ま
    た前記第1材料層の厚さが前記溝の深さの約30%であ
    る、請求項2に記載の方法。
  8. 【請求項8】 基板上に配置した第1の材料層であっ
    て、前記基板をエッチングするのと同じイオンを吸収す
    るか又はこれによりエッチングされるように選択した、
    前記の第1材料層と、 該第1材料層上に配置し且つエッチングするべき溝の形
    状にパターン化した第2の材料層であって、前記基板の
    材料をエッチングする前記イオンに耐えるように選択し
    た、前記の第2材料層と、 からなる、基板中に溝をエッチングするための二重層マ
    スク。
  9. 【請求項9】 前記基板の材料がシリコンであり、前記
    第1層の材料がポリシリコンである、請求項8に記載の
    マスク。
  10. 【請求項10】 前記第2層の材料が二酸化ケイ素であ
    る、請求項9に記載のマスク。
  11. 【請求項11】 半導体基板と、該基板上に形成した複
    合マスクとからなる構造体であって、 前記複合マスクが、前記基板上に配置した比較的厚い第
    1の材料層を備えており、 該第1材料層が、前記基板の材料をエッチングするのと
    同じ反応性イオンを吸収し又はこれによってエッチング
    される材料であり、前記の第1材料層の上に第2の材料
    層が配置されていて、これが前記基板の材料をエッチン
    グする反応性イオンによるエッチングに耐える材料であ
    り、 両層のマスク材料を貫通して前記基板中へ開口部が溝と
    して延びており、 前記基板中の前記溝が実質上直線的な壁を備えており且
    つ実質上一様な幅のものである、 前記の構造体。
  12. 【請求項12】 前記第1材料層中の前記の開口部がお
    じぎ湾曲した側壁を持っている、請求項11に記載の構
    造体。
  13. 【請求項13】 前記第1材料層がポリシリコンであ
    り、前記基板がシリコンである、請求項12に記載の構
    造体。
  14. 【請求項14】 前記第2材料層が二酸化ケイ素であ
    る、請求項13に記載の構造体。
  15. 【請求項15】 前記溝の深さ対前記溝の幅の縦横比が
    約20:1であり、前記第1層の厚さが前記溝の深さの
    約30%である、請求項14に記載の構造体。
JP3623691A 1990-04-03 1991-03-01 反応性イオン・エツチング用緩衝マスク Pending JPH0582636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50419790A 1990-04-03 1990-04-03
US504197 1990-04-03

Publications (1)

Publication Number Publication Date
JPH0582636A true JPH0582636A (ja) 1993-04-02

Family

ID=24005257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3623691A Pending JPH0582636A (ja) 1990-04-03 1991-03-01 反応性イオン・エツチング用緩衝マスク

Country Status (2)

Country Link
EP (1) EP0450302A1 (ja)
JP (1) JPH0582636A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
WO2013187219A1 (ja) * 2012-06-12 2013-12-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
DE4416057C2 (de) * 1994-05-02 1998-12-03 Hartmann & Braun Gmbh & Co Kg Verfahren zur Herstellung dreidimensionaler Tiefenstrukturen in Siliziumsubstraten
US5763309A (en) * 1996-06-24 1998-06-09 Macronix International Co., Ltd. Self-aligned isolation and planarization process for memory array
EP0895278A3 (de) 1997-08-01 2000-08-23 Siemens Aktiengesellschaft Strukturierungsverfahren
CN1303666C (zh) * 2004-11-09 2007-03-07 北京大学 一种超深隔离槽开口形状的控制方法
DE102008021434A1 (de) 2008-04-29 2009-11-05 Qimonda Ag Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144430A (ja) * 1984-08-08 1986-03-04 Sony Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144430A (ja) * 1984-08-08 1986-03-04 Sony Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP4515278B2 (ja) * 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
WO2013187219A1 (ja) * 2012-06-12 2013-12-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR20150024307A (ko) * 2012-06-12 2015-03-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US9224616B2 (en) 2012-06-12 2015-12-29 Tokyo Electron Limited Etching method and plasma processing apparatus

Also Published As

Publication number Publication date
EP0450302A1 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
US5118384A (en) Reactive ion etching buffer mask
US6051511A (en) Method and apparatus for reducing isolation stress in integrated circuits
US6743727B2 (en) Method of etching high aspect ratio openings
US6235643B1 (en) Method for etching a trench having rounded top and bottom corners in a silicon substrate
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JPH1092798A (ja) 単結晶シリコンのエッチング方法
US6008106A (en) Micro-trench oxidation by using rough oxide mask for field isolation
US6180533B1 (en) Method for etching a trench having rounded top corners in a silicon substrate
US5298790A (en) Reactive ion etching buffer mask
JP3274192B2 (ja) 基板内にトレンチ構造を形成する方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
JPH0582636A (ja) 反応性イオン・エツチング用緩衝マスク
US5767017A (en) Selective removal of vertical portions of a film
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
JP3891087B2 (ja) ポリシリコンエッチング方法
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JP2956524B2 (ja) エッチング方法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
US5880005A (en) Method for forming a tapered profile insulator shape
JP2872522B2 (ja) 半導体装置のドライエッチング方法
US20040152335A1 (en) Method of manufacturing semiconductor device
JP2874233B2 (ja) ドライエッチング方法
US6139647A (en) Selective removal of vertical portions of a film
JP2002184856A (ja) 半導体素子の分離方法
JPH07135247A (ja) 半導体装置の製造方法