DE102008021434A1 - Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske - Google Patents

Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske Download PDF

Info

Publication number
DE102008021434A1
DE102008021434A1 DE102008021434A DE102008021434A DE102008021434A1 DE 102008021434 A1 DE102008021434 A1 DE 102008021434A1 DE 102008021434 A DE102008021434 A DE 102008021434A DE 102008021434 A DE102008021434 A DE 102008021434A DE 102008021434 A1 DE102008021434 A1 DE 102008021434A1
Authority
DE
Germany
Prior art keywords
etching
substrate
mask
mask layer
layer thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008021434A
Other languages
English (en)
Inventor
Dominik Fischer
Daniel Köhler
Stephan Wege
Jürgen VÖLKEL
Alfred Dr. Kersch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102008021434A priority Critical patent/DE102008021434A1/de
Publication of DE102008021434A1 publication Critical patent/DE102008021434A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Auf einer Hauptoberfläche (202) eines Substrats (200) wird eine Maskenschicht (210) ausgebildet, in welche, ausgehend von einer Maskenoberfläche (212), eine Öffnung (218) mit einer ersten innenwand (215) eingebracht wird. Unterhalb der Öffnung (218) wird mittels eines Ionenstrahl-Ätzverfahrens ein Graben (208) mit einer zweiten Innenwand (208) in das Substrat (200) eingebracht, wobei eine Endschichtdicke (tp2) der Maskenschicht (210) am Ende des Ätzens größer einem auf die Maskenoberfläche (212) bezogenen mittleren Abstand (dm) gewählt wird, in dem Ionen (220) ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats (200) ausreichenden Energie auf die Innenwände (205, 215) auftreffen.

Description

  • Die Fertigung von integrierten Schaltkreisen umfasst unter anderem auch das Ätzen von Gräben, z. B. Lochgräben (trenches) oder Liniengräben (grooves) in ein Halbleitersubstrat, in eine auf oder über dem Halbleitersubstrat vorgesehene Schicht oder einen Schichtstapel mittels einer durch eine entsprechende Ätzmaske maskierten anisotropen Ätzung, etwa einer reaktiven Ionenstrahl-Ätzungen (RIE, reactive ion etching). Üblicherweise sind dabei die Anforderungen an die Profiltreue hoch, da raue Innenwände, diskontinuierliche Übergänge an den Innenwänden oder Unterschneidungen der Ätzmaske eine nachfolgende Prozessierung erschweren.
  • Eine typische Erscheinung bei der Herstellung von Gräben mittels Ionenstrahlen ist das Aufweiten (retrograde bowing) des Grabens durch aus der Normalen ausgelenkte Ionen in einigem Abstand zur Grabenöffnung. In der US 4,484,720 ist ein Grabenätzverfahren beschrieben, bei dem während einer Plasmaätzung im Plasma erzeugtes Material selektiv als Schutzschicht an den Innenwänden in den bereits geätztem Grabenabschnitten ablagert wird. In der EP 0450302 A1 ist ein Grabenätzverfahren mittels einer Maske beschrieben, die eine Opferschicht umfasst, welche schräg zur Normalen ausgelenkte Ionen absorbiert.
  • Den Ausführungsformen liegt das Bedürfnis zugrunde, ein ökonomisches Verfahren zur Ausbildung von Gräben mittels Ionenstrahlätzung zur Verfügung zu stellen.
  • Die 1A1B zeigen Querschnitte durch einen Substratabschnitt vor und nach Ätzen eines Grabens zur Erläuterung der Verfahren zum Ätzen von Gräben gemäß den Ausführungsformen.
  • Die 2A2B zeigen Querschnitte durch einen Substratabschnitt vor und nach der Ausbildung eines Grabens mittels eines Verfahrens zum Ätzen von Gräben gemäß einem Ausführungsbeispiel mit ausreichend dicker Maskenschicht.
  • Die 3A3B zeigen Querschnitte durch einen Substratabschnitt vor und nach der Ausbildung eines Grabens mittels eines Verfahrens zum Ätzen von Gräben gemäß einem weiteren Ausführungsbeispiel mit ausreichend weicher Maskenschicht.
  • Die 4 zeigt eine Draufsicht auf eine Anordnung mit Lochgräben zur Darstellung eines Verfahrens zum Ätzen von Gräben gemäß einem weiteren Ausführungsbeispiel.
  • Die 5A5B sind Flussdiagramme zur Darstellung von Verfahren zum Ätzen von Gräben gemäß weiteren Ausführungsbeispielen.
  • Die 1A zeigt ein Halbleitersubstrat 100 im Zuge der Prozessierung eines integrierten Schaltkreises. Das Halbleitersubstrat 100 umfasst beispielsweise eine Ausgangsschicht 104, etwa eine Siliziumnitridschicht, sowie eine auf der Ausgangsschicht 104 ausgebildete erste Schicht 106. Die erste Schicht 106 ist beispielsweise ein Siliziumoxid, bspw. Siliziumdioxid, zum Beispiel undotiertes oder dotiertes Silikatglas. Auf einer Hauptoberfläche 102 des Halbleitersubstrats 100 ist eine Maskenschicht 110 mit einer Anfangsschichtdicke ta1 vorgesehen, in die mittels eines lithographischen Verfahrens ausgehend von einer Maskenoberfläche 112 eine Öffnung 118 mit einer ersten Innenwand 115 eingebracht wird. Die Maskenschicht 110 mit der Öffnung 118 fungiert im Folgenden als Ätzmaske zur Ausbildung eines Grabens, zum Beispiel eines Lochgrabens, mittels Ionenstrahlätzung.
  • Entsprechend der Darstellung in der 1B wird dabei die Öffnung 118 in die erste Schicht 106 übertragen, wobei in der ersten Schicht 106 ein Graben 108 mit einer zweiten Innenwand 105 ausgebildet wird. Während des Ätzens wird die Maskenschicht 110 bis zu einer Endschichtdicke tp1 abgetragen.
  • Ionen 120 des Ionenstrahls, welche aus der Normalen ausgelenkt und an der ersten Innenwand 115 der Öffnung 118 reflektiert werden, treffen überwiegend in einem Bereich zwischen einer ersten Tiefe d1 und einer zweiten Tiefe d2 auf die zweite In nenwand 105 des in der ersten Schicht 106 ausgebildeten Grabens 108 auf und erhöhen im Bereich zwischen d1 und d2 signifikant die laterale Ätzrate. Lage und Ausdehnung des maßgeblichen Bereichs sind dabei abhängig vom Abstand einander gegenüberliegender Abschnitte der zweiten Innenwand 105. Für Lochgräben mit einem Durchmesser a von etwa 80 nm liegt die Oberkante des fraglichen Bereichs bezogen auf die Hauptoberfläche 102 bei etwa 100 nm und die Unterkante bei etwa 300 nm. Die erhöhte laterale Ätzrate in diesem Bereich führt zu einer Auswölbung 109 des Profils. Der Betrag einer maximalen Auswölbung b1 in einer mittleren Tiefe dm kann, etwa bei der Ausbildung von Lochgräben von mehr als 500 nm, z. B. mehreren 1000 nm Tiefe, bis zwischen 10 bis 30 nm betragen.
  • Die 2A zeigt einen Querschnitt durch einen Abschnitt eines Halbleitersubstrats 200 nach dem Ausbilden einer Maskenschicht 210 mit einer Anfangsschichtdicke ta2 auf einer Hauptoberfläche 202 des Halbleitersubstrats 200 und nach dem Einbringen einer Öffnung 218 mit einer ersten Innenwand 215 in die Maskenschicht 210. Das Halbleitersubstrat 200 ist beispielsweise ein Silizium- oder SoI(silicon-on-insulator)-Wafer, der bereits andere Prozessierungsschritte, z. B. Implantationen oder strukturgebenden Verfahren, erfahren haben kann. Die Öffnung 218 kann ein linienartiger Graben oder ein Lochgraben sein. Beispielsweise ist die Öffnung 218 eine näherungsweise elliptische oder kreisförmige Öffnung mit einem Durchmesser kleiner 100 nm. Das Halbleitersubstrat 200 umfasst eine Ausgangsschicht 204, beispielsweise eine Ätzstoppschicht, z. B. aus Siliziumnitrid, und eine über der Ausgangsschicht 204 angeordnete erste Schicht 206 aus einem Material, das selektiv zum Material der Ausgangsschicht 204 ätzbar ist, z. B. ein Siliziumoxid, wie z. B. Siliziumdioxid oder ein dotiertes oder nicht dotiertes Silikatglas, z. B. Bor- oder Bor-Phosphor-dotieres Silikatglas. Die Maskenschicht 210 besteht aus einem Material, gegenüber dem das Material der ersten Schicht 206 mit vergleichsweise hoher Selektivität ätzbar ist, z. B. Polysilizium, amorphes Silizium, Kohlenstoff, Siliziumkarbid oder ein anderes.
  • Bezug nehmend auf die 2B wird mittels eines Ionenstrahls unterhalb der Öffnung 218 ein Graben 208 mit einer zweiten Innenwand 205 in das Substrat 200 geätzt, wobei die Maskenschicht 210 bis zu einer Endschichtdicke tp2 zurückgebildet wird. Die Endschichtdicke tp2 wird größer einem auf die Maskenoberfläche 212 bezogenen mittleren Abstand dm gewählt, in dem Ionen ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Halbleitersubstrats 200 ausreichenden Energie auf die Innenwände 205, 215 auftreffen. Damit trifft zu jedem Zeitpunkt der Ätzung weniger als die Hälfte der zum zweiten Mal auftreffenden Ionen im Bereich der zweiten Innenwand 205 auf. Dadurch wird die Auswölbung der Innenwand 205 reduziert bzw. vermieden. Die Endschichtdicke tp2 beträgt bspw. mindestens 350 nm, z. B. mehr als 500 nm. Die Ausgangsschichtdicke ta2 der Maskenschicht gemäß der 2A wird entsprechend der Selektivität des Ätzprozesses und der gewünschten Tiefe des Grabens 208 im Halbleitersubstrat 200 gewählt. Beträgt beispielsweise die Schichtdicke der ersten Schicht 206 etwa 1,5 bis etwa 2 Mikrometer, so kann die Ausgangsschichtdicke ta2 einer Maskenschicht 210 aus Silizium oder Kohlenstoff etwa 750 nm betragen. Die Differenz zwischen der Endschichtdicke tp2 und der Ausgangsschichtdicke ta2 ergibt sich demnach in Abhängigkeit der Materialien der Maskenschicht 210 sowie der zu ätzenden Substratschichten, dem gewählten Ätzprozess sowie der gewünschten Tiefe des Grabens 208, sowie der Weite der Öffnung des Grabens 208, z. B. des Durchmessers eines Lochgrabens.
  • Gemäß weiteren Ausführungsformen des Verfahrens kann durch gezielte Ablagerung z. B. von Abbauprodukten des Ätzprozesses während des Ätzens ein temporärer Schutzfilm 211, etwa aus einem Polymer, ausgebildet werden, der, ausgehend von der Maskenoberfläche 212, einen an die Maskenoberfläche 212 anschließenden Abschnitt der Innenwände bis zu einer von der Weite der Öffnung abhängigen Tiefe von bis zu etwa 100 nm derart bedeckt, dass er die Energie auftreffender Ionen bis unter einen zum Abtragen von Ätzprodukten des Substrats erforderlichen Betrag zu reduzieren vermag.
  • Die Wahl der Endschichtdicke tp2 hängt auch davon ab, zu welchem Prozentsatz die Anzahl der Ionen, die ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats ausreichenden Energie auf die Innenwand auftreffen, reduziert werden soll. Beispielsweise kann die Endschichtdicke so gewählt werden, dass die Anzahl solcher Ionen um mindestens 84%, oder 99,5%, entsprechend der Standardab weichung σ bzw. 3σ reduziert wird, wobei sich ein effektiver Ausgleich zwischen Endschichtdicke und „Bowing” erzielen lässt.
  • Gemäß einer Ausführungsform wird die Maskenschicht 210 mit einer solchen Anfangsschichtdicke ta2 vorgesehen und das Ätzen mit solchen Prozessparametern durchgeführt, dass die Endschichtdicken tp2 mindestens dem Vierfachen eines kleinsten Abstands zwischen einander gegenüberliegenden Abschnitten der Innenwand 205 des Grabens 208 an der Hauptoberfläche 202 entspricht. Der Graben 208 ist beispielsweise ein Lochgraben oder ein linienförmiger Graben. Beispielsweise ist der Graben ein Lochgraben, bei dem der kleinste Abstand zwischen einander gegenüberliegenden Abschnitten an der Hauptoberfläche kleiner 85 nm ist. In einem solchen Fall kann die Maskenschicht 210 mit einer Anfangsschichtdicke ta2 vorgesehen werden und das Ätzen mit solchen Prozessparametern durchgeführt werden, dass die Endschichtdicke tp2 mindestens 350 nm beträgt. Gemäß einer weiteren Ausführungsform wird zum Ätzen ein Prozess mit geringer Selektivität zwischen Maskenschicht 210 und Substrat 200 gesteuert, so dass sich das Auswölben über einen vergleichsweise großen Bereich verschmiert und der Maximalbetrag der Auswölbung weiter reduziert wird.
  • Die 3A zeigt ein weiteres Substrat 300 mit einer ersten Schicht 306, auf deren Hauptoberfläche 302 eine Maskenschicht 310 aus einem anderen, zweiten Material und mit einer Öffnung 318 vorgesehen ist, die einen Abschnitt der ersten Schicht 306 freilegt. Die Maskenschicht 310 weist eine erste Schichtdicke auf, die mindestens das 8-fache eines mittleren Durchmessers a der Öffnung beträgt.
  • Gemäß einer ersten Ausführungsform ist das erste Material ein Silikatglas. Der mittlere Durchmesser a kann kleiner 85 nm sein.
  • Gemäß einer weiteren Ausführungsform der Erfindung, kann, wie in der 3B dargestellt, in der Folge mit einem Ätzprozess vergleichsweise geringer Selektivität mittels eines Ionenstrahls im Substrat 300 unterhalb der Öffnung 318 ein Graben 308 mit einer Innenwand 305 erzeugt werden. Da die Oberkante 312 der Maskenschicht 310 vergleichsweise schnell zurückgebildet wird, verschmiert die auf reflektierte Ionen 320 zurückgehende Auswölbung entlang eines größeren Bereichs d, so dass der maximale Betrag b3 der Auswölbung 319 deutlich kleiner ist als etwa die maximale Auswölbung b1 entsprechend der 1B.
  • Die erste Schicht entsprechend den 2 bis 3 kann zum Beispiel eine Maskenschicht zur Ätzung von Gräben in ein darunter liegendes Halbleitersubstrat sein oder eine Schicht, in der Kondensatoren ausgebildet werden. Gemäß anderen Ausführungsformen werden die Gräben zur Ausbildung von Vias oder von Leiterbahnen mit leitfähigem Material gefüllt.
  • Die 4 bezieht sich auf die Ausbildung einer Matrix mit Lochgräben in einem Substrat 400 gemäß einer weiteren Ausführungsform, gemäß der eine Mehrzahl von Lochgräben mit einem Ausgangsumfang 402 entsprechend einem der mit Bezug auf die 2 und 3 beschriebenen Verfahren in das Substrat 400 eingebracht wird. Nach dem Einbringen der Lochgraben werden diese zumindest in einem unteren Abschnitt isotrop auf einen finalen Umfang 404 aufgeweitet. Da die lokale Auswölbung reduziert ist, können die Lochgraben 402 insgesamt mit größerem Volumen bzw. größerer Oberfläche vorgesehen werden, ohne dass benachbarte Lochgraben 402 im Bereich der Auswölbungen miteinander verschmelzen. Ferner können die Lochgraben 402 bereits mit größerer Tiefe vorgesehen werden, ohne dass benachbarte Lochgräben 402 miteinander verschmelzen.
  • Das in der 5A dargestellte Flussdiagramm bezieht sich auf ein Verfahren zur Herstellung eines integrierten Schaltkreises. Auf einer Hauptoberfläche eines Substrats wird eine Maskenschicht aufgebracht (502). In die Maskenschicht wird ausgehend von einer Maskenoberfläche der Maskenschicht eine Öffnung mit einer ersten Innenwand eingebracht (504). Unterhalb der Öffnung wird mit einem Ionenstrahl-Ätzverfahren ein Graben mit einer zweiten Innenwand in das Substrat eingebracht, wobei eine Endschichtdicke der Maskenschicht am Ende des Ätzens größer einem auf die Maskenoberfläche bezogenen mittleren Abstand gewählt wird, in dem während des Ätzens Ionen ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats ausreichenden Energie auf die Innenwände auftreffen (506).
  • Das Flussdiagramm der 5B bezieht sich auf ein Verfahren zur Herstellung eines integrierten Schaltkreises mit Speicherkondensatoren. Auf einer Hauptoberfläche eines Substrats wird eine Maskenschicht aufgebracht (512). In die Maskenschicht wird ausgehend von einer Maskenoberfläche der Maskenschicht eine Mehrzahl von regelmäßig angeordneten Öffnungen mit ersten Innenwänden eingebracht (514). Unterhalb der Öffnungen werden mittels eines Ionenstrahl-Ätzverfahrens Lochgraben mit zweiten Innenwänden in das Substrat geätzt, wobei eine Endschichtdicke der Maskenschicht am Ende des Ätzens größer einem auf die Maskenoberfläche bezogenen mittleren Abstand gewählt wird, in dem während des Ätzens Ionen ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats ausreichenden Energie auf die Innenwände auftreffen (516).
  • Die Lochgraben können mittels einer isotropen Ätzung aufgeweitet werden. Beispielsweise wird jeweils auf den an die Oberfläche des Substrats anschließenden oberen Abschnitt jeder Innenwand ein Kragen vorgesehen und der jeweilige Lochgraben unterhalb des Kragens durch eine isotrop wirkende Ätzung aufgeweitet. Gemäß anderen Ausführungsformen wird auf den Innenwänden jeweils eine Speicherelektrode eines Speicherkondensators für eine DRAM-Speicherzelle (dynamic random access memory) ausgebildet. Gemäß weiteren Ausführungsformen werden die Lochgraben in eine Hartmaskenschicht eingebracht, wobei die Hartmaskenschicht als Ätzmaske zur Ausbildung von weiteren Lochgraben in einem unter der Hartmaskenschicht angeordneten Abschnitt des Substrats bereitgestellt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 4484720 [0002]
    • - EP 0450302 A1 [0002]

Claims (19)

  1. Verfahren zur Herstellung eines integrierten Schaltkreises, umfassend: Ausbilden einer Maskenschicht (210) auf einer Hauptoberfläche (202) eines Substrats (200); Einbringen einer Öffnung (218) mit einer ersten Innenwand (215) in die Maskenschicht (210) ausgehend von einer Maskenoberfläche (212); Ätzen eines Grabens (208) mit einer zweiten Innenwand (205) in das Substrat (200) unterhalb der Öffnung (218) unter Verwendung eines Ionenstrahls, wobei eine Endschichtdicke (tp2) der Maskenschicht (210) am Ende des Ätzens größer einem auf die Maskenoberfläche (212) bezogenen mittleren Abstand (dm) gewählt wird, in dem Ionen (220) ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats (200) ausreichenden Energie auf die Innenwände (205, 215) auftreffen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Endschichtdicke (tp2) so gewählt wird, dass mindestens 84% der Ionen (220), die ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats (200) ausreichenden Energie auf die Innenwände (205, 215) auftreffen, in einem auf die Maskenoberfläche (212) bezogenen Abstand auftreffen, der kleiner ist als die Endschichtdicke (tp2).
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass während des Ätzens ein temporärer Schutzfilm (211) ausgebildet wird, der ausgehend von der Maskenoberfläche (212) einen an die Maskenoberfläche (210) anschließenden Abschnitt der Innenwände (215, 205) bedeckt und die Energie auftreffender Ionen bis unter die zum Abtragen von Ätzprodukten des Substrats (200) erforderlichen Energie zu reduzieren vermag.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maskenschicht (210) mit einer solchen Anfangsschichtdicke (ta2) vorgesehen und das Ätzen mit solchen Prozessparametern durchgeführt wird, dass die Endschichtdicke (tp2) mindestens dem Vierfachen eines kleinsten Abstands zwischen einander gegenüberliegenden Abschnitten des Grabens (208) an der Hauptoberfläche (202) entspricht.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein den Graben (208) umgebender Abschnitt des Substrats (200) aus einem Siliziumoxid vorgesehen wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Graben (208) als ein Lochgraben ausgebildet wird, dessen kleinster Abstand zwischen einander gegenüberliegenden Abschnitten der zweiten Innenwand (205) an der Hauptoberfläche (202) kleiner 85 nm ist.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Maskenschicht (210) als Siliziumschicht vorgesehen wird.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Maskenschicht (210) mit einer solchen Anfangsschichtdicke (ta2) vorgesehen und das Ätzen mit solchen Prozessparametern durchgeführt wird, dass die Endschichtdicke (tp2) mindestens 350 nm beträgt.
  9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Ätzen mit Edelgas-Ionen erfolgt.
  10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Ätzprozess mit einer Selektivität von kleiner 1:2 zwischen der Maskenschicht (210) und dem Substrat (200) gesteuert wird.
  11. Verfahren zur Herstellung eines integrierten Schaltkreises, umfassend: Ausbilden einer Maskenschicht auf einer Hauptoberfläche eines Substrats; Einbringen einer Mehrzahl von regelmäßig angeordneten Öffnungen mit ersten Innenwänden in der Maskenschicht ausgehend von einer Maskenoberfläche; und Ätzen von Lochgräben mit zweiten Innenwänden in das Substrat unterhalb der Öffnungen unter Verwendung eines Ionenstrahl-Ätzverfahrens, wobei eine Endschichtdicke der Maskenschicht am Ende des Ätzens größer einem auf die Maskenoberfläche bezogenen mittleren Abstand gewählt wird, in dem während des Ätzens Ionen ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats ausreichenden Energie auf die Innenwände auftreffen.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Lochgraben mittels einer isotropen Ätzung aufgeweitet werden.
  13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass auf den Innenwänden der Lochgräben jeweils eine Speicherelektrode ausgebildet wird.
  14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Lochgraben in eine Hartmaskenschicht eingebracht werden, wobei die Hartmaskenschicht als Ätzmaske zur Ausbildung von weiteren Lochgraben in einem unter der Hartmaskenschicht angeordneten Abschnitt des Substrats verwendet wird.
  15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Endschichtdicke so gewählt wird, dass mindestens 84% der Ionen, die ein zweites Mal und mit einer zum Abtragen von Ätzprodukten des Substrats ausreichenden Energie auf die Innenwände auftreffen, in einem auf die Maskenoberfläche bezogenen Abstand auftreffen, der kleiner ist als die Endschichtdicke.
  16. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Maskenschicht mit einer solchen Anfangsschichtdicke vorgesehen und das Ätzen mit solchen Prozessparametern durchgeführt wird, dass die Endschichtdicke mindestens dem Vierfachen eines kleinsten Abstands zwischen einander gegenüberliegenden Abschnitten des jeweiligen Lochgrabens entspricht.
  17. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der kleinster Abstand zwischen einander gegenüberliegenden Abschnitten der zweiten Innenwand des jeweiligen Lochgrabens an der Hauptoberfläche kleiner 85 nm ist.
  18. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Maskenschicht mit einer solchen Anfangsschichtdicke vorgesehen und das Ätzen mit solchen Prozessparametern durchgeführt wird, dass die Endschichtdicke mindestens 350 nm beträgt.
  19. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Ätzprozess mit einer Selektivität von kleiner 1:2 zwischen der Maskenschicht und dem Substrat gesteuert wird.
DE102008021434A 2008-04-29 2008-04-29 Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske Ceased DE102008021434A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008021434A DE102008021434A1 (de) 2008-04-29 2008-04-29 Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008021434A DE102008021434A1 (de) 2008-04-29 2008-04-29 Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske

Publications (1)

Publication Number Publication Date
DE102008021434A1 true DE102008021434A1 (de) 2009-11-05

Family

ID=41130860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008021434A Ceased DE102008021434A1 (de) 2008-04-29 2008-04-29 Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske

Country Status (1)

Country Link
DE (1) DE102008021434A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985672A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484720A (en) 1981-04-06 1984-11-27 Ryobi Limited Drag mechanisms of fishing spinning reels
DE3613181A1 (de) * 1986-04-18 1987-10-22 Siemens Ag Verfahren zum erzeugen von graeben mit einstellbarer steilheit der grabenwaende in aus silizium bestehenden halbleitersubstraten
EP0450302A1 (de) 1990-04-03 1991-10-09 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Gräben
DE10324434A1 (de) * 2003-05-28 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484720A (en) 1981-04-06 1984-11-27 Ryobi Limited Drag mechanisms of fishing spinning reels
DE3613181A1 (de) * 1986-04-18 1987-10-22 Siemens Ag Verfahren zum erzeugen von graeben mit einstellbarer steilheit der grabenwaende in aus silizium bestehenden halbleitersubstraten
EP0450302A1 (de) 1990-04-03 1991-10-09 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Gräben
DE10324434A1 (de) * 2003-05-28 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985672A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法
CN103985672B (zh) * 2013-02-08 2018-08-31 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法

Similar Documents

Publication Publication Date Title
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE102015211873B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE102019220519A1 (de) Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes
DE102007054077A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
DE102005005732A1 (de) Verfahren zur Herstellung von Flaschengrabenkondensatoren unter Verwendung eines elektrochemischen Ätzens mit elektrochemischem Ätzstop
DE4413152A1 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE4113999C2 (de) Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE102008021434A1 (de) Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske
WO2006108827A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
EP1076826A1 (de) Herstellverfahren für mikromechanische bauelemente
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE10312202B4 (de) Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
DE19938481B4 (de) Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens
DE102011079222B4 (de) Verfahren zur Herstellung einer mikromechanischen Struktur
DE10027932C2 (de) Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
DE19700854B4 (de) Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung
DE102005042071B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE10310346B4 (de) Verfahren zum Herstellen einer Photomaske auf einer Mikrostruktur mit Gräben und entsprechende Verwendung der Photomaske
EP3326211B1 (de) Verfahren zur herstellung einseitig angeordneter strukturierter kontakte in einer schichtanordnung für ein photovoltaisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection