DE102007054077A1 - Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat - Google Patents

Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat Download PDF

Info

Publication number
DE102007054077A1
DE102007054077A1 DE102007054077A DE102007054077A DE102007054077A1 DE 102007054077 A1 DE102007054077 A1 DE 102007054077A1 DE 102007054077 A DE102007054077 A DE 102007054077A DE 102007054077 A DE102007054077 A DE 102007054077A DE 102007054077 A1 DE102007054077 A1 DE 102007054077A1
Authority
DE
Germany
Prior art keywords
layer
support
support layer
sacrificial
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007054077A
Other languages
English (en)
Inventor
Peter Baars
Stefan Tegen
Klaus MÜMMLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007054077A priority Critical patent/DE102007054077A1/de
Priority to TW097141062A priority patent/TWI383472B/zh
Priority to US12/269,612 priority patent/US8013377B2/en
Publication of DE102007054077A1 publication Critical patent/DE102007054077A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Anordnung mit wenigstens einer ersten Elektrodenschicht, mit folgenden Schritten: Aufbringen einer Schichtanordnung, bestehend aus einer ersten Opferschicht, die auf einem Träger angeordnet ist, einer ersten Stützschicht, die auf der ersten Opferschicht angeordnet ist, einer zweiten Opferschicht, die auf der ersten Stützsschicht angeordnet ist, einer zweiten Stützschicht, die auf der zweiten Opferschicht angeordnet ist, wobei die erste und die zweite Stüztschicht erste Ausnehmungen aufweisen, wobei eine erste Ausnehmung der ersten und der zweiten Stützschicht wenigstens teilweise übereinander angeordnet sind, wobei die ersten Ausnehmungen mit Opfermaterial gefüllt sind, Einbringen von wenigstens einer zweiten Ausnehmung in den Bereich der ersten Ausnehmungen der ersten und der zweiten Stützschicht, wobei die zweite Ausnehmung von dem Bereich der ersten Ausnehmung der zweiten Stützschicht bis zu dem Bereich der zugeordneten ersten Ausnehmung der ersten Stützschicht reicht, wobei die zweite Ausnehmung an die erste und die zweite Stützschicht wenigstens teilweise angrenzt, Einbringen von einer ersten Elektrodenschicht in die zweite Ausnehmung, wobei die erste Elektrodenschicht mit den zwei Stützschichten verbunden ist. Des Weiteren betrifft die Erfindung eine integrierte Schaltung mit einem Träger, mit einem Kondensator, mit einer ersten Elektrode, mit einer dielektrischen Schicht und mit einer zweiten Elektrode, ...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung gemäß Patentanspruch 1 und eine Anordnung mit einem Träger gemäß Patentanspruch 11.
  • Im Stand der Technik sind verschiedene Verfahren zum Herstellen einer Anordnung mit wenigstens einer Elektrodenschicht bekannt. Beispielsweise ist es aus dem US-Patent US 7,067,385 B2 bekannt, einen Kondensator für eine Halbleiterschaltung herzustellen, in dem eine dielektrische Struktur hergestellt wird, die eine Bodenplatte des Kondensators während der Prozessierung des Wafers unterstützt. Die Stützstruktur wird verwendet zur Unterstützung der Bodenplatte während des Entfernens einer dielektrischen Basisschicht, um die Außenseite der Bodenplatte freizulegen. Die Stützstruktur stützt die Bodenplatte während der weiteren Prozessierung.
  • Ein ähnliches Verfahren ist weiterhin aus DE 10 2004 021 399 B3 bekannt, das ein Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren beschreibt. Bei diesem Verfahren werden Hohlzylinder für einen Stapelkondensator hergestellt, wobei zur Stützung der Hohlzylinder zwischen den Kondensatoren eine Isolatorschicht ausgebildet wird, die zur Stützung der Hohlzylinder dient.
  • Die Aufgabe der Erfindung besteht darin, eine verbesserte Anordnung mit wenigstens einer ersten Elektrodenschicht, bzw. ein Verfahren zur Herstellung derselben bereitzustellen.
  • Die Aufgaben der Erfindung werden gemäß Patentanspruch 1 und gemäß Patentanspruch 11 gelöst.
  • Weitere Ausführungsformen des Verfahrens und der Anordnung sind in den abhängigen Ansprüchen beschrieben.
  • Das Verfahren gemäß Patentanspruch 1 und die Anordnungen gemäß Patentanspruch 11 haben den Vorteil, dass die erste Elektrodenschicht besser gestützt wird und somit robuster gegenüber Beschädigungen ist. Dieser Vorteil wird dadurch erreicht, dass eine erste und eine zweite Stützschicht vorgesehen sind, die in verschiedenen Höhen die erste Elektrodenschicht stützen.
  • In einer weiteren Ausführungsform sind die erste und die zweite Stützschicht mit der gleichen Flächenstruktur ausgebildet. Dies bietet den Vorteil, dass die Herstellung der zwei Stützschichten einfach ausgeführt werden kann, da die gleichen Prozesse und/oder die gleichen Masken verwendet werden können.
  • In einer weiteren Ausführung des Verfahrens weisen die ersten Ausnehmungen einen größeren Querschnitt als die zweiten Ausnehmungen in einer Ebene parallel zur ersten und zur zweiten Stützschicht auf. Auf diese Weise wird erreicht, dass die ersten Elektrodenschichten nur teilweise an einer ersten und einer zweiten Stützschicht angrenzen. Dadurch wird zum Einen die mechanische Stabilität der ersten Elektrodenschichten erhöht und zum Anderen ausreichend Freiraum geschaffen, um die Opferschichten zu entfernen bzw. eine dielektrische Schicht auf einer Außenseite der Elektrodenschicht aufbringen zu können.
  • In einer weiteren Ausführungsform wird beim Auffüllen der ersten Ausnehmungen mit dem Opfermaterial die zweite Stützschicht überfüllt und eine dritte Opferschicht auf der zweiten Stützschicht ausgebildet. Zudem kann auf die dritte Opferschicht eine dritte Stützschicht aufgebracht werden. Auf diese Weise wird eine zusätzliche Unterstützung der Elektrodenschicht ermöglicht.
  • Abhängig von der gewählten Ausführungsform kann die erste Stützschicht mit einer individuellen Form von Ausnehmungen und zeitlich vor der zweiten Stützschicht strukturiert werden.
  • In einer weiteren Ausführungsform werden die erste und die zweite Stützschicht in einem Strukturierungsverfahren gemeinsam strukturiert.
  • In einer weiteren Ausführung wird die erste Stützschicht im mittleren Drittel der Höhe d. h. zwischen 1/3 und 2/3 der Höhe der ersten Elektrode angeordnet.
  • Die Erfindung wird im Folgenden anhand der Figuren näher erläutert.
  • Es zeigen:
  • 1 einen Querschnitt durch einen Stapel von Schichten,
  • 2 einen Querschnitt durch einen Stapel von Schichten mit einer strukturierten ersten Stützschicht und einer strukturierten zweiten Stützschicht,
  • 3 eine weitere Ausführungsform einer Schichtanordnung mit einer strukturierten ersten Stützschicht,
  • 4 einen Stapel mit einer Schichtanordnung mit einer strukturierten ersten Stützschicht und einer darauf angeordneten zweiten Opferschicht,
  • 5 eine Schichtanordnung mit einer zweiten Opferschicht und einer darauf angeordneten unstrukturierten Stützschicht,
  • 6 eine Schichtanordnung mit einer ersten und einer zweiten strukturierten Stützschicht,
  • 7 eine Ansicht von oben auf die erste strukturierten Stützschicht,
  • 8 eine Schichtanordnung mit einer dritten Opferschicht und einer strukturierten dritten Stützschicht,
  • 9 eine Schichtanordnung mit zweiten Ausnehmungen,
  • 10 eine Ansicht von oben auf die Öffnungen der zweiten Ausnehmungen in der Ebene der dritten Stützschicht,
  • 11 einen horizontalen Schnitt durch die erste Stützschicht,
  • 12 eine Schichtanordnung mit einer abgeschiedenen ersten Elektrodenschicht, die mit einem Opfermaterial überfüllt ist,
  • 13 eine Schichtanordnung mit elektrisch getrennten ersten Elektroden, die mit einem Opfermaterial gefüllt sind,
  • 14 eine Schichtanordnung mit ersten Elektroden, die freigelegt sind,
  • 15 eine Schichtanordnung mit ersten Elektroden, die mit einer dielektrischen Schicht bedeckt sind und mit einer zweiten Elektrode.
  • 1 zeigt einen Träger, der in Form eines Substrates 1 ausgebildet sein kann, auf dem eine erste Isolationsschicht 2 aufgebracht ist, in der elektrische Kontakte 3 eingebracht sind. Das Substrat kann beispielsweise aus Silizium hergestellt sein. Weiterhin kann die erste Isolationsschicht 2 beispielsweise aus Siliziumoxid hergestellt sein. Die Kontakte 3 können aus Polysilizium bestehen. Auf der ersten Isolationsschicht 2 kann eine zweite Isolationsschicht 4 aufgebracht sein. Die zweite Isolationsschicht 4 kann beispiels weise aus Siliziumnitrid (Si3N4) ausgebildet sein. Auf der zweiten Isolationsschicht 4 oder direkt auf der ersten Isolationsschicht 2 ist eine erste Opferschicht 5 angeordnet. Die erste Opferschicht 5 kann beispielsweise aus Siliziumoxid gebildet sein. Auf der ersten Opferschicht 5 ist eine erste Stützschicht 6 angeordnet. Die erste Stützschicht 6 kann beispielsweise aus Siliziumnitrid gebildet sein. Auf der ersten Stützschicht 6 ist eine zweite Opferschicht 7 angeordnet. Die zweite Opferschicht 7 kann beispielsweise aus Siliziumoxid gebildet sein. Auf der zweiten Opferschicht 7 ist eine zweite Stützschicht 8 angeordnet. Die zweite Stützschicht 8 kann ebenfalls aus Siliziumnitrid gebildet sein.
  • In einem folgenden Verfahrensschritt, der in 2 dargestellt ist, werden von oben erste Ausnehmungen 9 in die zweite Stützschicht 8, die zweite Opferschicht 7 und die erste Stützschicht 6 eingebracht. Zum Einbringen der Ausnehmungen 9 können beispielsweise lithographische Verfahren und Trockenätzmethoden angewendet werden, um die erste und die zweite Stützschicht 8, 6 und die zweite Opferschicht 7 in den entsprechenden Bereichen zu entfernen. Dazu kann beispielsweise eine Hartmaske auf die zweite Stützschicht 8 aufgebracht werden, anschließend über Trockenätzverfahren unter Verwendung der Hartmaske die ersten Ausnehmungen 9 in die erste und die zweite Stützschicht 6, 8 und in die zweite Opferschicht 7 eingebracht werden.
  • Die 3 bis 6 zeigen einen zweiten Verfahrensablauf, mit dem eine Schichtanordnung gemäß 2 erhalten werden kann. Dabei wird, wie in 3 dargestellt, von einer Schichtanordnung ausgegangen, bei der auf ein Substrat 1 eine erste Isolationsschicht 2 mit Kontakten 3 aufgebracht ist. Auf der ersten Isolationsschicht 2 und den Kontakten 3 ist eine zweite Isolationsschicht 4 angeordnet. Auf der zweiten Isolationsschicht 4 ist eine erste Opferschicht 5 angeordnet. Auf der ersten Opferschicht 5 wird eine erste Stützschicht 6 aufgebracht. Die erste Stützschicht 6 wird in vorgegebenen ersten Bereichen 10 wieder entfernt, sodass eine strukturierte erste Stützschicht 6 erhalten wird. Damit werden in den ersten Bereichen 10 erste weitere Ausnehmungen 11 erzeugt. Anschließend wird, wie in 4 dargestellt ist, ein Opfermaterial auf die erste Stützschicht 6 und in die ersten weiteren Ausnehmungen 11 aufgebracht und eine zweite Opferschicht 7 ausgebildet. In dieser Ausführungsform werden auch die ersten weiteren Ausnehmungen 11 mit dem Opfermaterial aufgefüllt. Als Opfermaterial wird beispielsweise Siliziumoxid verwendet. Die Materialien für das Substrat 1, die erste Isolationsschicht 2, die elektrischen Kontakte 3, die zweite Isolationsschicht 4, die erste Opferschicht 5, die erste Stützschicht 6 und die zweite Opferschicht 7 entsprechen den Materialien der entsprechenden Schichten der Schichtanordnung der 2.
  • In einem folgenden Verfahrensschritt, der in 5 dargestellt ist, wird eine zweite Stützschicht 8 auf die zweite Opferschicht 7 aufgebracht. Anschließend werden erste Ausnehmungen 9 in die zweite Stützschicht 8 eingebracht. Auf diese Weise werden strukturierte erste und zweite Stützschichten 6, 8 erhalten, die gemäß der gewählten Ausführungsform eine identische Struktur aufweisen und in 6 dargestellt sind. Bei einer weiteren Ausführungsform können die erste und die zweite Stützschicht 6, 8 auch unterschiedlich ausgebildet sein, insbesondere können die Schichtdicken, die Schichtmaterialien, die Anzahl der ersten und der weiteren ersten Ausnehmungen 9, 11 variieren. Zudem können auch die Formen und Größen der ersten und der weiteren ersten Ausnehmungen 9, 11 variieren.
  • Die Größe der ersten Ausnehmungen 9 ist in der Weise festgelegt, dass die Ätzprozesse und die Abscheideprozesse effizient ausgegführt werden können.
  • 7 zeigt eine Draufsicht auf eine strukturierte erste Stützschicht 6, in der die ersten Ausnehmungen 9 eingebracht sind. Die zweite strukturierte Stützschicht 8 ist identisch ausgebildet. Die ersten Ausnehmungen 9 der ersten und zweiten Stützschicht 6, 8 weisen im Querschnitt parallel zur ersten bzw. zur zweiten Stützschicht 6, 8 eine abgerundete Rechteckform, insbesondere eine Ellipsenform auf.
  • Die ersten Ausnehmungen 9 sind in der Weise angeordnet, dass eine erste Ausnehmung 9 oberhalb eines Zwischenbereiches angeordnet ist, der zwischen zwei benachbarten elektrischen Kontakten 3 ausgebildet ist. Abhängig von der gewählten Ausführungsform sind die Grundflächen der ersten Ausnehmungen 9 auf diese Weise gewählt und angeordnet, dass eine Ausnehmung 9 mit der Grundfläche wenigstens teilweise oberhalb von zwei benachbarten Kontakten 3 angeordnet ist.
  • 8 zeigt einen weiteren Verfahrensschritt, der an den Verfahrensschritt gemäß 2 oder an den Verfahrensschritt gemäß 6 sich anschließt. Dabei werden die Ausnehmungen 9 mit einem Opfermaterial aufgefüllt und zudem eine dritte Opferschicht 12 auf der zweiten Stützschicht 8 ausgebildet. Als Opfermaterial kann beispielsweise Siliziumoxid verwendet werden. Die dritte Opferschicht 12 kann somit beispielsweise aus Siliziumoxid gebildet sein. Dabei werden die Ausnehmungen 9 vollständig aufgefüllt. Auf der dritten Opferschicht 12 wird eine Hartmaskenschicht 13 ausgebildet. Die Hartmaskenschicht 13 wird strukturiert, sodass eine Hartmaske erhalten wird. Die strukturierte Hartmaskenschicht 13 weist zweite Ausnehmungen 14 auf, die als Angriffsfläche für ein Abtrageverfahren, ein Ätzverfahren dienen. Dieser Verfahrensstand ist in 8 dargestellt.
  • Bei einem weiteren Verfahrensschritt wird unter Verwendung der strukturierten Hartmaskenschicht 13 über die zweiten Ausnehmungen 14 dritte Ausnehmungen 15 in die dritte Opferschicht 12, die zweite Stützschicht 8, die zweite Opferschicht 7, die erste Opferschicht 6, die erste Stützschicht 6, die erste Opferschicht 5 und in die zweite Isolations schicht 4 eingebracht. Dieser Verfahrensstand ist in 9 dargestellt. Die dritten Ausnehmungen ragen somit bis zu den elektrischen Kontakten 3 und der ersten Isolationsschicht 2. Aufgrund der verwendeten Ätzverfahren können die dritten Ausnehmungen 15 eine nach unten leicht konisch zulaufende Form im Querschnitt haben.
  • 10 zeigt eine Draufsicht auf die strukturierte Hartmaskenschicht 13 mit den dritten Ausnehmungen 15.
  • 11 zeigt einen Querschnitt durch die erste Stützschicht 6, wobei deutlich die ersten Bereiche 10 dargestellt sind, die mit dem Opfermaterial der dritten Opferschicht 12 gefüllt sind. Die dritten Ausnehmungen 15 sind in der Weise angeordnet, dass die dritten Ausnehmungen 15 teilweise in der ersten Stützschicht 6 und teilweise in dem ersten Bereich 10 der Stützschicht 6 angeordnet sind.
  • In entsprechender Weise sieht auch der Querschnitt durch die zweite Stützschicht 8 aus, die ebenfalls erste Bereiche 10 aufweist, in denen Opfermaterial der dritten Opferschicht 12 angeordnet ist. Die ersten Bereiche 10 der ersten Stützschicht 6 können genauso groß wie die ersten Bereiche 10 der zweiten Stützschicht 8 sein. In der gewählten Ausführung grenzt jede Ausnehmung 15 mindestens teilweise an die erste und die zweite Stützschicht 16, 8. Damit grenzen auch die in den Ausnehmungen 15 zu erstellenden ersten Elektroden an die erste und die zweite Stützschicht 6, 8.
  • In einem weiteren Verfahrensschritt wird auf die Anordnung der 9 eine erste Elektrodenschicht 16 aufgebracht. Die erste Elektrodenschicht 16 wird dabei auf die Seitenwände der dritten Ausnehmungen 15, auf die Böden der dritten Ausnehmungen 15 und auf die strukturierte Hartmaskenschicht 13 aufgebracht. Die Dicke der ersten Elektrodenschicht 16 ist so gering, dass weiterhin ein Teil der dritten Ausnehmungen 15 nicht gefüllt ist. Anschließend wird ein Opfermaterial in die noch offenen Bereiche der dritten Ausnehmung 15 eingebracht und die Struktur überfüllt, wie in 12 dargestellt ist. Somit wird eine vierte Opferschicht 17 aufgebracht. Als Opfermaterial kann beispielsweise Siliziumoxid verwendet werden.
  • In einem folgenden Verfahrensschritt wird die vierte Opferschicht 17 mit einem CMP Prozess soweit abgetragen, dass die strukturierte Hartmaskenschicht 13 ebenfalls freigelegt wird. In einem weiteren Verfahrensschritt kann die strukturierte Hartmaskenschicht 13 in den Bereichen entfernt, in denen die strukturierte Hartmaskenschicht 13 auf der zweiten Stützschicht 8 angeordnet ist.
  • Dieser Verfahrensstand ist in 13 dargestellt.
  • In einem weiteren Verfahrensschritt wird mit Hilfe von isotropen, z. B. nasschemischen Ätzverfahren die dritte Opferschicht 12, die zweite Opferschicht 7 und die erste Opferschicht 5 entfernt. Der Zugriff des Ätzmediums zu den unteren Opferschichten 5, 7 und deren Entfernung erfolgt hierbei durch die ersten und weiteren Ausnehmungen 9, 11 der Stützschichten 6, 8 hindurch. Somit verbleibt eine Anordnung mit topfförmigen ersten Elektroden 18, die über die erste und die zweiten Stützschicht 6, 8 und die Hartmaskenschicht 13 miteinander verbunden sind. Dieser Verfahrensstand ist in 13 dargestellt. Abhängig von der gewählten Ausführungsform kann auch auf die Hartmaskenschicht 13 verzichtet werden, sodass die ersten Elektroden 18 nur über die erste und die zweite Stützschicht 6, 8 miteinander verbunden sind. Anschließend wird eine dielektrische Schicht 19 auf die ersten Elektroden 18 abgeschieden. Die dielektrische Schicht 19 wird beispielsweise mit einem ALD-Verfahren (atomic-layer-deposition Verfahren) abgeschieden, sodass die Innen- und Außenseiten der Elektroden 18 mit der dielektrische Schicht bedeckt werden. Dabei werden auch die freien Flächen der ersten und zweiten Stützschicht 6, 8 und der Hartmaske 13 mit der dielektrischen Schicht bedeckt. Zudem werden auch die freien Flächen der zweiten Isolationsschicht 4 mit der dielektrischen Schicht 19 abgedeckt. Als dielektrisches Material können Materialien mit einem hohem K-Wert verwendet werden.
  • In einem weiteren Verfahrensschritt wird anschließend auf die dielektrische Schicht 19 eine zweite Elektrodenschicht 20 abgeschieden. Als Material für die erste und die zweite Elektrodenschicht 16, 20 können verschiedene Metalle, beispielsweise Wolfram, Titannitrid oder Titan oder Mischungen und/oder Schichtsysteme aus Wolfram, Titannitrid und Titan verwendet werden.
  • Auf die Elektrodenschicht 20 kann eine gemeinsame Elektrodenschicht aufgebracht werden und die Struktur aufgefüllt werden, wie in 15 dargestellt ist. In 15 ist die zweite Elektrodenschicht 20 in der Weise ausgebildet, dass die gesamte Struktur überfüllt ist.
  • Auf diese Weise wird eine Anordnung mit Kondensatoren erhaltne, die in Form von topfförmigen Elementen ausgebildet sind, die über eine erste und eine zweite Stützschicht 6, 8 wenigstens teilweise miteinander verbunden sind.
  • Die erste Elektrodenschicht kann eine Dicke im Bereich von 5 bis 20 nm, insbesondere 10 nm aufweisen. Die erste und die zweite Stützschicht können eine Dicke im Bereich von 30 bis 120 nm aufweisen.
  • In 15 ist eine Höhe H der ersten Elektroden 18 eingezeichnet. In einer Ausführungsform wird die erste Stützschicht 6 im mittleren Drittel MD der Höhe H angeordnet. Auf diese Weise wird eine gute Stabilisierung der ersten Elektroden 18 erreicht. Die erste und die zweite Opferschicht 5, 7 können beispielsweise auch aus Kohlenstoff, Si-Ge oder dotierten SiO2 bestehen. Die Stützschichten 6, 8 können aus verschiedenen Materialien hergestellt sein, wobei die Stütz schichten aus elektrisch isolierendem Material hergestellt werden können, damit die Opferschichten selektiv zu den Stützschichten geätzt werden können.
  • 1.
    Substrat
    2.
    1. Isolationsschicht
    3.
    Kontakte
    4.
    2. Isolationsschicht
    5.
    1. Opferschicht
    6.
    1. Stützschicht
    7.
    2. Opferschicht
    8.
    2. Stützschicht
    9.
    1. Ausnehmung
    10.
    1. Bereich
    11.
    1. weitere Ausnehmung
    12.
    3. Opferschicht
    13.
    Hartmaske
    14.
    2. Ausnehmung
    15.
    3. Ausnehmung
    16.
    1. Elektrodenschicht
    17.
    4. Opferschicht
    18.
    1. Elektroden
    19.
    dielektrische Schicht
    20.
    zweite Elektrodenschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 7067385 B2 [0002]
    • - DE 102004021399 B3 [0003]

Claims (17)

  1. Verfahren zum Herstellen einer Anordnung mit wenigstens einer ersten Elektrodenschicht, mit folgenden Schritten: Aufbringen einer Schichtanordnung bestehend aus einer ersten Opferschicht, die auf einem Träger angeordnet ist, einer ersten Stützschicht, die auf der ersten Opferschicht angeordnet ist, einer zweiten Opferschicht, die auf der ersten Stützschicht angeordnet ist, einer zweiten Stützschicht, die auf der zweiten Opferschicht angeordnet ist; wobei die erste und die zweite Stützschicht erste Ausnehmungen aufweisen, wobei eine erste Ausnehmung der ersten und der zweiten Stützschicht wenigstens teilweise übereinander angeordnet sind; wobei die ersten Ausnehmungen mit Opfermaterial gefüllt sind; Einbringen von wenigstens einer zweiten Ausnehmung in den Bereich der ersten Ausnehmungen der ersten und der zweiten Stützschicht, wobei die zweite Ausnehmung von dem Bereich der ersten Ausnehmung der zweiten Stützschicht bis zu dem Bereich der zugeordneten ersten Ausnehmung der ersten Stützschicht reicht, wobei die zweite Ausnehmung an die erste und die zweite Stützschicht wenigstens teilweise angrenzt, Einbringen von einer ersten Elektrodenschicht in die zweite Ausnehmung, wobei die erste Elektrodenschicht mit den zwei Stützschichten verbunden ist.
  2. Verfahren nach Anspruch 1 mit folgenden Verfahrensschritten: Abscheiden einer ersten Opferschicht auf einem Träger, Abscheiden einer ersten Stützschicht auf die erste Opferschicht, Abscheiden einer zweiten Opferschicht auf die erste Stützschicht, Abscheiden einer zweiten Stützschicht auf die zweite Opferschicht; Einbringen von ersten Ausnehmungen in die erste und die zweite Stützschicht, wobei eine erste Ausnehmung der ersten und der zweiten Stützschicht wenigstens teilweise übereinander angeordnet sind; Auffüllen der ersten Ausnehmungen mit Opfermaterial.
  3. Verfahren nach Anspruch 1, wobei eine dielektrische Schicht auf der ersten Elektrodenschicht abgeschieden wird, und wobei eine zweite Elektrodenschicht auf der dielektrischen Schicht abgeschieden wird.
  4. Verfahren nach Anspruch 1, wobei die erste und die zweite Stützschicht in der gleichen Struktur strukturiert werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die ersten Ausnehmungen einen größeren Querschnitt als die zweite Ausnehmung in einer Ebene parallel zur ersten und zweiten Stützschicht aufweisen.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei mehrere zweite Ausnehmungen in Bezug auf eine erste Ausnehmung angeordnet werden, dass die zweiten Ausnehmungen nur teilweise an die erste und/oder die zweite Stützschicht angrenzen.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei beim Auffüllen der ersten Ausnehmungen mit dem Opfermaterial die zweite Stützschicht überfüllt wird und eine dritte Opferschicht aus dem Opfermaterial auf der zweiten Stützschicht ausgebildet wird, wobei auf die dritte Op ferschicht eine dritte Stützschicht aufgebracht wird, wobei die zweiten Ausnehmungen angrenzend an die dritte, die zweite und die erste Stützschicht und in die dritte, die zweite und die erste Opferschicht eingebracht werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die erste Stützschicht unabhängig und zeitlich vor der zweiten Stützschicht strukturiert wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die erste und die zweite Stützschicht in einem Strukturierungsverfahren gemeinsam strukturiert werden, wobei die zweite Stützschicht vor der ersten Stützschicht strukturiert wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei aus der ersten Elektrodenschicht einzelne erste Elektroden hergestellt werden.
  11. Verfahren nach Anspruch 10, wobei eine erste Elektrode topfförmig ausgebildet wird und eine festgelegte Höhe aufweist, wobei die erste Stützschicht (6) im mittleren Drittel der Höhe (H) ausgebildet wird.
  12. Integrierte Schaltung mit einem Träger (1) mit einem Kondensator mit einer ersten Elektrode (18), mit einer dielektrischen Schicht (19) und mit einer zweiten Elektrode (20), wobei auf dem Träger (1) eine Schichtfolge angeordnet ist, in der der Kondensator eingebracht ist, wobei die Schichtfolge eine erste Stützschicht (6) und eine mit einem Abstand oberhalb der ersten Stützschicht (6) angeordnete zweite Stützschicht (8) aufweist, wobei die erste und die zweite Stützschicht (6, 8) an die erste Elektrode (18) des Kondensators angrenzen.
  13. Integrierte Schaltung nach Anspruch 12, wobei die erste und die zweite Stützschicht (6, 8) erste Bereiche (10) aufweisen, wobei in den ersten Bereichen ein anderes Material als im weiteren Bereich der ersten bzw. der zweiten Stützschicht (6, 8) ausgebildet sind, wobei der Kondensator in der ersten und in der zweiten Stützschicht (6, 8) an einen ersten Bereich (10) angrenzt.
  14. Integrierte Schaltung nach Anspruch 12 oder 13, wobei auf Träger (1) wenigstens eine Isolationsschicht (2, 4) ausgebildet ist, wobei in der Isolationsschicht (2, 4) ein Kontakt (3) eingebracht ist, der sich von dem Träger (1) bis zu der ersten Elektrode (18) eines Kondensators erstreckt.
  15. Integrierte Schaltung nach einem der Ansprüche 12 bis 13, wobei die ersten Bereiche (10) der ersten und der zweiten Stützschicht (6, 8) im wesentlichen identische Flächenbereiche aufweisen.
  16. Integrierte Schaltung nach einem der Ansprüche 12 bis 15, wobei die ersten und die zweiten Stützschichten (6, 8) außerhalb der ersten Bereiche (10) aus dem gleichen Material bestehen.
  17. Integrierte Schaltung nach einem der Ansprüche 12 bis 16, wobei die ersten Elektroden (18) topfförmig mit einer Höhe (H) ausgebildet sind, wobei die erste Stützschicht (6) in einem mittleren Drittel der Höhe (H) angeordnet ist.
DE102007054077A 2007-11-13 2007-11-13 Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat Ceased DE102007054077A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007054077A DE102007054077A1 (de) 2007-11-13 2007-11-13 Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
TW097141062A TWI383472B (zh) 2007-11-13 2008-10-24 積體電路製造方法及具基板之裝置
US12/269,612 US8013377B2 (en) 2007-11-13 2008-11-12 Method for producing an integrated circuit and arrangement comprising a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007054077A DE102007054077A1 (de) 2007-11-13 2007-11-13 Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat

Publications (1)

Publication Number Publication Date
DE102007054077A1 true DE102007054077A1 (de) 2009-07-23

Family

ID=40622928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007054077A Ceased DE102007054077A1 (de) 2007-11-13 2007-11-13 Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat

Country Status (3)

Country Link
US (1) US8013377B2 (de)
DE (1) DE102007054077A1 (de)
TW (1) TWI383472B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222103B1 (en) * 2011-02-15 2012-07-17 Globalfoundries Inc. Semiconductor device with embedded low-K metallization
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR102182569B1 (ko) * 2014-08-12 2020-11-24 삼성전자주식회사 서포터들을 갖는 반도체 소자 및 그의 형성 방법
KR102304926B1 (ko) * 2015-09-11 2021-09-24 삼성전자 주식회사 서포터들을 갖는 반도체 소자 및 그 제조 방법
US10854614B2 (en) * 2017-12-22 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR20210052094A (ko) * 2019-10-31 2021-05-10 삼성전자주식회사 집적 회로 반도체 소자
CN113451310B (zh) * 2020-03-27 2022-03-22 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
EP4195252A4 (de) 2020-09-11 2024-01-17 Changxin Memory Tech Inc Halbleiterstruktur und herstellungsverfahren dafür
US11901405B2 (en) 2020-09-11 2024-02-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053095A1 (de) * 2004-02-10 2005-08-25 Samsung Electronics Co., Ltd., Suwon Herstellung von neigungsfreien, gestapelten Kondensatoren
DE102004021399B3 (de) 2004-04-30 2005-10-20 Infineon Technologies Ag Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
US20060046420A1 (en) * 2004-08-27 2006-03-02 Manning H M Methods of forming a plurality of capacitors
US20060073670A1 (en) * 2004-10-01 2006-04-06 Yong-Kug Bae Method of manufacturing a semiconductor device
US7064028B2 (en) * 2001-11-06 2006-06-20 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064028B2 (en) * 2001-11-06 2006-06-20 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
DE102004053095A1 (de) * 2004-02-10 2005-08-25 Samsung Electronics Co., Ltd., Suwon Herstellung von neigungsfreien, gestapelten Kondensatoren
DE102004021399B3 (de) 2004-04-30 2005-10-20 Infineon Technologies Ag Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
US20060046420A1 (en) * 2004-08-27 2006-03-02 Manning H M Methods of forming a plurality of capacitors
US20060073670A1 (en) * 2004-10-01 2006-04-06 Yong-Kug Bae Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20090121315A1 (en) 2009-05-14
TWI383472B (zh) 2013-01-21
US8013377B2 (en) 2011-09-06
TW200921853A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
DE102007054077A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102010008044A1 (de) MEMS-Mikrofon und Verfahren zur Herstellung
DE102004055463A1 (de) Elektronische Vorrichtung einschließlich Elektroden mit darauf befindlichen Isolier-Spacern und verwandte Verfahren
EP2170762B1 (de) Korrosionsbeständiges mems-bauelement und verfahren zu seiner herstellung
DE102019114226A1 (de) Techniken zur verbindung von oberseiteneletrodendurchkontaktierungen von mram
WO2007068590A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE10345394A1 (de) Verfahren zum Herstellen von Speicherzellen und Speicherzellenfeld
DE102011080978A1 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
DE102014215009B4 (de) Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE102015104483B4 (de) Verfahren zur herstellung einer nanodrahtstruktur
EP0950190B1 (de) Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung
EP0779656A2 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
EP2859566A1 (de) Verfahren zur herstellung eines vielschichtbauelements und vielschichtbauelement
EP0766089B1 (de) Verfahren zur Herstellung eines mikroelektronischen, integrierten Sensors
DE10134500B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE4333989B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
DE10326087B4 (de) Bauelement mit einer Nutzstruktur und einer Hilfsstruktur
DE10312202B4 (de) Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
WO2000072377A1 (de) Verfahren zur erzeugung eines vergrabenen kontakts einer speicherzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection