DE102004021399B3 - Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren - Google Patents

Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren Download PDF

Info

Publication number
DE102004021399B3
DE102004021399B3 DE102004021399A DE102004021399A DE102004021399B3 DE 102004021399 B3 DE102004021399 B3 DE 102004021399B3 DE 102004021399 A DE102004021399 A DE 102004021399A DE 102004021399 A DE102004021399 A DE 102004021399A DE 102004021399 B3 DE102004021399 B3 DE 102004021399B3
Authority
DE
Germany
Prior art keywords
stacked
auxiliary
auxiliary layer
stacked capacitor
remains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004021399A
Other languages
English (en)
Inventor
Harald Seidl
Martin Ulrich Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004021399A priority Critical patent/DE102004021399B3/de
Priority to US11/079,131 priority patent/US7112487B2/en
Application granted granted Critical
Publication of DE102004021399B3 publication Critical patent/DE102004021399B3/de
Priority to US11/526,788 priority patent/US20070037349A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Herstellung eines Stapelkondensatorfeldes (1), welches eine regelmäßige Anordnung einer Mehrzahl von Stapelkondensatoren (2) in bestimmten ersten Richtungen (3) einen geringeren Abstand zu dem jeweiligen angrenzenden Stapelkondensator (2) aufweist als in bestimmte zweite Richtungen (4), mit den Verfahrensschritten: Bereitstellen eines Hilfsschichtstapels (5) mit ersten Hilfsschichten (6) einer vorbestimmten Ätzrate und wenigstens einer zweiten Hilfsschicht (7) einer höheren Ätzrate auf einem Substrat (8); Ätzen jeweils eines Hohlzylinders (9) für jeden Stapelkondensator (2) durch den Hilfsschichtstapel (5) gemäß der regelmäßigen Anordnung, wobei in Zwischenbereichen (10) zwischen den Hohlzylindern (9) der Hilfsschichtstapel (5) bestehen bleibt; isotropes Ätzen der zweiten Hilfsschichten (7) zur Ausbildung von Ausweitungen (11) der Hohlzylinder (9), wobei jeweils zwischen zwei in der ersten Richtung (3) angrenzenden Hohlzylindern (9) keine zweite Hilfsschicht (7) bestehen bleibt und wobei jeweils zwischen zwei in der zweiten Richtung (4) angrenzenden Hohlzylindern (9) eine zweite Resthilfsschicht (7a) bestehen bleibt; konforme Abscheidung einer Isolatorschicht (12) zur vollständigen Füllung der Ausweitungen (11); Abscheiden einer ersten Elektrodenschicht (13) in die Hohlzylinder (9) zur Ausbildung der Stapelkondensatoren (2); Füllen der Hohlzylinder (9) mit einer ersten Füllung (14); Entfernen der ersten Hilfsschichten ...
DE102004021399A 2004-04-30 2004-04-30 Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren Expired - Fee Related DE102004021399B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004021399A DE102004021399B3 (de) 2004-04-30 2004-04-30 Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
US11/079,131 US7112487B2 (en) 2004-04-30 2005-03-14 Method for fabricating a stacked capacitor array having a regular arrangement of a plurality of stacked capacitors
US11/526,788 US20070037349A1 (en) 2004-04-30 2006-09-25 Method of forming electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004021399A DE102004021399B3 (de) 2004-04-30 2004-04-30 Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren

Publications (1)

Publication Number Publication Date
DE102004021399B3 true DE102004021399B3 (de) 2005-10-20

Family

ID=35034336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004021399A Expired - Fee Related DE102004021399B3 (de) 2004-04-30 2004-04-30 Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren

Country Status (2)

Country Link
US (1) US7112487B2 (de)
DE (1) DE102004021399B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054077A1 (de) 2007-11-13 2009-07-23 Qimonda Ag Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
DE102004021401B4 (de) * 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950364A1 (de) * 1999-10-19 2001-04-26 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
DE10212868A1 (de) * 2001-06-29 2003-01-16 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahrfen für ihre Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10212868A (ja) 1997-01-30 1998-08-11 Sankyo Alum Ind Co Ltd 形 材
KR100423900B1 (ko) * 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950364A1 (de) * 1999-10-19 2001-04-26 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
DE10212868A1 (de) * 2001-06-29 2003-01-16 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahrfen für ihre Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054077A1 (de) 2007-11-13 2009-07-23 Qimonda Ag Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat

Also Published As

Publication number Publication date
US7112487B2 (en) 2006-09-26
US20050245027A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
DE102005049279B3 (de) Halbleiterspeicherbauelement und Herstellungsverfahren
DE10207131B4 (de) Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
EP1983573B1 (de) Integrierte Schaltungsanordnung enthaltend eine Kondensatoranordnung und Kondensatoranordnungen
DE60114200T2 (de) Keramischer vielschichtkondensatornetzwerk
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102018203792B4 (de) Nicht-Dorn-Schnittbildung
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102007054077A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
DE19526232C2 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung
DE102004021399B3 (de) Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE102007024041A1 (de) Speicher, Anordnung von Kondensatorelementen und Verfahren zum Herstellen einer Anordnung
DE102004021401B4 (de) Herstellungsverfahren für ein Stapelkondensatorfeld
DE102018204164B4 (de) Struktur für einen kondensator und verfahren zur herstellung einer struktur für einen kondensator
WO2016034456A1 (de) Abdeckung für ein bauelement und verfahren zur herstellung einer abdeckung für ein bauelement
DE102011100779A1 (de) Halbleitervorrichtung und Verfahren zur Verbindung eines niederohmigen Dünnschichtwiderstandes
WO2009156382A2 (de) Verfahren zum herstellen einer thermoelektrischen vorrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE10309261A1 (de) Kondensator, gebildet in einer Mehrlagen-Verdrahtungsstruktur eines Halbleiterbauelements
DE102010055935B4 (de) Verfahren zum Verbinden mehrerer ungehäuster Substrate
DE102014117310A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee