DE10134500B4 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement - Google Patents
Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Download PDFInfo
- Publication number
- DE10134500B4 DE10134500B4 DE10134500A DE10134500A DE10134500B4 DE 10134500 B4 DE10134500 B4 DE 10134500B4 DE 10134500 A DE10134500 A DE 10134500A DE 10134500 A DE10134500 A DE 10134500A DE 10134500 B4 DE10134500 B4 DE 10134500B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- opening
- forming
- oxide layer
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 239000012297 crystallization seed Substances 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000004070 electrodeposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000003247 decreasing effect Effects 0.000 claims abstract 2
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 96
- 239000011241 protective layer Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes, mit den Schritten:
Bilden einer Kristallisationskeimschicht über einem Halbleitersubstrat; Bilden einer Mehrfachoxidschicht auf der Kristallisationskeimschicht, wobei die Nassätzrate der einzelnen Schichten der Mehrfachoxidschicht mit jeder der aufeinanderfolgend aufgebrachten Schichten abnimmt;
Bilden einer ersten Öffnung, die die Kristallisationskeimschicht freilegt, durch selektives Trockenätzen der Mehrfachoxidschicht;
Bilden einer zweiten Öffnung durch Nassätzen der lateralen Oberfläche der ersten Öffnung, wobei die Weite der ersten Öffnung vergrößert wird, wobei der untere Teil der zweiten Öffnung größer ist als der obere Teil;
Bilden einer Bodenelektrode auf der Kristallisationskeimschicht, die am Boden der zweiten Öffnung frei liegt, wobei die Bodenelektrode eine mit der zweiten Öffnung identische Form aufweist, wobei die Bodenelektrode mit der Technik der Elektrochemischen Abscheidung gebildet wird;
Freilegen der Kristallisationskeimschicht durch Entfernen der Mehrfachoxidschicht durch Nassätzen;
Entfernen der Kristallisationskeimschicht durch Trockenätzen;
Bilden einer...
Bilden einer Kristallisationskeimschicht über einem Halbleitersubstrat; Bilden einer Mehrfachoxidschicht auf der Kristallisationskeimschicht, wobei die Nassätzrate der einzelnen Schichten der Mehrfachoxidschicht mit jeder der aufeinanderfolgend aufgebrachten Schichten abnimmt;
Bilden einer ersten Öffnung, die die Kristallisationskeimschicht freilegt, durch selektives Trockenätzen der Mehrfachoxidschicht;
Bilden einer zweiten Öffnung durch Nassätzen der lateralen Oberfläche der ersten Öffnung, wobei die Weite der ersten Öffnung vergrößert wird, wobei der untere Teil der zweiten Öffnung größer ist als der obere Teil;
Bilden einer Bodenelektrode auf der Kristallisationskeimschicht, die am Boden der zweiten Öffnung frei liegt, wobei die Bodenelektrode eine mit der zweiten Öffnung identische Form aufweist, wobei die Bodenelektrode mit der Technik der Elektrochemischen Abscheidung gebildet wird;
Freilegen der Kristallisationskeimschicht durch Entfernen der Mehrfachoxidschicht durch Nassätzen;
Entfernen der Kristallisationskeimschicht durch Trockenätzen;
Bilden einer...
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, insbesondere auf ein Verfahren zur Herstellung eines Kondensators mit einer unteren Elektrode, dessen oberer Teil kleiner ist als dessen unterer Teil.
- Beschreibung des Standes der Technik
- Eine ECD(elektrochemische Abscheidung)-Technik wird verwendet, um die Pt-Schicht für eine Bodenelektrode eines Kondensators abzuscheiden, dessen Größe gemäß dem Ansteigen der Integrationsdichte des Halbleiterbauelementes verringert wird. Um die Pt-Schicht für die Bodenelektrode zu bilden, wird eine Pt-Kristallisationskeimschicht auf einem Halbleitersubstrat gebildet, auf welchem eine bestimmte untere Struktur gebildet ist, und es wird ein Oxidschichtmuster mit einer Öffnung gebildet, welche die Pt-Kristallisationskeimschicht exponiert. Die Pt-Schicht wird auf der Pt-Kristallisationskeimschicht abgeschieden, die in der Öffnung exponiert ist.
- Derzeit wird ein Profil für eine Bodenelektrode durch ein Profil der Öffnung in dem Oxidmuster, welches durch Trockenätzen gebildet wurde, bestimmt. Durch die Eigenschaften des Trockenätzens hat die Öffnung das Profil, bei dem der untere Teil der Öffnung relativ kleiner ist als der obere Teil. Wie in
1 beschrieben, ist der untere Teil der Bodenelektrode kleiner als der obere Teil, gemäß dem Profil der Öffnung. Dadurch werden die elektrischen Eigenschaften des Kondensators verschlechtert, da die Stufenabdeckung der dielektrischen Schicht und der obersten Elektrode, die auf der Bodenelektrode abgeschieden ist, schlecht sind. - Verfahren zur Herstellung von Kondensatoren eines Halbleiterbauelementes sind im Stand der Technik beispielsweise aus dem
DE 196 43 905 C1 , demUS 5,545,585 A und demUS 5,789,320 A bekannt. - Zusammenfassung der Erfindung
- Es ist daher ein Ziel der vorliegenden Erfindung ein Verfahren zur Herstellung eines Kondensators zur Verfügung zu stellen, welcher eine elektrische Eigenschaft eines Halbleiterbauelements verbessert.
- In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes zur Verfügung gestellt, welches die Schritte umfasst: Bilden einer Kristallisationskeimschicht über einem Halbleitersubstrat; Bilden einer Mehrfachoxidschicht auf der Kristallisationskeimschicht, wobei die Nassätzrate der einzelnen Schichten der Mehrfachoxidschicht mit jeder der aufeinanderfolgend aufgebrachten Schichten abnimmt; Bilden einer ersten Öffnung, die die Kristallisationskeimschicht freilegt, durch selektives Trockenätzen der Mehrfachoxidschicht; Bilden einer zweiten Öffnung durch Nassätzen der lateralen Oberfläche der ersten Öffnung, wobei die Weite der ersten Öffnung vergrößert wird, wobei der untere Teil der zweiten Öffnung größer ist als der obere Teil; Bilden einer Bodenelektrode auf der Kristallisationskeimschicht, die am Boden der zweiten Öffnung frei liegt, wobei die Bodenelektrode eine mit der zweiten Öffnung identische Form aufweist, wobei die Bodenelektrode mit der Technik der Elektrochemischen Abscheidung gebildet wird; Freilegen der Kristallisationskeimschicht durch Entfernen der Mehrfachoxidschicht durch Nassätzen; Entfernen der Kristallisationskeimschicht durch Trockenätzen; Bilden einer dielektrischen Schicht auf der Bodenelektrode; und Bilden einer oberen Elektrode auf der dielektrischen Schicht.
- Kurze Beschreibung der Zeichnungen
- Die obigen Ziele und Eigenschaften der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen klar, die in Verbindung mit der begleitenden Zeichnung vorgenommen wird, in der
-
1 eine SEM (Rasterelektronenmikroskop)-Querschnittsphotografie ist, die eine Bodenelektrode eines gemäß einem der Anmelderin bekannten Verfahren hergestellten Kondensators zeigt; -
2A –2E Querschnitte sind, die einen Kondensatorherstellungsprozess eines Halbleiterbauelementes gemäß der vorliegenden Erfindung zeigen; -
3 eine SEM-Querschnittsphotografie ist, die eine Bodenelektrode eines gemäß der vorliegenden Erfindung hergestellten Kondensators zeigt. - Detaillierte Beschreibung der bevorzugten Ausführungsformen
- Im Folgenden wird ein Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes gemäß der vorliegenden Erfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
- Wie in der
2A dargestellt, wird eine Isolierschicht12 und eine reflektierende Schutzschicht13 auf einem Halbleitersubstrat11 gebildet, auf welchem eine vorbestimmte Struktur herausgebildet wurde. Die reflektierende Schutzschicht13 ist aus einem Material gebildet, dessen Ätzselektivität höher ist als die der Isolierschicht12 . Die Isolierschicht12 ist mit einer Oxidschicht gebildet und die reflektierende Schutzschicht13 ist mit einer Oxidnitridschicht (SiON) gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung gebildet. - Als nächstes wird ein Kontaktloch, welches eine vorbestimmte Region des Halbleiters exponiert, durch selektives Ätzen der reflektierenden Schutzschicht
13 und der Isolierschicht12 gebildet. Daher wird eine Polysiliziumschicht auf der gesamten Struktur mit einer Dicke von 50 bis 300 nm gebildet, und es wird anschließend ein Polysiliziumanschluss14 durch einen sog. blanket etch – Ätzprozess gebildet, bis nur noch das Polysilizium in dem Kontaktloch in einer Tiefe von 50 bis 200 nm von der oberen Oberfläche der reflektierenden Schutzschicht13 gesehen verbleibt. - Eine Ti-Schicht wird auf der gesamten Struktur gebildet, einschließlich eines Polysiliziumanschlusses
14 , mit einer Dicke von 10 bis 30 nm. Es wird eine thermische Behandlung durchgeführt, um eine TiSix-Schicht15 auf dem Polysiliziumanschluss14 durch die Reaktion zwischen der Oberfläche des Polysilizumanschlusses14 und der Ti-Schicht zu bilden. Anschließend wird die auf der reflektierenden Schutzschicht13 verbleibende Ti-Schicht durch einen Nassätzprozess entfernt. - Eine Diffusionsbarrierenschicht
16 wird auf der gesamten Struktur zum vollständigen Vergraben des Kontaktloches gebildet. Die Diffusionsbarrierenschicht16 wird aus einer TiN-Schicht, einer TiSiN-Schicht, einer TiAlN-Schicht, einer TaSiN-Schicht oder einer TaAlN-Schicht gebildet. Ein CMP-Prozess wird ausgeführt, bis die obere Oberfläche der reflektierenden Schutzschicht freigelegt wird, wodurch die Diffusionsbarrierenschicht16 nur auf der TiSix-Schicht15 in dem Kontaktloch verbleibt. - Eine Kristallisationskeimschicht
17 zur Bildung einer Pt-Schicht wird auf der reflektierenden Schutzschicht13 und der Diffusionsbarrierenschicht16 gebildet. Die Kristallisationskeimschicht17 wird mit Pt, Ru, Ir, Os, W, Mo, Co, Ni, Au oder Ag mit einer Dicke von 5–100 nm gebildet. - Wie in der
2B dargestellt, werden anschließend eine erste Oxidschicht18 und eine zweite Oxidschicht19 nacheinander auf der Kristallisationskeimschicht17 gebildet. Auch wenn die Oxidschicht mit doppelten Stufen gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung gebildet wird, kann die Oxidschicht mit mehreren Schichten gebildet werden, wie etwa einer Dreifachschicht. - In der Mehrfach-Oxidschicht nimmt die Ätzrate jeder Schicht der Mehrfachoxidschicht mit jeder der aufeinanderfolgend aufgewachsenen Schichten ab. Im Falle des Bildens der Doppeloxidschichten gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ist die Nassätzrate der ersten Oxidschicht
18 größer als die der zweiten Oxidschicht19 . - Um die Nassätzraten der Mehrfachoxidschichten zu vermindern, wenn die Schichten anwachsen, können zwei Verfahren zur Bildung der Mehrfachoxidschichten verwendet werden. Ein Verfahren ist es, die Dotierstoffkonzentration der Mehrfachoxidschichten zu vermindern, wenn die Schichten wachsen. Das andere Verfahren ist, die Abscheidungstemperatur der Mehrfachoxidschichten, von denen jede Schicht mit einem identischen Dotierstoff dotiert ist, anzuheben, wenn die Schichten wachsen. Die Mehrfachoxidschichten sind dotiert mit mindestens B, P, As oder Ga. Die Gesamtdicke der Mehrfachoxidschicht beträgt 50–2000 nm in der bevorzugten Ausführungsform der vorliegenden Erfindung.
- Eine erste Öffnung
31 , die die Kristallisationskeimschicht17 freilegt, wird durch selektives Trockenätzen gebildet. - Wie in der
2C dargestellt, werden die zweite Oxidschicht19 und die erste Oxidschicht18 unter Verwendung eines Nassätzmittels geätzt, um eine zweite Öffnung32 zu bilden, die größer ist als die erste Öffnung. Die erste Oxidschicht18 wird in dem Ätzprozess schneller geätzt als die zweite Oxidschicht19 , da die Ätzrate der ersten Oxidschicht18 schneller ist als die der zweiten Oxidschicht19 . Dadurch ist es möglich, eine zweite Öffnung32 zu erhalten, dessen unterer Teil größer ist als dessen oberer Teil. Die zweite Oxidschicht19 und die erste Oxidschicht18 werden mit einer gemischten Lösung von HF und H2O geätzt oder einer gemischten Lösung aus NH4F und H2O bei einer Temperatur von 4°C bis 80°C, für 1 Sekunde bis 3600 Sekunden, gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung. Das Volumen des H2O beträgt weniger als das 1000-fache des Volumens der HF-Lösung in der gemischten Lösung aus HF und H2O und das Volumen von NH4F beträgt weniger als das 500-fache des Volumens der gemischten Lösung aus NH4F und HF. - Anschließend wird auf der Kristallisationskeimschicht
17 unter Verwendung einer ECD-Technik eine erste Metallschicht gebildet, und die erste Metallschicht wird vervollständigt durch Nassätzen der ersten Oxidschicht18 und der zweiten Oxidschicht19 . Die erste Metallschicht wird mit Ru, Ir, Os, W, Mo, Co, Ni, Au oder Ag unter der Bedingung einer Stromdichte von 0.1 mA/cm2 bis 10 mA/cm2 gebildet. - Es ist möglich, die Bodenelektrode, deren unterer Teil größer ist als deren oberer Teil, durch Bilden der ersten Metallschicht in der zweiten Öffnung
32 , deren unterer Teil ebenfalls größer ist als deren oberer Teil zu bilden. Die Bodenelektrode des Kondensators, der gemäß der vorliegenden Erfindung hergestellt wurde, ist in der3 dargestellt. - Wie in der
2D dargestellt, wird die Kristallisationskeimschicht17 durch Entfernen der Mehrfachoxidschichten freigelegt, und die freigelegte Kristallisationskeimschicht17 wird zur Isolation zwischen den Bodenelektroden entfernt. - Wie in der
2E dargestellt, wird eine dielektrische Schicht21 auf der gesamten Struktur einschließlich der Bodenelektrode gebildet, und es wird ein schneller thermischer Ausheilungsprozess zum Verbessern der dielektrischen Eigenschaften implementiert. Eine zweite Metallschicht, beispielsweise eine Pt-Schicht, wird auf der dielektrischen Schicht21 gebildet, und es wird eine oberste Elektrode22 durch Musterung der zweiten Metallschicht gebildet. Die dielektrische Schicht21 wird mit einem (Ba, Sr)TiO3 (BST)-Schicht bei einer Temperatur von 300°C bis 600°C bis zu einer Dicke von 15 bis 50 nm gebildet. Auch wird der schnelle Ausheilungsprozess in einer Stickstoffgasatmosphäre bei einer Temperatur von 500 bis 700°C für 30 bis 180 Sekunden in der Umgebung von Stickstoff implementiert. Die zweite Metallschicht wird unter Verwendung einer CVD-Technik oder Sputter-Technik gebildet. - Wie oben beschrieben, kann die Eigenschaft der Stufenabdeckung verbessert werden und kann eine elektrische Eigenschaft des Bauelementes verbessert werden, wenn die dielektrische Schicht und die oberste Elektrode auf der Bodenelektrode gemäß der vorliegenden Erfindung gebildet werden.
Claims (13)
- Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes, mit den Schritten: Bilden einer Kristallisationskeimschicht über einem Halbleitersubstrat; Bilden einer Mehrfachoxidschicht auf der Kristallisationskeimschicht, wobei die Nassätzrate der einzelnen Schichten der Mehrfachoxidschicht mit jeder der aufeinanderfolgend aufgebrachten Schichten abnimmt; Bilden einer ersten Öffnung, die die Kristallisationskeimschicht freilegt, durch selektives Trockenätzen der Mehrfachoxidschicht; Bilden einer zweiten Öffnung durch Nassätzen der lateralen Oberfläche der ersten Öffnung, wobei die Weite der ersten Öffnung vergrößert wird, wobei der untere Teil der zweiten Öffnung größer ist als der obere Teil; Bilden einer Bodenelektrode auf der Kristallisationskeimschicht, die am Boden der zweiten Öffnung frei liegt, wobei die Bodenelektrode eine mit der zweiten Öffnung identische Form aufweist, wobei die Bodenelektrode mit der Technik der Elektrochemischen Abscheidung gebildet wird; Freilegen der Kristallisationskeimschicht durch Entfernen der Mehrfachoxidschicht durch Nassätzen; Entfernen der Kristallisationskeimschicht durch Trockenätzen; Bilden einer dielektrischen Schicht auf der Bodenelektrode; und Bilden einer oberen Elektrode auf der dielektrischen Schicht.
- Verfahren nach Anspruch 1, wobei die Kristallisationskeimschicht mit einem Material gebildet ist, welches aus einer Gruppe ausgewählt wurde, welche aus Pt, Ru, Ir, Os, W, Mo, Co, Ni, Au und Ag besteht.
- Verfahren nach Anspruch 1, wobei die Bodenelektrode aus einem Material gebildet ist, welches aus einer Gruppe ausgewählt wurde, welche aus Pt, Ru, Ir, Os, W, Mo, Co, Ni, Au und Ag besteht.
- Verfahren nach Anspruch 1, wobei die Bodenelektrode unter der Bedingung einer Stromdichte von 0.1 mA/cm2 bis 10 mA/cm2 gebildet wird.
- Verfahren nach Anspruch 1, wobei die Mehrfachoxidschicht Schritt für Schritt durch abnehmende Konzentration eines Dotierstoffes in jeder Schicht der Mehrfachoxidschicht gebildet wird.
- Verfahren nach Anspruch 5, wobei der Dotierstoff ein Material ist, welches aus einer Gruppe ausgewählt wird, welche aus B, P, As und Ga besteht.
- Verfahren nach Anspruch 1, wobei das Nassätzen bei einer Temperatur von 4°C bis 80°C für 1 bis 3600 Sekunden durchgeführt wird.
- Verfahren nach Anspruch 7, wobei das Nassätzen unter Verwendung einer HF-haltigen Lösung ausgeführt wird.
- Verfahren nach Anspruch 8, wobei das Nassätzen unter Verwendung einer gemischten Lösung der HF-Lösung und von H2O ausgeführt wird, wobei das Volumen des H2O geringer ist als das 1000-fache des Volumens der HF-Lösung.
- Verfahren nach Anspruch 9, wobei das Nassätzen unter Verwendung einer gemischten Lösung der NH4F-Lösung und von HF ausgeführt wird, wobei das Volumen des NH4F geringer ist als das 500-fache des Volumens der NH4F/HF-Lösung.
- Verfahren nach Anspruch 1, wobei die Mehrfachoxidschicht durch Schritt für Schritt ansteigende Abscheidungstemperatur für jede Schicht der Mehrfachoxidschicht gebildet wird, wobei jede Schicht der Mehrfachoxidschicht eine identische Dotierstoffkonzentration aufweist.
- Verfahren nach Anspruch 11, wobei der Dotierstoff ein Material ist, welches aus einer Gruppe ausgewählt wird, welche aus B, P, As und Ga besteht.
- Verfahren nach Anspruch 12, wobei das Nassätzen bei einer Temperatur von 4°C bis 80°C für 1 bis 80 Sekunden ausgeführt wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR36046/00 | 2000-06-28 | ||
| KR1020000036046A KR100580119B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10134500A1 DE10134500A1 (de) | 2002-02-21 |
| DE10134500B4 true DE10134500B4 (de) | 2009-08-13 |
Family
ID=19674486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10134500A Expired - Fee Related DE10134500B4 (de) | 2000-06-28 | 2001-06-28 | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6383865B2 (de) |
| JP (1) | JP4087583B2 (de) |
| KR (1) | KR100580119B1 (de) |
| DE (1) | DE10134500B4 (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR100448852B1 (ko) | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100795683B1 (ko) * | 2002-04-19 | 2008-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조 방법 |
| KR100443361B1 (ko) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | 전기화학증착법을 이용한 캐패시터 제조방법 |
| US6861355B2 (en) * | 2002-08-29 | 2005-03-01 | Micron Technology, Inc. | Metal plating using seed film |
| KR100866126B1 (ko) * | 2002-12-20 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| CN100339953C (zh) * | 2003-02-24 | 2007-09-26 | 友达光电股份有限公司 | 形成接触孔的方法 |
| US7463928B2 (en) * | 2003-04-25 | 2008-12-09 | Medtronic, Inc. | Identifying combinations of electrodes for neurostimulation therapy |
| WO2006012423A1 (en) * | 2004-07-20 | 2006-02-02 | Medtronic, Inc. | Therapy programming guidance based on stored programming history |
| GB2502306A (en) * | 2012-05-22 | 2013-11-27 | Univ Singapore | Microparticle sensor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545585A (en) * | 1996-01-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of making a dram circuit with fin-shaped stacked capacitors |
| DE19643905C1 (de) * | 1996-10-30 | 1998-04-09 | Mosel Vitelic Inc | Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellungsverfahren |
| US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677222A (en) * | 1996-10-11 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method for forming a DRAM capacitor |
| KR100230382B1 (ko) * | 1996-11-18 | 1999-11-15 | 윤종용 | 핀형 커패시터 제조방법 |
| KR20000001703A (ko) * | 1998-06-12 | 2000-01-15 | 윤종용 | 반도체 커패시터 제조방법 |
| KR100289739B1 (ko) * | 1999-04-21 | 2001-05-15 | 윤종용 | 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법 |
| KR20010019578A (ko) * | 1999-08-28 | 2001-03-15 | 윤종용 | 커패시터 형성 방법 |
| US6294425B1 (en) * | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
-
2000
- 2000-06-28 KR KR1020000036046A patent/KR100580119B1/ko not_active IP Right Cessation
-
2001
- 2001-06-22 US US09/886,389 patent/US6383865B2/en not_active Expired - Fee Related
- 2001-06-26 JP JP2001193423A patent/JP4087583B2/ja not_active Expired - Fee Related
- 2001-06-28 DE DE10134500A patent/DE10134500B4/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545585A (en) * | 1996-01-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of making a dram circuit with fin-shaped stacked capacitors |
| US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
| DE19643905C1 (de) * | 1996-10-30 | 1998-04-09 | Mosel Vitelic Inc | Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001372A (ko) | 2002-01-09 |
| JP4087583B2 (ja) | 2008-05-21 |
| KR100580119B1 (ko) | 2006-05-12 |
| US20020016036A1 (en) | 2002-02-07 |
| US6383865B2 (en) | 2002-05-07 |
| DE10134500A1 (de) | 2002-02-21 |
| JP2002026135A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
| DE2809233C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE102007052050B4 (de) | Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements | |
| DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
| DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
| EP1166350B1 (de) | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren | |
| EP0001100A2 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
| DE10056871A1 (de) | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben | |
| DE4127967A1 (de) | Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung | |
| DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
| DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
| DE10134500B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
| DE19925657A1 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
| DE102019203224A1 (de) | Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen | |
| DE10109564A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
| DE102005042732A1 (de) | Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren | |
| DE19620185A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
| DE19829864A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
| DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
| DE19522370C2 (de) | Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen | |
| DE19739755A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
| WO2005071737A1 (de) | Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren | |
| DE60037558T2 (de) | Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator | |
| DE19734837A1 (de) | Verfahren zur Herstellung eines selbstausrichtenden Silicids | |
| DE4200284C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140101 |