DE102005042732A1 - Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren - Google Patents

Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren Download PDF

Info

Publication number
DE102005042732A1
DE102005042732A1 DE102005042732A DE102005042732A DE102005042732A1 DE 102005042732 A1 DE102005042732 A1 DE 102005042732A1 DE 102005042732 A DE102005042732 A DE 102005042732A DE 102005042732 A DE102005042732 A DE 102005042732A DE 102005042732 A1 DE102005042732 A1 DE 102005042732A1
Authority
DE
Germany
Prior art keywords
layer
etch stop
etching
metal oxide
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005042732A
Other languages
English (en)
Inventor
Young-Sub Pyeongtaek You
Jae-Young Yongin Park
Hyeon-Deok Lee
Ki-Vin Suwon Im
Won-Sik Seoul/Soul Shin
Yong-Woo Yongin Hyung
Hun-Hyeoung Yongin Leam
Won-Jun Jang
Seok-Woo Yongin Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040082048A external-priority patent/KR100655774B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005042732A1 publication Critical patent/DE102005042732A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Ätzstoppschicht (115), insbesondere einer Ätzstoppschicht, die gegenüber Nassätzen im Wesentlichen beständig ist, auf ein dieses verwendendes Verfahren zur Herstellung eines Halbleiterbauelements und auf ein damit herstellbares Halbleiterbauelement. DOLLAR A Erfindungsgemäß umfasst die Bildung der Ätzstoppschicht das Aufbringen eines Metalloxidmaterials auf einer darunter liegenden Struktur (100, 105, 110) und ein Tempern des aufgebrachten Metalloxidmaterials. DOLLAR A Verwendung in der Halbleiterbauelementtechnik.

Description

  • Die Erfindung bezieht sich auf eine Ätzstoppstruktur sowie ein Halbleiterbauelement und zugehörige Herstellungsverfahren.
  • Die Verwendung von Ätzstoppschichten bei der Herstellung von Halbleiterbauelementen ist auf dem Fachgebiet allgemein bekannt. Zusätzlich zur Signalisierung des Endpunkts für einen Ätzprozess, der zur Entfernung einer oder mehrerer darüberliegender Schichten verwendet wird, wirkt die Ätzstoppschicht als Schutz jeglicher darunterliegender Schichten während des Ätzprozesses. Ein Problem bei der herkömmlichen Verwendung von Ätzstoppschichten tritt jedoch auf, wenn eine Kante der Ätzstoppschicht während des Nassätzens einer über der Ätzstoppschicht ausgebildeten Schicht an eine leitfähige Schicht angrenzt. In diesem Fall kann das in dem Nassätzprozess verwendete Ätzmittel eventuell zwischen die Ätzstoppschicht und die leitfähige Schicht eindringen und eine Schädigung an der oder den Schichten verursachen, die unter der Ätzstoppschicht liegen. Ein Beispiel dieses Problems ist nachstehend im Zusammenhang mit der Herstellung eines zylindrischen Speicherzellenkondensators dargestellt.
  • Die 1A bis 1F sind schematische Querschnittansichten zur Erläuterung eines herkömmlichen Verfahrens zur Herstellung einer Speicherzelle, bei der die untere Elektrode eines Kondensators derselben eine zylindrische Struktur aufweist. Gemäß 1A wird zunächst eine Mehrzahl von nicht gezeigten Störstellenbereichen in der Oberfläche eines Halbleitersubstrats 5 ausgebildet. Ein Zwischenschichtdielektrikum (ILD) 10 wird dann über dem Substrat 5 gebildet und Kontaktstellenöffnungen 15 werden selektiv in das ILD 10 geätzt, um die jeweiligen Störstellenbereiche freizulegen. Die Kontaktöffnungen 15 werden dann mit jeweiligen Kontaktstiften 20 gefüllt. Dann werden eine erste Ätzstoppschicht 25, eine Trägerisolatorschicht 30, eine zweite Ätzstoppschicht 35, eine Gießschicht 40 und ein Antireflexfilm 45 aufeinanderfolgend über dem ILD 10 gebildet, wie gezeigt. Die erste und die zweite Ätzstoppschicht 25 und 35 werden typischerweise aus Siliciumnitrid (Si3N4) gebildet.
  • Dann wird, wie in 1B dargestellt, eine Photoresistfilmstruktur 50 über dem Antireflexfilm 45 gebildet, und danach werden der Antireflexfilm 45, die Gießschicht 40, die zweite Ätzstoppschicht 35, die Trägerisolatorschicht 30 und die erste Ätzstoppschicht 25 sämtlich geätzt, um Knotenöffnungen 55 zu definieren, welche die jeweiligen Kontaktstellen 20 freilegen. Hierbei beinhaltet der Ätzprozess typischerweise sowohl Trockenätz- als auch Nassätzvorgänge. In diesem Fall werden, bezugnehmend auf 1C, möglicherweise Seitenwandbereiche der Gießschicht 40 und der Trägerisolatorschicht 30 erodiert, was zu Vorsprüngen der freigelegten Kanten der ersten und der zweiten Ätzstoppschicht 25 und 35 führt. In ähnlicher Weise wird eventuell ein Oberseitenbereich des ILD 10 durch das Nassätzen entfernt, was zu einem Vorsprung des oberen Endes des Kontaktstifts 20 aus der Oberfläche des ILD 10 führt.
  • Weiter wird gemäß 1C ein Speicherknoten 60 konform auf Seitenwänden und der Bodenfläche der Knotenöffnungen 55 gebildet. Der Speicherknoten 60 wird typischerweise aus Titannitrid (TiN) gebildet. Dann wird auf der resultierenden Struktur eine Opferschicht 65 gebildet, um die Knotenöffnung 55 zu füllen.
  • Dann werden, wie in 1D dargestellt, die Opferschicht 65 und der Speicherknoten 60 planarisiert, typischerweise durch CMP, um den Oberseitenbereich der Gießschicht 40 freizulegen. In 1D ist die planarisierte Opferschicht mit dem Bezugszeichen 75 bezeichnet, und der planarisierte Speicherknoten ist mit dem Bezugszeichen 70 bezeichnet.
  • Als nächstes wird gemäß 1E ein Nassätzprozess zur Entfernung der Gießschicht 40 und der Opferschicht 75 ausgeführt. Das Nassätzmittel, das in diesem Prozess verwendet wird, muss eine Ätzselektivität bezüglich des Speicherknotens 70 und der Siliciumnitrid-Ätzstoppschicht 35 aufweisen. Ungünstigerweise werden in der Praxis jedoch die Siliciumnitrid-Ätzstoppschichten 35 und 25 durch das zur Entfernung der Gieß- und der Opferschicht 40, 75 verwendete Nassätzmittel leicht erodiert. Als ein Ergebnis tendiert das Nassätzmittel unter Bezugnahme auf die Bezugszeichen A1 und A2 von 1E dazu, zwischen den Speicherknoten 70 und die Ätztoppschichten 35 und 25 einzudringen, wodurch die darunterliegende isolierende Schicht 30, d.h. die Trägerisolatorschicht, beziehungsweise das ILD 10, geschädigt werden kann.
  • Gemäß 1F wird die Speicherzelle durch konformes Aufbringen einer dielektrischen Schicht 80 auf die freigelegte Oberfläche des Speicherknotens 70 und durch anschließendes Bilden einer Plattenknotenschicht 85 auf der resultierenden Struktur vervollständigt, wie gezeigt. Damit ist ein kapazitives Element 90 der Speicherzelle durch den Speicherknoten 70, die dielektrische Schicht 80 und die Plattenknotenschicht 85 gebildet.
  • Wie vorstehend beschrieben, kann die Verwendung von herkömmlichen Ätzstoppschichten zu Herstellungsproblemen führen, zum Beispiel wenn eine Kante einer Ätzstoppschicht während des Nassätzens einer über der Ätzstoppschicht gebildeten Schicht an eine leitfähige Schicht angrenzt. Im Fall der Herstellung einer zylindrischen Kondensatorelektrode kann das Nassätzmittel während der Entfernung von Gieß- und Opferschicht zwischen die Ätzstoppschicht und einen Speicherknoten eindringen, wodurch eine Schädigung an der Schicht oder den Schichten verursacht werden kann, die unter der Ätzstoppschicht liegen.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Ätzstoppstruktur und eines Halbleiterbauelements der eingangs genannten Art sowie von zugehörigen Herstellungsverfahren zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Bildung einer Ätzstoppschicht mit den Merkmalen des Anspruchs 1, eines Verfahrens zur Herstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 12 sowie eines Halbleiterbauelements mit den Merkmalen des Anspruchs 26.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1A bis 1F schematische Querschnittansichten zur Erläuterung eines herkömmlichen Verfahrens zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode,
  • 2 eine Tabelle zur Erläuterung des Effekts auf die Ätzrate, wenn eine Ätzstoppschicht gemäß der Erfindung einer Wärmebehandlung ausgesetzt wird,
  • 3A bis 3D schematische Querschnittansichten zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 4A bis 4C schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 5A und 5B schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 6A bis 6E schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 7A und 7B schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 8A und 8B schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der Erfindung,
  • 9A bis 9J schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß der Erfindung,
  • 10A bis 10F schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß der Erfindung und
  • 11A bis 11D schematische Querschnittansichten zur Erläuterung eines weiteren Verfahrens zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß der Erfindung.
  • Die Erfindung ist wenigstens teilweise durch eine Ätzstoppschicht charakterisiert, die gegenüber Nassätzen beständig ist und wenigstens eine Schicht beinhaltet, die ein getempertes Metalloxidmaterial enthält. Wie zuvor erörtert, werden herkömmliche Ätzstoppschichten typischerweise aus Siliciumnitrid gebildet. Um die gewünschte Ätzselektivität zu erhalten, d.h. die Ätzrate des Siliciumnitrids zu verringern, ist es notwendig, das Siliciumnitridmaterial einer Temperung bei hoher Temperatur zu unterwerfen, typischerweise bei einer Temperatur von etwa 750°C. Derartige Temperaturen tendieren dazu, die thermische Belastung während der Herstellung stark zu strapazieren. Des Weiteren ist trotz der Temperung bei hoher Temperatur die Ätzrate des Siliciumnitrids eventuell nicht ausreichend, um eine Ätzstopperosion und ein Eindringen von Nassätzmittel in darunterliegende Schichten zu verhindern.
  • Bestimmte Aspekte der Erfindung stammen aus der Entdeckung, dass Niedertemperaturtemperungen von Metalloxidmaterialien hohe Ätzselektivitäten erreichen können, die vergleichbar mit jenen von bei hoher Temperatur getempertem Siliciumnitrid oder besser als diese sind. In dieser Hinsicht wird auf die in 2 dargestellte Tabelle Bezug genom men. Wie gezeigt, wurden Ätzraten von nicht getempertem Hafniumoxid (HfO2) und Aluminiumoxid (Al2O3) unter Verwendung von drei verschiedenen Nassätzmitteln gemessen, nämlich im Verhältnis 200:1 verdünnte Flusssäure (HF), Standardreiniger 1 (SC1: Ammoniumhydroxid (NH4OH), Wasserstoffperoxid (H2O2) und Wasser) und Schwefelsäure (H2SO4). Die Ätzzeit für HF und SC1 betrug dreißig Minuten, während die Ätzzeit für Schwefelsäure zehn Minuten betrug. Bei Fehlen der thermischen Temperung lagen die Ätzraten im Bereich von 10,339nm/min für Schwefelsäure bis 0,107nm/min für SC1. Der Rest der Tabelle von 2 zeigt die Ätzraten von Hafniumoxid- und Aluminiumoxidschichten, die Temperaturen einer Temperung im Bereich von 200°C bis 900°C unterworfen wurden. Wiederum betrug die Ätzzeit für HF und SC1 dreißig Minuten, während die Ätzzeit für Schwefelsäure zehn Minuten betrug. Wie gezeigt, resultierte die Temperung in extrem niedrigen Ätzraten, die mit 0,000nm/min gemessen wurden. Demgemäß können selbst bei Temperaturen bis herunter zu 200°C äußerst günstige Nassätzstoppcharakteristika erzielt werden.
  • Es ist außerdem anzumerken, dass die angewendete Tempertemperatur teilweise von der Temperzeit abhängig ist. Die Temperzeit für ein Metalloxidmaterial kann jedoch im Vergleich zu jener, die für Siliciumnitrid verwendet wird, wesentlich reduziert werden. Um eine Ätzstoppschicht zu bilden, wird Siliciumnitrid zum Beispiel typischerweise während etwa einer Stunde bei etwa 750°C getempert. Im Gegensatz dazu brauchen Metalloxidschichten, wie Hafniumoxid- und Aluminiumoxidschichten, lediglich während etwa 1 Minute bei etwa 500°C getempert zu werden, um günstige Nassätzstoppcharakteristika zu erzielen.
  • Die Erfindung wird nunmehr anhand vorteilhafter Ausführungsformen näher erläutert. Es ist zu erwähnen, dass die Zeichnungen nicht notwendigerweise maßstäblich sind und dass relative Dicken und Breiten von Komponenten zwecks Klarheit der Beschreibung übertrieben dargestellt sein können.
  • Die 3A bis 3D veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung.
  • Gemäß 3A wird ein Halbleitersubstrat 100 bereitgestellt, das einen oder mehrere nicht gezeigte Störstellenbereiche in seiner Oberfläche beinhaltet. Eine Zwischendielektrikumschicht (ILD-Schicht) 110 wird über dem Substrat 100 gebildet und dann durch eine nicht gezeigte strukturierte Maskenschicht hindurch selektiv geätzt, um eine Kontaktöffnung zu definieren, die einen der Störstellenbereiche des Substrats 100 freilegt. Die Kontaktöffnung wird dann mit einer ersten leitfähigen Struktur 105 gefüllt. Dies kann zum Beispiel durch Aufbringen einer leitfähigen Materialschicht über der gesamten Struktur und anschließendes Planarisieren der Schicht bis zum Freilegen einer Oberseite der ILD-Schicht 110 realisiert werden.
  • Als nächstes werden gemäß 3B sequentiell eine Ätzstoppschicht 115 und eine zweite ILD-Schicht 120 über der ersten ILD-Schicht 110 und der ersten leitfähigen Schicht 105 gebildet. Dann wird eine nicht gezeigte, strukturierte Maskenschicht gebildet, und die resultierende Struktur wird einem Nassätzprozess unterworfen, um so einen Teil der Ätzstoppschicht 115 selektiv freizulegen. Dann wird der freigelegte Teil der Ätzstoppschicht 115 durch einen Trockenätzprozess entfernt. Als Ergebnis wird eine Kontaktöffnung 125 in der zweiten ILD-Schicht 120 und der Ätzstoppschicht 115 definiert. Wie in 3B gezeigt, ist die Kontaktöffnung 125 über der ersten leitfähigen Struktur 105 justiert.
  • Die Ätzstoppschicht 115 wird durch Aufbringen und Tempern eines Metalloxidmaterials gebildet. Sie kann zum Beispiel durch atomare Schichtdeposition (ALD) aufgebracht werden. Das Metalloxidmaterial kann zum Beispiel Hafnium und/oder Aluminium beinhalten. Im Fall von Hafnium kann das Metalloxidmaterial zum Beispiel Hafniumoxid (HfO2) sein. Im Fall von Aluminium kann das Metalloxidmaterial zum Beispiel Aluminiumoxid (Al2O3) sein. Lediglich als nicht beschränkende Beispiele kann eine Hafniumoxidschicht bei etwa 510°C während etwa 1 Minute getempert werden, und ein Aluminiumoxidmaterial kann bei etwa 500°C während etwa 1 Minute getempert werden.
  • Wie zuvor erläutert, verringert das Tempern der Metalloxid-Ätzstoppschicht 115 die Ätzrate der Ätzstoppschicht 115 während eines Nassätzvorgangs der zweiten ILD-Schicht 120 wesentlich. Somit wird die Erosion der Ätzstoppschicht 115 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel zwischen die erste leitfähige Struktur 105 und das erste ILD 110 eindringt. Das Ergebnis ist eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Das Tempern der Metalloxid-Ätzstoppschicht 115 kann entweder vor oder nach der Bildung der zweiten ILD-Schicht 120 stattfinden. Außerdem kann die Ätzstoppschicht 115 direkt auf der ersten ILD-Schicht 110 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die Ätzstoppschicht 115 und die erste ILD-Schicht 110 zwischengefügt werden. In gleicher Weise kann die zweite ILD-Schicht 120 direkt auf der Ätzstoppschicht 115 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die zweite ILD-Schicht 120 und die Ätzstoppschicht 115 zwischengefügt werden.
  • Gemäß 3C wird eine zweite leitfähige Schicht 130 über der in 3B dargestellten Struktur aufgebracht. Wie gezeigt, füllt die zweite leitfähige Schicht 130 die Kontaktöffnung 125 und kontaktiert elektrisch die erste leitfähige Struktur 105.
  • Schließlich wird die zweite leitfähige Schicht 130 planarisiert, zum Beispiel durch einen chemisch-mechanischen Poliervorgang (CMP), um eine Oberseite der zweiten ILD-Schicht 120 freizulegen. Als Ergebnis wird eine zweite leitfähige Struktur 135 innerhalb der zweiten ILD-Schicht 120 und in elektrischem Kontakt zu der ersten leitfähigen Struktur 105 definiert.
  • Die 4A bis 4C veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung.
  • Gemäß 4A wird ein Halbleitersubstrat 200 bereitgestellt, das einen oder mehrere, nicht gezeigte Störstellenbereiche in seiner Oberfläche beinhaltet. Eine Zwischendielektrikumschicht (ILD-Schicht) 210 wird über dem Substrat 200 gebildet, und dann wird die erste ILD-Schicht 210 durch eine nicht gezeigte, strukturierte Maskenschicht selektiv geätzt, um eine Kontaktöffnung zu definieren, die einen der Störstellenbereiche des Substrats 200 freilegt. Die Kontaktöffnung wird dann mit einer ersten leitfähigen Struktur 205 gefüllt. Dies kann zum Beispiel durch Aufbringen einer leitfähigen Materialschicht über der gesamten Struktur und anschließendes Planarisieren der Schicht bis zur Freilegung einer Oberseite der ersten ILD-Schicht 210 realisiert werden.
  • Dann wird ein Mehrschicht-Ätzstopp 215 über der ersten ILD-Schicht 210 und der ersten leitfähigen Struktur 205 gebildet, wodurch die in 4A dargestellte Struktur erzielt wird. In diesem Beispiel beinhaltet der Mehrschicht-Ätzstopp 215 eine erste und eine zweite Ätzstoppschicht 240 und 245.
  • Entweder eine der ersten und der zweiten Ätzstoppschicht 240 und 245 oder beide wird/werden durch Aufbringen und Tempern eines Metalloxidmaterials gebildet. In dem Fall, in dem beide Ätzstoppschichten 240 und 245 aus getempertem Metalloxid gebildet werden, können verschiedene Metalloxidmaterialien für die Schichten benutzt werden. Das Metalloxidmaterial oder die Metalloxidmaterialien können zum Beispiel Hafnium und/oder Aluminium beinhalten. Im Fall von Hafnium kann das Metalloxidmaterial zum Beispiel Hafniumoxid (HfO2) sein. Im Fall von Aluminium kann das Metalloxidmaterial zum Beispiel Aluminiumoxid (Al2O3) sein. Lediglich als ein nicht beschränkendes Beispiel können die Hafniumoxid- und/oder die Aluminiumoxidschicht bei etwa 500°C bis 510°C während etwa 1 Minute getempert werden.
  • Alternativ kann eine der beiden Ätzstoppschichten 240 und 245 aus einem getempertem Metalloxid und die andere aus einem Nicht-Metalloxid-Material gebildet werden, beispielsweise Siliciumnitrid.
  • In einem spezifischen Beispiel besteht die erste Ätzstoppschicht 240 aus getempertem Hafniumoxid (HfO2) oder getempertem Aluminiumoxid (Al2O3), und die zweite Ätzstoppschicht 245 besteht aus dem anderen dieser beiden Materialien. In einem weiteren spezifischen Beispiel besteht die erste Ätzstoppschicht 240 aus Siliciumnitrid und die zweite Ätzstoppschicht 245 aus getempertem Hafniumoxid (HfO2) oder getempertem Aluminiumoxid (Al2O3). Die Metalloxid-Ätzstoppschichten 240 und/oder 245 können zum Beispiel durch atomare Schichtdeposition (ALD) aufgebracht werden.
  • Gemäß 4B wird eine zweite ILD-Schicht 120 über dem Mehrschicht-Ätzstopp 215 gebildet. Dann wird eine nicht gezeigte, strukturierte Maskenschicht gebildet, und die resultierende Struktur wird einem Nassätzprozess unterworfen, um so einen Teil des Mehrschicht-Ätzstopps 215 selektiv freizulegen. Dann wird der freigelegte Teil des Mehrschicht-Ätzstopps 215 durch einen Trockenätzprozess entfernt. Als Ergebnis wird eine Kontaktöffnung 225 in dem zweiten ILD 220 und dem Mehr schicht-Ätzstopp 215 definiert. Wie gezeigt, ist die Kontaktöffnung 225 über der ersten leitfähigen Struktur 205 justiert.
  • Das Tempern der einen oder mehreren Metalloxid-Ätzstoppschichten 240 und/oder 245 kann entweder vor oder nach der Bildung der zweiten ILD-Schicht 220 stattfinden. Außerdem kann die erste Ätzstoppschicht 240 direkt auf der ersten ILD-Schicht 210 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die erste Ätzstoppschicht 240 und die erste ILD-Schicht 210 zwischengefügt werden. In gleicher Weise kann die zweite ILD-Schicht 220 direkt auf der zweiten Ätzstoppschicht 245 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die zweite ILD-Schicht 220 und die zweite Ätzstoppschicht 245 zwischengefügt werden. Schließlich kann die zweite Ätzstoppschicht 245 direkt auf der ersten Ätzstoppschicht 240 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die zweite Ätzstoppschicht 245 und die erste Ätzstoppschicht 240 zwischengefügt werden.
  • Gemäß 4C wird eine zweite leitfähige Struktur 235 in der Kontaktöffnung 225 gebildet, siehe 3B. Dies kann in der gleichen Weise ausgeführt werden, wie vorstehend in Verbindung mit den 3C und 3D beschrieben. Wie in 4C gezeigt, wird die zweite leitfähige Struktur 235 innerhalb der zweiten ILD-Schicht 220 und in elektrischem Kontakt mit der ersten leitfähigen Struktur 205 definiert.
  • Wie zuvor erläutert, zeigen die eine oder mehreren getemperten Metalloxid-Ätzstoppschichten 240 und/oder 245 eine niedrige Nassätzrate. Derart wird die Erosion der Ätzstoppschichten 240 und/oder 245 während des Nassätzens des zweiten ILD 220 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Ätzmittel zwischen die erste leitfähige Struktur 205 und die erste ILD-Schicht 210 eindringt. Das Ergebnis ist eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 5A und 5B veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung. Diese Ausführungsform ist im Wesentlichen die gleiche wie die vorherige Ausführungsformen, mit Ausnahme der Struktur der Ätzstoppschicht. Demgemäß stellt 5A eine Stapelstruktur dar, bei der eine erste leitfähige Struktur 305 und eine erste ILD-Schicht 310 über einem Substrat 300 ausgebildet sind und bei der ein Mehrschicht-Ätzstopp 315 und eine zweite ILD 320 sequentiell über der ersten leitfähigen Struktur 305 und der ersten ILD 310 gestapelt sind.
  • Der Mehrschicht-Ätzstopp 315 dieser Ausführungsform beinhaltet eine Oxidschicht 345, die als Puffer zwischen eine erste und eine zweite Ätzstoppschicht 340 und 350 zwischengefügt ist. Entweder eine der beiden Ätzstoppschichten 340 und 350 oder beide wird/werden durch Aufbringen und Tempern eines Metalloxidmaterials gebildet. In dem Fall, in dem beide Ätzstoppschichten 340 und 350 aus einem getemperten Metalloxid gebildet werden, können verschiedene Metalloxidmaterialen für die Schichten verwendet werden. Das Metalloxidmaterial oder die Metalloxidmaterialien können zum Beispiel Hafnium und/oder Aluminium beinhalten. Im Fall von Hafnium kann das Metalloxidmaterial zum Beispiel Hafniumoxid (HfO2) sein. Im Fall von Aluminium kann das Metalloxidmaterial zum Beispiel Aluminiumoxid (Al2O3) sein. Lediglich als ein nicht beschränkendes Beispiel können die Hafniumoxid- und/oder Aluminiumoxidschicht bei etwa 500°C bis 510°C während etwa 1 Minute getempert werden.
  • Alternativ kann eine der beiden Ätzstoppschichten 340 und 350 aus einem getemperten Metalloxid gebildet werden, während die andere aus einem Nicht-Metalloxid-Material gebildet werden kann, beispielsweise aus Siliciumnitrid.
  • In einem spezifischen Beispiel der vorliegenden Ausführungsform ist die eine der beiden Ätzstoppschichten 340, 350 getempertes Hafniumoxid (HfO2), und die andere ist getempertes Aluminiumoxid (Al2O3). In einem weiteren spezifischen Beispiel der vorliegenden Ausführungsform ist die erste Ätzstoppschicht 340 Siliciumnitrid, und die zweite Ätzstoppschicht 350 ist getempertes Hafniumoxid (HfO2) oder getempertes Aluminiumoxid (Al2O3).
  • Die Metalloxid-Ätzstoppschichten 340 und/oder 350 können zum Beispiel durch atomare Schichtdeposition (ALD) aufgebracht werden.
  • Eine nicht gezeigte, strukturierte Maskenschicht wird auf dem zweiten ILD 320 gebildet, und die resultierende Struktur wird einem Nassätzprozess unterworfen, um so einen Teil des Mehrschicht-Ätzstopps 310 selektiv freizulegen. Dann wird der freigelegte Teil des Mehrschicht-Ätzstopps 315 durch einen Trockenätzprozess entfernt. Als Ergebnis wird eine Kontaktöffnung in dem zweiten ILD 320 und dem Mehrschicht-Ätzstopp 315 definiert, und dann wird eine zweite leitfähige Struktur 335 in der Kontaktöffnung gebildet. Dies kann in der gleichen Weise ausgeführt werden, wie vorstehend in Verbindung mit den 3C und 3D beschrieben. Wie in 5B gezeigt, wird die zweite leitfähige Struktur 335 innerhalb der zweiten ILD-Schicht 320 und in elektrischem Kontakt zu der ersten leitfähigen Struktur 305 definiert.
  • Das Tempern der Metalloxid-Ätzstoppschicht 340 und/oder 350 kann entweder vor oder nach der Bildung der zweiten ILD-Schicht 320 stattfinden. Außerdem kann die erste Ätzstoppschicht 340 direkt auf der ersten ILD-Schicht 310 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die erste Ätzstoppschicht 340 und die erste ILD-Schicht 310 zwischengefügt werden. In ähnlicher Weise kann die zweite ILD-Schicht 320 direkt auf der zweiten Ätzstoppschicht 350 gebildet werden, oder es können stattdessen eine oder mehrere Schichten zwischen die zweite ILD-Schicht 320 und die zweite Ätzstoppschicht 350 zwischengefügt werden. Schließlich können zusätzliche Schichten außer der Oxidschicht 345 zwischen die erste und die zweite Ätzstoppschicht 340 und 350 zwischengefügt werden.
  • Wie zuvor erläutert, weist die getemperte Metalloxid-Ätzstoppschicht 340 und/oder 350 eine niedrige Nassätzrate auf. Dadurch wird eine Erosion der Ätzstoppschicht 340 und/oder 350 während des Nassätzens der zweiten ILD-Schicht 320 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel zwischen die erste leitfähige Struktur 305 und die erste ILD-Schicht 310 eindringt. Das Ergebnis ist eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 6A bis 6E veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung.
  • Zu Anfang wird eine Struktur präpariert, wie in 6A dargestellt. Wie gezeigt, beinhaltet ein Halbleitersubstrat 400 einen Störstellenbereich 405 in der Oberfläche desselben. Auf der Oberfläche des Substrats 400 werden an entgegengesetzten Enden des Störstellenbereichs 405 Gatestrukturen 435 gebildet. Jede der Gatestrukturen 435 wird aus einem Gateoxid 415, einer Gateelektrode 420, einer Nitridschicht 425 und isolierenden Seitenwänden 430 gebildet. Außerdem wird, wie gezeigt, eine erste ILD-Schicht 410 gebildet, deren Oberseite koinzident mit den Oberseiten der Gatestrukturen 435 fluchtet.
  • Als nächstes wird, wie in 6B gezeigt, eine selbstjustierte Kontaktöffnung zwischen den Gatestrukturen 435 gebildet und dann mit einer ersten leitfähigen Kontaktstelle 440 gefüllt. Die erste leitfähige Kontaktstelle 440 kontaktiert elektrisch den Störstellenbereich 405.
  • Dann werden, wie in 6C gezeigt, eine zweite ILD-Schicht 445, eine Ätzstoppschicht 450 und eine dritte ILD-Schicht 455 sequentiell über der Struktur von 6B gebildet.
  • Die Ätzstoppschicht 450 dieser Ausführungsform ist eine getemperte Metalloxidschicht und ist die gleiche wie die Ätzstoppschicht 115 der zuvor in Verbindung mit den 3A bis 3D beschriebenen Ausführungsform, worauf Bezug genommen werden kann. So ist die gesamte Erörterung bezüglich der Metalloxid-Ätzstoppschicht 115 der vorigen Ausführungsform auf die Ätzstoppschicht 450 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit zwischenliegender Schichten und so weiter.
  • Gemäß 6C wird dann eine nicht gezeigte Maskenstruktur auf der dritten ILD-Schicht 455 gebildet, und dann wird ein Nassätzprozess ausgeführt, um eine Kontaktöffnung 460 selektiv zu bilden, die einen Teil der Ätzstoppschicht 450 freilegt.
  • Bezugnehmend auf 6D wird dann ein Trockenätzprozess ausgeführt, um den freigelegten Teil der Ätzstoppschicht 450 zu entfernen und den darunterliegenden Teil der zweiten ILD-Schicht 445 zu entfernen. Auf diese Weise wird eine Kontaktöffnung 465 definiert, welche die Oberseite der ersten leitfähigen Kontaktstelle 440 freilegt.
  • Schließlich wird die Kontaktöffnung 465 mit einer zweiten leitfähigen Kontaktstelle 470 gefüllt, welche die erste leitfähige Kontaktstelle 440 elektrisch kontaktiert, wie in 6E gezeigt. Dies kann durch Bedecken der Struktur von 6D mit einer leitfähigen Schicht, welche die Kontaktöffnung 465 füllt, und anschließendes Planarisieren der leitfähigen Schicht bis zum Freilegen der Oberseite der dritten ILD-Schicht 455 erreicht werden.
  • Die getemperte Metalloxid-Ätzstoppschicht 450 weist eine geringe Nassätzrate auf. Dadurch wird die Erosion der Ätzstoppschicht 450 während des Nassätzens der dritten ILD-Schicht 455 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel in die zweite ILD-Schicht 445 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei den vorigen Ausführungsformen ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 7A und 7B veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung.
  • Anfänglich wird eine Struktur präpariert, wie in 7A dargestellt. Diese Struktur ist jener ähnlich, die in der zuvor beschriebenen 6C dargestellt ist. Das heißt, ein Halbleitersubstrat 500 beinhaltet einen Störstellenbereich 505 in der Oberfläche desselben. Auf der Oberfläche des Substrats 500 werden an entgegengesetzten Seiten des Störstellenbereichs 505 Gatestrukturen 535 ausgebildet. Jede der Gatestrukturen 535 wird aus einem Gateoxid 515, einer Gateelektrode 520, einer Nitridschicht 525 und isolierenden Seitenwänden 530 gebildet. Außerdem wird eine erste ILD-Schicht 510 gebildet, wobei ihre Oberseite mit den Oberseiten der Gatestrukturen 535 fluchtet. Zwischen den Gatestrukturen 535 wird eine selbstjustierte Kontaktöffnung gebildet und dann mit einer ersten leitfähigen Kontaktstelle 540 gefüllt. Die erste leitfähige Kontaktstelle 540 kontaktiert elektrisch den Störstellenbereich 505. Eine zweite ILD-Schicht 545, ein Mehrschicht-Ätzstopp 550 und eine dritte ILD-Schicht 555 werden sequentiell über der ersten ILD-Schicht 510 und der ersten leitfähigen Kontaktstelle 540 gebildet. Eine nicht gezeigte Maskenstruktur wird auf der dritten ILD-Schicht 555 gebildet, und dann wird ein Nassätzprozess ausgeführt, um selektiv eine Kontaktöffnung 560 zu bilden, die einen Teil des Mehrschicht-Ätzstopps 550 freilegt.
  • Der Mehrschicht-Ätzstopp 550 dieser Ausführungsform beinhaltet eine erste und eine zweite Ätzstoppschicht 580 und 585, wobei wenigstens eine hiervon eine getemperte Metalloxidschicht ist, und kann der gleiche wie der Mehrschicht-Ätzstopp 215 der zuvor in Verbindung mit den 4A bis 4C beschriebenen Ausführungsform sein, worauf Bezug genommen werden kann. Die gesamte Erörterung bezüglich des Mehrschicht-Ätzstopps 215 der vorigen Ausführungsform ist auf den Mehrschicht-Ätzstopp 550 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit zwischenliegender Schichten und so weiter.
  • Gemäß 7B wird ein Trockenätzprozess ausgeführt, um den freigelegten Teil des Mehrschicht-Ätzstopps 550 zu entfernen und den darunterliegenden Teil der zweiten ILD-Schicht 545. Auf diese Weise wird eine Kontaktöffnung definiert, welche die Oberseite der ersten leitfähigen Kontaktstelle 540 freilegt. Die Kontaktöffnung wird dann mit einer zweiten leitfähigen Kontaktstelle 570 gefüllt, welche die erste leitfähige Kontaktstelle 540 elektrisch kontaktiert. Dies kann durch Bedecken der Struktur mit einer leitfähigen Schicht, welche die Kontaktöffnung füllt, und anschließendes Planarisieren der leitfähigen Schicht bis zum Freilegen der Oberseite der dritten ILD-Schicht 555 erreicht werden.
  • Die getemperte Metalloxid-Ätzstoppschicht 580 und/oder 585 weist eine geringe Nassätzrate auf. Dadurch wird die Erosion des Mehrschicht-Ätzstopps 550 während des Nassätzens der dritten ILD-Schicht 555 re duziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel in die zweite ILD-Schicht 545 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei vorherigen Ausführungsformen ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 8A und 8B veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung.
  • Anfänglich wird eine Struktur präpariert, wie sie in 8A dargestellt ist. Diese Struktur ist jenen ähnlich, die in den zuvor beschriebenen 6C und 7A dargestellt sind. Wie gezeigt, beinhaltet ein Halbleitersubstrat 600 einen Störstellenbereich 605 in der Oberfläche desselben. Auf der Oberfläche des Substrats 600 werden an entgegengesetzten Seiten des Störstellenbereichs 605 Gatestrukturen 635 gebildet. Jede der Gatestrukturen 635 wird aus einem Gateoxid 615, einer Gateelektrode 620, einer Nitridschicht 625 und isolierenden Seitenwänden 630 gebildet. Außerdem wird eine erste ILD-Schicht 610 gebildet, wobei deren Oberseite mit den Oberseiten der Gatestrukturen 635 fluchtet. Zwischen den Gatestrukturen 635 wird eine selbstjustierte Kontaktöffnung gebildet und dann mit einer ersten leitfähigen Kontaktstelle 640 gefüllt. Die erste leitfähige Kontaktstelle kontaktiert elektrisch den Störstellenbereich 605. Eine zweite ILD-Schicht 645, ein Mehrschicht-Ätzstopp 650 und eine dritte ILD-Schicht 655 werden sequentiell über der ersten ILD-Schicht 610 und der ersten leitfähigen Kontaktstelle 640 gebildet. Eine nicht gezeigte Maskenstruktur wird auf der dritten ILD-Schicht 655 gebildet, und dann wird ein Nassätzprozess ausgeführt, um selektiv eine Kontaktöffnung 660 zu bilden, die einen Teil des Mehrschicht-Ätzstopps 650 freilegt.
  • Der Mehrschicht-Ätzstopp 650 dieser Ausführungsform beinhaltet eine erste und eine zweite Ätzstoppschicht 680 und 690, wobei wenigstens eine hiervon eine getemperte Metalloxidschicht ist, sowie eine Zwischenoxidschicht 685. Mit anderen Worten ist der Mehrschicht-Ätzstopp 650 der gleiche wie der Mehrschicht-Ätzstopp 315 der zuvor in Verbindung mit den 5A und 5B beschriebenen Ausführungsform, worauf Bezug genommen werden kann. Die gesamte Erörterung bezüglich des Mehrschicht-Ätzstopps 315 der vorigen Ausführungsform ist auf den Mehrschicht-Ätzstopp 650 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit zwischenliegender Schichten und so weiter.
  • Gemäß 8B wird ein Trockenätzprozess ausgeführt, um den freigelegten Teil des Mehrschicht-Ätzstopps 650 zu entfernen und den darunterliegenden Teil der zweiten ILD-Schicht 645 zu entfernen. Auf diese Weise wird eine Kontaktöffnung definiert, welche die Oberseite der ersten leitfähigen Kontaktstelle 640 freilegt. Die Kontaktöffnung wird dann mit einer zweiten leitfähigen Kontaktstelle 670 gefüllt, welche die erste leitfähige Kontaktstelle 640 elektrisch kontaktiert. Dies kann durch Bedecken der Struktur mit einer leitfähigen Schicht, welche die Kontaktöffnung füllt, und anschließendes Planarisieren der leitfähigen Schicht bis zum Freilegen der Oberseite der dritten ILD-Schicht 655 erreicht werden.
  • Die getemperte Metalloxid-Ätzstoppschicht 680 und/oder 690 weist eine geringe Nassätzrate auf. Dadurch wird die Erosion des Mehrschicht-Ätzstopps 650 während des Nassätzens der dritten ILD-Schicht 655 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel in die zweite ILD-Schicht 645 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei vorherigen Ausführungsfor men ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 9A bis 9J veranschaulichen ein Verfahren zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß einer weiteren Ausführungsform der Erfindung.
  • Zuerst wird gemäß 9A eine Struktur bereitgestellt, bei der eine Mehrzahl von Gatestrukturen 730, in diesem Beispiel vier, über einem Halbleitersubstrat 700 mit einem aktiven Bereich gebildet wird, der zwischen Isolationsbereichen 705 definiert ist. Jede der Gatestrukturen 730 beinhaltet eine Gateisolationsschicht 710, eine Gateelektrode 715, eine Nitridschicht 720 und isolierende Seitenwände 725. Zwischen benachbarten Paaren von Gatestrukturen 730 werden Störstellendiffusionsbereiche 735 und 740 gebildet, wie gezeigt.
  • Als nächstes wird, wie in 9B gezeigt, eine erste ILD-Schicht 745 gebildet, deren Oberseite mit den Oberseiten der Gatestrukturen 730 fluchtet. Dann wird zwischen den Gatestrukturen 730 eine Mehrzahl von selbstjustierten Kontaktöffnungen gebildet, in diesem Beispiel drei, und dann mit ersten leitfähigen Kontaktstellen 750 gefüllt. Die ersten leitfähigen Kontaktstellen 750 kontaktieren elektrisch die Störstellenbereiche 735 und 740, wie gezeigt.
  • Dann werden, wie in 9C gezeigt, eine erste Ätzstoppschicht 760 und eine zweite ILD-Schicht 755 sequentiell über der ersten ILD-Schicht 745 und den ersten leitfähigen Kontaktstellen 750 gebildet. In dem Beispiel dieser Ausführungsform wird die erste Ätzstoppschicht 760 aus Siliciumnitrid gebildet. Es ist jedoch auch möglich, andere Ätzstoppschichten einzusetzen, wie jene in den vorherigen Ausführungsformen der Erfindung beschriebenen. Dann wird eine nicht gezeigte strukturierte Maskenschicht über der ersten ILD-Schicht 745 gebildet, und die resultie rende Struktur wird einem Nassätzprozess unterworfen, um so selektiv Teile der Ätzstoppschicht 760 freizulegen. Dann werden die freigelegten Teile der Ätzstoppschicht 760 durch einen Trockenätzprozess entfernt. Als Ergebnis werden Kontaktöffnungen in der zweiten ILD-Schicht 755 und der ersten Ätzstoppschicht 760 definiert. Über der resultierenden Struktur wird eine leitfähige Schicht aufgebracht und dann planarisiert, um eine Oberseite der zweiten ILD-Schicht 755 freizulegen. Als Ergebnis werden zweite leitfähige Kontaktstellen 770 innerhalb der zweiten ILD-Schicht 755 und in elektrischem Kontakt mit den ersten leitfähigen Kontaktstellen 750 definiert.
  • Nunmehr bezugnehmend auf 9D werden eine dritte ILD-Schicht 775 und ein zweiter Mehrschicht-Ätzstopp 795 sequentiell über der Struktur von 9C gebildet. In dem Beispiel dieser Ausführungsform beinhaltet der zweite Ätzstopp 775 eine erste und eine zweite Ätzstoppschicht 780 und 790, wobei wenigstens eine hiervon eine getemperte Metalloxidschicht ist, sowie eine Oxidschicht 785, die zwischen die erste und die zweite Ätzstoppschicht 780 und 790 zwischengefügt ist. Mit anderen Worten ist der Mehrschicht-Ätzstopp 795 der gleiche wie der Mehrschicht-Ätzstopp 315 der zuvor in Verbindung mit den 5A und 5B beschriebenen Ausführungsform, worauf Bezug genommen werden kann. Die gesamte Erörterung bezüglich des Mehrschicht-Ätzstopps 315 der vorherigen Ausführungsform ist auf den Mehrschicht-Ätzstopp 795 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit von zwischenliegenden Schichten und so weiter. Es ist des Weiteren zu erwähnen, dass die Ätzstoppschicht 115 von 3B oder der Mehrschicht-Ätzstopp 215 von 4B anstelle des Mehrschicht-Ätzstopps 795 dieser Ausführungsform verwendet werden können.
  • Als nächstes werden gemäß 9E eine Gießschicht 800 und ein Antireflexfilm 805 sequentiell über dem Mehrschicht-Ätzstopp 795 gebildet.
  • Dann wird über dem Antireflexfilm 805 eine Maskenstruktur gebildet, und die resultierende Struktur wird einem selektiven Nassätzen unterworfen, um Speicherknotenöffnungen 810 zu definieren, die jeweilige Oberflächenteile des Mehrschicht-Ätzstopps 795 freilegen.
  • Gemäß 9F wird ein Trockenätzen durchgeführt, um den freigelegten Teil des Mehrschicht-Ätzstopps 795 und den darunterliegenden Teil der dritten ILD-Schicht 775 zu entfernen, so dass vertiefte Speicherknotenöffnungen 815 entstehen. Man beachte, dass der Ätzprozess Seitenwände der Gießschicht 800, der Oxidschicht 785 und der dritten ILD-Schicht 775 erodieren kann und demgemäß die erste und die zweite Ätzstoppschicht 780 und 790 aus den Seitenwänden in die Speicherknotenöffnungen 815 vorragen können.
  • Bezugnehmend auf 9G wird eine Speicherknotenschicht 820 konform auf den Innenwänden der Speicherknotenöffnungen 815 und auf der Oberseite des Antireflexfilms 805 gebildet.
  • Bezugnehmend auf 9H wird eine Opferschicht 835 auf der Struktur von 9G gebildet, um so die Speicherknotenöffnungen 815 zu füllen. Die resultierende Struktur wird dann planarisiert, um so den Oberseitenbereich der Gießschicht 800 freizulegen. Die Gießschicht 800 wird dann durch einen Nassätzprozess entfernt, um die in 9H dargestellte Struktur zu erhalten.
  • Dann wird bezugnehmend auf 9I ein Veraschungsprozess ausgeführt, um die Opferschicht 835 zu entfernen.
  • Schließlich wird bezugnehmend auf 9J eine dielektrische Schicht 840 konform auf der Struktur von 9I gebildet, und dann wird eine Plattenknotenschicht 845 gebildet, um einen Kondensator 850 zu definieren. Das heißt, jeder Kondensator wird durch die zylindrische Spei cherknotenschicht 825, die dielektrische Schicht 840 und die Plattenknotenschicht 845 definiert.
  • Die getemperte Metalloxid-Ätzstoppschicht 780 und/oder 790 weist eine niedrige Nassätzrate auf. Dadurch wird die Erosion des Mehrschicht-Ätzstopps 795 während des Nassätzens der Gießschicht 800 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass das Nassätzmittel in die dritte ILD-Schicht 775 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei vorherigen Ausführungsformen ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 10A bis 10F veranschaulichen ein Verfahren zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß einer weiteren Ausführungsform der Erfindung.
  • In 10A ist ein Mehrschicht-Ätzstopp 995 gezeigt. Die Struktur, die sich unter dem Mehrschicht-Ätzstopp 995 von 10A befindet, entspricht der Struktur, die sich unter dem Mehrschicht-Ätzstopp 795 der vorher beschriebenen 9D befindet. Das heißt, bezugnehmend auf 10A wird eine Mehrzahl von Gatestrukturen 930, in diesem Beispiel vier, über einem Halbleitersubstrat 900 mit einem aktiven Bereich gebildet, der zwischen Isolationsbereichen 905 definiert ist. Jede der Gatestrukturen 930 beinhaltet eine Gateisolationsschicht 910, eine Gateelektrode 915, eine Nitridschicht 920 und isolierende Seitenwände 925. Zwischen benachbarten Paaren von Gatestrukturen 930 werden Störstellendiffusionsbereiche 935 und 940 gebildet. Ein Bezugszeichen 945 bezeichnet eine erste ILD-Schicht, und ein Bezugszeichen 950 bezeichnet erste leitfähige Kontaktstellen, welche die Störstellenbereiche 935 und 940 elektrisch kontaktieren, wie gezeigt. Eine erste Ätzstoppschicht 960 und eine zweite ILD-Schicht 965 werden sequentiell über der ersten ILD-Schicht 945 und den ersten leitfähigen Kontaktstellen 950 und 955 platziert.
  • In dem Beispiel dieser Ausführungsform wird die erste Ätzstoppschicht 960 aus Siliciumnitrid gebildet. Es ist jedoch auch möglich, andere Ätzstoppschichten zu benutzen, wie jene in den vorherigen Ausführungsformen der Erfindung beschriebenen.
  • Weiterhin bezugnehmend auf 10A werden innerhalb der zweiten ILD-Schicht 965 und in elektrischem Kontakt mit den ersten leitfähigen Kontaktstellen 950 zweite leitfähige Kontaktstellen 970 definiert. Eine dritte ILD-Schicht 975 und der Mehrschicht-Ätzstopp 995 werden sequentiell über der dritten ILD-Schicht 975 gebildet, wie gezeigt. In dem Beispiel dieser Ausführungsform beinhaltet der Mehrschicht-Ätzstopp 995 eine erste und eine zweite Ätzstoppschicht 980 und 985 und ist der gleiche wie der Mehrschicht-Ätzstopp 215 der zuvor in Verbindung mit den 4A bis 4C beschriebenen Ausführungsform, worauf Bezug genommen werden kann. Die gesamte Erörterung bezüglich des Mehrschicht-Ätzstopps 215 der vorherigen Ausführungsform ist auf den Mehrschicht-Ätzstopp 995 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit zwischenliegender Schichten und so weiter. Es ist des Weiteren zu erwähnen, dass die Ätzstoppschicht 115 von 3B oder der Mehrschicht-Ätzstopp 315 von 5A anstelle des Mehrschicht-Ätzstopps 995 dieser Ausführungsform verwendet werden können.
  • Eine erste und eine zweite Gießschicht 1000 und 1005 werden sequentiell über dem Mehrschicht-Ätzstopp 995 gebildet, wobei eine Ätzrate der ersten Gießschicht 1000 höher als eine Ätzrate der zweiten Gießschicht 1005 ist. Des Weiteren wird eine Maskenstruktur 1010 mit Öffnungen, die über den zweiten leitfähigen Kontaktstellen 970 justiert sind, über der zweiten Gießschicht 1005 gebildet. Wenngleich nicht gezeigt, kann ein Antireflexfilm auf der zweiten Gießschicht 1005 gebildet werden.
  • Als nächstes bezugnehmend auf 10B wird die resultierende Struktur einem selektiven Nassätzvorgang unterworfen, um Speicherknotenöffnungen 1015 zu definieren, die jeweilige Oberflächenbereiche des Mehrschicht-Ätzstopps 995 freilegen. Die unterschiedlichen Ätzraten der ersten und der zweiten Gießschicht 1000 und 1005 resultieren in einem gewissen Überhang der zweiten Gießschicht 1005 an ihrer Grenzfläche zu der ersten Gießschicht 1000.
  • Bezugnehmend auf 10C wird ein Trockenätzen durchgeführt, um den freigelegten Teil des Mehrschichtätzstopps 995 und des darunterliegenden Teils der dritten ILD-Schicht 975 zu entfernen. Es ist zu erwähnen, dass der Ätzprozess Seitenwände der dritten ILD-Schicht 975 erodieren kann, und demgemäß kann der Mehrschichtätzstopp 995 aus den Seitenwänden in die Speicherknotenöffnungen 1015 vorragen.
  • Weiterhin bezugnehmend auf 10C wird eine Speicherknotenschicht 1020 konform auf den Innenwänden der Speicherknotenöffnungen 1015 und auf der Oberseite der Maskenstruktur 1010 gebildet. Dann wird eine Opferschicht 1025 auf der resultierenden Struktur gebildet, um so die Speicherknotenöffnungen 1015 zu füllen.
  • Bezugnehmend auf 10D wird die resultierende Struktur dann planarisiert, um so den Oberflächenbereich der zweiten Gießschicht 1005 freizulegen und eine entsprechend reduzierte Opferschicht 1035 und Speicherknotenschicht 1030 zu bilden.
  • Bezugnehmend auf 10E werden die Gießschichten 1000 und 1005 durch einen Nassätzprozess entfernt, und ein Veraschungsprozess wird ausgeführt, um die Opferschicht 1035 zu entfernen.
  • Schließlich bezugnehmend auf 10F wird eine dielektrische Schicht 1040 konform auf der Struktur von 10E gebildet, und dann wird eine Plattenknotenschicht 1045 gebildet, um einen Kondensator 1050 zu definieren. Das heißt, jeder Kondensator 1050 wird durch die zylindrische Speicherknotenschicht 1030, die dielektrische Schicht 1040 und die Plattenknotenschicht 1045 definiert.
  • Die getemperte Metalloxid-Ätzstoppschicht 980 und/oder 985 weist eine niedrige Nassätzrate auf. Dadurch wird die Erosion des Mehrschicht-Ätzstopps 995 während des Nassätzens der Gießschichten 1000 und 1005 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass ein Nassätzmittel in die dritte ILD-Schicht 975 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei vorherigen Ausführungsformen ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Die 11A bis 11D veranschaulichen ein Verfahren zur Herstellung einer Speicherzelle mit einer zylindrischen Kondensatorelektrode gemäß einer weiteren Ausführungsform der Erfindung.
  • In 11A bezeichnet ein Bezugszeichen 1195 einen Mehrschicht-Ätzstopp. Die Struktur, die sich unter dem Mehrschicht-Ätzstopp 1195 von 11A befindet, entspricht der Struktur, die sich unter dem in der zuvor beschriebenen 9D gezeigten Mehrschicht-Ätzstopp 975 befindet. Das heißt, bezugnehmend auf 11A wird eine Mehrzahl von Gatestrukturen 1130, in diesem Beispiel vier, über einem Halbleitersubstrat 1100 mit einem zwischen Isolationsbereichen 1105 definierten aktiven Bereich gebildet. Jede der Gatestrukturen 1130 beinhaltet eine Gateisolationsschicht 1110, eine Gateelektrode 1115, eine Nitridschicht 1120 und isolierende Seitenwände 1125. Zwischen benachbarten Paaren von Gatestrukturen 1130 werden Störstellendiffusionsbereiche 1135 und 1140 gebildet, wie gezeigt. Ein Bezugszeichen 1145 bezeichnet eine erste ILD-Schicht, und ein Bezugszeichen 1150 bezeichnet erste leitfähige Kontaktstellen, welche die Störstellenbereiche 1135 und 1140 elektrisch kontaktieren, wie gezeigt. Eine erste Ätzstoppschicht 1160 und eine zweite ILD-Schicht 1165 werden über der ersten ILD-Schicht 1145 und den ersten leitfähigen Kontaktstellen 1150 angebracht.
  • In dem Beispiel dieser Ausführungsform wird die erste Ätzstoppschicht 1160 aus Siliciumnitrid gebildet. Es ist jedoch auch möglich, andere Ätzstoppschichten zu verwenden, wie jene in den vorherigen Ausführungsformen der Erfindung beschriebenen.
  • Weiterhin bezugnehmend auf 11A werden zweite leitfähige Kontaktstellen 1170 innerhalb der zweiten ILD-Schicht 1165 und in elektrischem Kontakt mit den über den Störstellenbereichen 1135 justierten ersten leitfähigen Kontaktstellen 1150 definiert. Eine dritte ILD-Schicht 1175 und der Mehrschicht-Ätzstopp 1195 werden sequentiell über der dritten ILD-Schicht 1175 gebildet, wie gezeigt. In dem Beispiel dieser Ausführungsform beinhaltet der Mehrschicht-Ätzstopp 1175 eine erste und eine zweite Ätzstoppschicht 1180 und 1190, wobei wenigstens eine hiervon eine getemperte Metalloxidschicht ist, sowie eine Oxidschicht 1185, die zwischen die erste und die zweite Ätzstoppschicht 1180 und 1190 zwischengefügt ist. Das heißt, der Mehrschicht-Ätzstopp 1195 ist der gleiche wie der Mehrschicht-Ätzstopp 315 der zuvor in Verbindung mit den 5A und 5B beschriebenen Ausführungsform, worauf Bezug genommen werden kann. Die gesamte Erörterung bezüglich des Mehrschicht-Ätzstopps 315 der vorigen Ausführungsform ist auf den Mehrschicht-Ätzstopp 1195 dieser Ausführungsform anwendbar, einschließlich der Erörterungen bezüglich des Herstellungsverfahrens, der Schichtmaterialien, der Möglichkeit zwischenliegender Schichten und so weiter. Es ist des Weiteren zu erwähnen, dass die Ätzstoppschicht 115 von 3B oder der Mehrschicht-Ätzstopp 215 von 4B anstelle des Mehrschicht-Ätzstopps 1195 dieser Ausführungsform benutzt werden können.
  • Eine erste, eine zweite und eine dritte Gießschicht 1200, 1205 und 1210 sowie ein Antireflexfilm 1215 werden sequentiell über dem Mehrschicht-Ätzstopp 1195 gebildet. Hierbei ist eine Ätzrate der ersten Gießschicht 1200 höher als eine Ätzrate der zweiten Gießschicht 1205, und die Ätzrate der zweiten Gießschicht 1205 ist höher als eine Ätzrate der dritten Gießschicht 1210.
  • Als nächstes bezugnehmend auf 11B wird die resultierende Struktur selektiven Ätzprozessen unterworfen, um Speicherknotenöffnungen 1220 zu definieren, die jeweilige Oberflächenbereiche der zweiten leitfähigen Kontaktstellen 1170 freilegen. Es ist zu erwähnen, dass die Ätzprozesse Seitenwände der Oxidschicht 1185 und der dritten ILD-Schicht 1175 erodieren können, und demgemäß kann der Mehrschicht-Ätzstopp 1195 aus diesen Seitenwänden in die Speicherknotenöffnungen 1220 vorragen.
  • Weiterhin bezugnehmend auf 11B wird eine Speicherknotenschicht 1225 konform auf den Innwänden der Speicherknotenöffnungen 1220 und auf der Oberseite des Antireflexfilms 1215 gebildet.
  • Bezugnehmend auf 11C wird dann eine Opferschicht 1235 gebildet, um so die Speicherknotenöffnungen 1220 zu füllen. Die resultierende Struktur wird dann planarisiert, und die Gießschichten 1200, 1205 und 1210 werden durch einen Nassätzprozess entfernt.
  • Schließlich bezugnehmend auf 11D wird ein Veraschungsprozess ausgeführt, um die Opferschicht 1235 zu entfernen, und dann wird eine dielektrische Schicht 1240 konform auf der resultierenden Struktur gebildet. Dann wird eine Plattenknotenschicht 1245 gebildet, um einen Kondensator 1250 zu definieren. Das heißt, jeder Kondensator 1250 wird durch die zylindrische Speicherknotenschicht 1230, die dielektrische Schicht 1240 und die Plattenknotenschicht 1245 gebildet.
  • Die getemperte Metalloxid-Ätzstoppschicht 1180 und/oder 1190 weist eine niedrige Ätzrate auf. Dadurch wird die Erosion des Mehrschicht-Ätzstopps 1195 während des Nassätzens der Gießschichten 1200, 1205 und 1210 reduziert, wodurch die Wahrscheinlichkeit reduziert wird, dass das Nassätzmittel in die dritte ILD-Schicht 1175 und möglicherweise weiter in die darunterliegende Struktur eindringt. Wie bei vorherigen Ausführungsformen ist das Resultat eine verbesserte Bauelementzuverlässigkeit und verbesserte Bauelementausbeuten.
  • Jede der vorstehenden Ausführungsformen beinhaltet das Tempern von wenigstens einer Metalloxidschicht, um eine Ätzstoppschicht zu erhalten, die gegenüber Nassätzen im Wesentlichen beständig ist. Hierbei bedeutet im Wesentlichen beständig gegenüber Nassätzen, dass die Ätzstoppschicht in der Lage ist, während der Herstellung eines Halbleiterbauelements als Nassätzstopp zu fungieren. Wenngleich die Erfindung nicht darauf beschränkt ist, ist es bevorzugt, dass die getemperte Metalloxidschicht eine Ätzrate von weniger als 0,1nm pro Minute aufweist, wenn sie während eines Nassätzprozesses 200:1 verdünnter Flusssäure (HF), Standard-Reiniger 1 (SC1: Ammoniumhydroxid (NH4OH), Wasserstoffperoxid (H2O2) und Wasser) oder Schwefelsäure (H2SO4) ausgesetzt ist.
  • Wenngleich die Erfindung außerdem nicht darauf beschränkt ist, ist es bevorzugt, dass die Tempertemperatur geringer als 700°C ist, bevorzugter, dass die Tempertemperatur geringer als 600°C ist, und noch bevorzugter, dass die Tempertemperatur geringer als 520°C ist. Wenngleich die Erfindung des Weiteren nicht darauf beschränkt ist, ist es bevorzugt, dass die Temperzeit weniger als 10 Minuten beträgt, bevorzugter, dass die Temperzeit weniger als 5 Minuten beträgt, und noch bevorzugter, dass die Temperzeit weniger als 2 Minuten beträgt.

Claims (41)

  1. Verfahren zur Bildung einer Ätzstoppschicht, insbesondere einer Ätzstoppschicht, die gegenüber Nassätzen im Wesentlichen beständig ist, gekennzeichnet durch – Aufbringen eines Metalloxidmaterials auf einer darunterliegenden Struktur (100, 105, 110) und – Tempern des aufgebrachten Metalloxidmaterials, um die Ätzstoppschicht (115) zu erhalten.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Metalloxidmaterial durch atomare Schichtdeposition aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Metalloxidmaterial Hafnium und/oder Aluminium beinhaltet.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Ätzstoppschicht so gebildet wird, dass sie eine Hafniumoxid(HfO2)-Schicht und/oder eine Aluminiumoxid(Al2O3)-Schicht beinhaltet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ätzstoppschicht so gebildet wird, dass sie eine Mehrzahl von Schichten beinhaltet.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Mehrzahl von Schichten eine erste Ätzstoppschicht und eine zweite Ätzstoppschicht beinhaltet.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die erste Ätzstoppschicht eine erste Metalloxidschicht ist und die zweite Ätzstoppschicht eine zweite Metalloxidschicht ist, die sich von der ersten Metalloxidschicht unterscheidet.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste Ätzstoppschicht eine Hafniumoxid(HfO2)-Schicht ist und die zweite Ätzstoppschicht eine Aluminiumoxid(Al2O3)-Schicht ist.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die erste Ätzstoppschicht eine Metalloxidschicht ist und die zweite Ätzstoppschicht eine Siliciumnitridschicht ist.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die erste Ätzstoppschicht eine Hafniumoxid(HfO2)-Schicht oder eine Al2O3-Schicht ist und die zweite Ätzstoppschicht eine Siliciumnitridschicht ist.
  11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Mehrzahl von Schichten des Weiteren eine Oxidpufferschicht beinhaltet, die sich zwischen der ersten und der zweiten Ätzstoppschicht befindet.
  12. Verfahren zur Herstellung eines Halbleiterbauelements, gekennzeichnet durch – Bilden einer Ätzstoppschicht (115) über einer ersten Struktur (100, 105, 110) durch das Verfahren nach einem der Ansprüche 1 bis 11, – Bilden einer zweiten Struktur (120) über der Ätzstoppschicht und – Erzeugen einer Struktur (125) in der zweiten Struktur durch Ätzen der zweiten Struktur unter Verwendung der Ätzstoppschicht als Ätzstopp.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Ätzen Nassätzen beinhaltet.
  14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass nach dem Nassätzen ein Teil der Ätzstoppschicht, der durch die geätzte Struktur freigelegt ist, durch Trockenätzen entfernt wird.
  15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das Tempern des Ätzstoppschicht-Metallschichtmaterials vor der Bildung der zweiten Struktur durchgeführt wird.
  16. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das Tempern des Ätzstoppschicht-Metallschichtmaterials nach der Bildung der zweiten Struktur durchgeführt wird.
  17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass die Ätzstoppschicht eine HfO2-Schicht beinhaltet, die direkt auf der ersten Struktur gebildet wird, und die zweite Struktur direkt auf der HfO2-Schicht gebildet wird.
  18. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass die Ätzstoppschicht eine Al2O3-Schicht beinhaltet, die direkt auf der ersten Struktur gebildet wird, und die zweite Struktur direkt auf der Al2O3-Schicht gebildet wird.
  19. Verfahren nach einem der Ansprüche 12 bis 18, gekennzeichnet durch – Bereitstellen der ersten Struktur durch Bilden einer ersten Zwischendielektrikum(ILD)-Schicht über der Oberfläche eines Substrats und Bilden einer ersten leitfähigen Schicht innerhalb einer ersten Kontaktöffnung der ersten ILD-Schicht, – Bilden einer zweiten ILD-Schicht als zweiter Struktur über der Ätzstoppschicht, – Ätzen einer zweiten Kontaktöffnung als die geätzte Struktur in die zweite ILD-Schicht unter Verwendung der Ätzstoppschicht als Ätzstopp, wobei die zweite Kontaktöffnung über der ersten leitfähigen Schicht justiert ist, – Entfernen eines freiliegenden Teils der Ätzstoppschicht innerhalb der zweiten Kontaktöffnung und – Bilden einer zweiten leitfähigen Schicht in der zweiten Kontaktöffnung, welche die erste leitfähige Schicht elektrisch kontaktiert.
  20. Verfahren nach einem der Ansprüche 12 bis 18, gekennzeichnet durch – Bereitstellen der ersten Struktur durch Bilden einer ersten und einer zweiten, von der ersten beabstandeten Gatestruktur über der Oberfläche eines Substrats und einer ersten leitfähigen Schicht, die sich zwischen der ersten und der zweiten Gatestruktur über der Oberfläche des Substrats befindet, und durch Bilden einer ersten Zwischendielektrikum(ILD)-Schicht über der ersten und der zweiten Gatestruktur und der ersten leitfähigen Schicht, – Bilden einer zweiten ILD-Schicht als zweiter Struktur über der Ätzstoppschicht, – Ätzen einer ersten Kontaktöffnung als die geätzte Struktur in der zweiten ILD-Schicht unter Verwendung der Ätzstoppschicht als Ätzstopp, wobei die erste Kontaktöffnung über der leitfähigen Schicht justiert ist, – Entfernen eines freigelegten Teils der Ätzstoppschicht innerhalb der ersten Kontaktöffnung und Bilden einer zweiten Kontaktöffnung, die zu der ersten Kontaktöffnung justiert ist, innerhalb der ersten ILD-Schicht, um die erste leitfähige Schicht freizulegen, und – Bilden einer zweiten leitfähigen Schicht innerhalb der ersten und der zweiten Kontaktöffnung, welche die erste leitfähige Schicht kontaktiert.
  21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, dass das Entfernen des freigelegten Teils der Ätzstoppschicht einen Trockenätzvorgang beinhaltet.
  22. Verfahren nach einem der Ansprüche 12 bis 18, gekennzeichnet durch – Bereitstellen der ersten Struktur durch Bilden einer ersten und einer zweiten, von der ersten beabstandeten Gatestruktur und einer ersten leitfähigen Schicht, die sich zwischen der ersten und der zweiten Gatestruktur befindet, über der Oberfläche eines Substrats und durch Bilden einer strukturierten ersten Zwischendielektrikum(ILD)-Schicht über der ersten und der zweiten Gatestruktur und der ersten leitfähigen Schicht, – Bilden einer zweiten leitfähigen Schicht, die sich durch die strukturierte erste ILD-Schicht hindurch erstreckt und die erste leitfähige Schicht elektrisch kontaktiert, und Bilden einer zweiten ILD-Schicht über der zweiten leitfähigen Schicht und der ersten ILD-Schicht, – Bilden einer Gießschicht als zweiter Struktur über der Ätzstoppschicht, – Erzeugen einer Kondensatorelektroden-Ätzstruktur durch Ätzen der Struktur durch die Gießschicht hindurch und Ätzen freige legter Teile der Ätzstoppschicht und der zweiten ILD-Schicht, um so die zweite leitfähige Schicht freizulegen, – Bilden einer ersten Kondensatorelektrode in der Kondensatorelektroden-Ätzstruktur, – Ätzen der Gießschicht, um die Gießschicht zu entfernen, unter Verwendung der Ätzstoppschicht als Ätzstopp und – Bilden einer dielektrischen Schicht und einer zweiten Kondensatorelektrode in der Kondensatorelektroden-Ätzstruktur.
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Ätzen der Kondensatorelektroden-Ätzstruktur ein Trockenätzen der Ätzstoppschicht und der zweiten ILD-Schicht beinhaltet.
  24. Verfahren nach Anspruch 22 oder 23, dadurch gekennzeichnet, dass der Ätzvorgang zur Entfernung der Gießschicht ein Nassätzen beinhaltet.
  25. Verfahren nach Anspruch 22 bis 24, dadurch gekennzeichnet, dass die Gießschicht so gebildet wird, dass sie eine Mehrzahl von Schichten mit verschiedenen Ätzraten beinhaltet.
  26. Halbleiterbauelement mit – einer ersten Struktur (110), – einer zweiten Struktur (120), die über der ersten Struktur ausgebildet ist, und – einer Ätzstoppschicht (115), die zwischen die erste und die zweite Struktur zwischengefügt ist, dadurch gekennzeichnet, dass – die Ätzstoppschicht (115) eine getemperte Metalloxidschicht beinhaltet, die gegenüber Nassätzen im Wesentlichen beständig ist.
  27. Halbleiterbauelement nach Anspruch 26, gekennzeichnet durch wenigstens eine leitfähige Schicht, die sich durch die erste Struktur, die Ätzstoppschicht und die zweite Struktur hindurch erstreckt.
  28. Halbleiterbauelement nach Anspruch 27, dadurch gekennzeichnet, dass die wenigstens eine erste leitfähige Schicht eine zylindrische Kondensatorelektrode beinhaltet.
  29. Halbleiterbauelement nach Anspruch 27, dadurch gekennzeichnet, dass die wenigstens eine leitfähige Schicht eine erste, in der ersten Struktur ausgebildete leitfähige Schicht und eine zweite leitfähige Schicht beinhaltet, die in der zweiten Struktur ausgebildet ist und sich durch die Ätzstoppschicht hindurch erstreckt, um so die erste leitfähige Schicht elektrisch zu kontaktieren.
  30. Halbleiterbauelement nach einem der Ansprüche 26 bis 29, dadurch gekennzeichnet, dass die getemperte Metalloxidschicht Hafnium und/oder Aluminium beinhaltet.
  31. Halbleiterbauelement nach Anspruch 30, dadurch gekennzeichnet, dass die getemperte Metalloxidschicht eine getemperte Hafniumoxid(HfO2)-Schicht oder eine getemperte Aluminiumoxid(Al2O3)-Schicht ist.
  32. Halbleiterbauelement nach Anspruch 31, dadurch gekennzeichnet, dass die HfO2-Schicht oder die Al2O3-Schicht direkt auf der ersten Struktur ausgebildet ist und die zweite Struktur direkt auf der HfO2-Schicht oder der Al2O3-Schicht ausgebildet ist.
  33. Halbleiterbauelement nach einem der Ansprüche 26 bis 32, dadurch gekennzeichnet, dass die Ätzstoppschicht eine Mehrzahl von Schichten beinhaltet.
  34. Halbleiterbauelement nach Anspruch 33, dadurch gekennzeichnet, dass die Mehrzahl von Schichten eine erste und eine zweite getemperte Metalloxidschicht aus verschiedenen Materialien beinhaltet.
  35. Halbleiterbauelement nach Anspruch 34, dadurch gekennzeichnet, dass eine der Mehrzahl von Schichten eine getemperte Hafniumoxidschicht (HfO2) ist und eine andere der Mehrzahl von Schichten eine getemperte Aluminiumoxidschicht (Al2O3) ist.
  36. Halbleiterbauelement nach Anspruch 35, gekennzeichnet durch eine Oxidschicht zwischen der getemperten HfO2-Schicht und der getemperten Al2O3-Schicht.
  37. Halbleiterbauelement nach Anspruch 33, dadurch gekennzeichnet, dass eine der Mehrzahl von Schichten eine getemperte Hafniumoxidschicht (HfO2) ist und eine andere der Mehrzahl von Schichten eine getemperte Siliciumnitridschicht ist.
  38. Halbleiterbauelement nach Anspruch 37, gekennzeichnet durch eine Oxidschicht zwischen der getemperten HfO2-Schicht und der getemperten Siliciumnitridschicht.
  39. Halbleiterbauelement nach Anspruch 33, dadurch gekennzeichnet, dass eine der Mehrzahl von Schichten eine getemperte Aluminiumoxidschicht (Al2O3) ist und eine andere der Mehrzahl von Schichten eine getemperte Siliciumnitridschicht ist.
  40. Halbleiterbauelement nach Anspruch 39, gekennzeichnet durch eine Oxidschicht zwischen der getemperten Al2O3-Schicht und der getemperten Siliciumnitridschicht.
  41. Halbleiterbauelement nach einem der Ansprüche 26 bis 40, dadurch gekennzeichnet, dass die getemperte Metalloxidschicht eine solche mit einer Ätzrate von weniger als 0,1nm pro Minute ist, wenn sie während eines Nassätzprozesses einer im Verhältnis 200:1 verdünnten Flusssäure, einem Standardreiniger-1 (SC1: Ammoniumhydroxid (NH4OH), Wasserstoffperoxid (H2O2) und Wasser) oder Schwefelsäure (H2SO4) ausgesetzt ist.
DE102005042732A 2004-10-14 2005-09-05 Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren Withdrawn DE102005042732A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2004-82048 2004-10-14
KR1020040082048A KR100655774B1 (ko) 2004-10-14 2004-10-14 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US11/102,849 2005-04-11
US11/102,849 US7741222B2 (en) 2004-10-14 2005-04-11 Etch stop structure and method of manufacture, and semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
DE102005042732A1 true DE102005042732A1 (de) 2006-05-24

Family

ID=36313933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005042732A Withdrawn DE102005042732A1 (de) 2004-10-14 2005-09-05 Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren

Country Status (2)

Country Link
JP (1) JP2006114896A (de)
DE (1) DE102005042732A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703500B2 (ja) * 2006-06-30 2011-06-15 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
JP5835696B2 (ja) * 2012-09-05 2015-12-24 株式会社東芝 半導体装置およびその製造方法
TWI711165B (zh) * 2014-11-21 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN112740105A (zh) * 2018-09-25 2021-04-30 Hoya株式会社 掩模坯料、转印用掩模及半导体器件的制造方法
US20220043335A1 (en) * 2018-09-27 2022-02-10 Hoya Corporation Mask blank, transfer mask, and semiconductor-device manufacturing method
CN114464599B (zh) * 2022-04-12 2022-06-17 晶芯成(北京)科技有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP2006114896A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE102004008773A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006046425B4 (de) Verfahren zur Bildung einer Justiermarke eines Halbleiterbauelements
DE102020130975A1 (de) Ferroelektrische speichervorrichtung und verfahren zum bilden derselben
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE19925657A1 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE3543937C2 (de)
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE4222467C1 (de)
DE102020113839A1 (de) Integrierte Schaltungsvorrichtung und Verfahren zur Herstellung derselben
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee