DE3543937C2 - - Google Patents
Info
- Publication number
- DE3543937C2 DE3543937C2 DE3543937A DE3543937A DE3543937C2 DE 3543937 C2 DE3543937 C2 DE 3543937C2 DE 3543937 A DE3543937 A DE 3543937A DE 3543937 A DE3543937 A DE 3543937A DE 3543937 C2 DE3543937 C2 DE 3543937C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- trench
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 7
- 238000000034 method Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Description
Die Erfindung betrifft eine Halbleitervorrichtung nach dem
Oberbegriff des Anspruchs 1, wie sie aus der DE-OS 34 14
057 bekannt ist, sowie ein Verfahren zu ihrer Herstellung.
Da die Integrationsdichte bei dynamischen RAMs im Zuge der
Entwicklung steigt, wurde die Speicherfläche der
dynamischen RAM-Zelle kleiner und kleiner. Wenn ein
Alpha-Partikel die Oberfläche des Speichersubstrats
durchdringt, kann es genug Elektronenlochpaare in der Nähe
eines Speicherknotenpunktes schaffen, um einen zufälligen
einzigen Bitfehler (d. h. Softfehler) hervorzurufen. Diese
Fehler werden durch einen wesentlichen Verlust der
gespeicherten Ladung in der Speicherkapazität des
Speichers der Halbleitervorrichtung hervorgerufen. Daher
ist als kleinster Wert für die Speicherkapazität des
Speichers ein Wert von 50 bis 60 fF (Femto-Farad =
10-15 F) notwendig, um einen Softfehler durch die
Alpha-Partikel zu verhindern.
Um dieses Problem zu verhindern, kann in vermehrtem Maße
die Speicherkapazität des Speichers erhöht werden, und
zwar durch Bildung eines Grabens in einem
Halbleitersubstrat, wie z. B. in Fig. 1 zu sehen ist.
Wie in Fig. 1 gezeigt, trennt eine Feldisolierschicht 2
aus SiO2, die auf einem Halbleitersubstrat 1, zum
Beispiel einem p-Typ Si-Substrat, vorgesehen ist,
Speicherzellen. Eine Gateelektrode 4 ist auf einer
Speicherzellenregion des Halbleitersubstrates 1
vorgesehen, das durch die Feldisolierschicht 2 umgeben
ist, wobei eine Gateisolierschicht 3 aus SiO2 zwischen
ihnen vorgesehen ist. Eine N⁺-Typ Störstellenregion 7
und 8 für eine Quelle (Source) und eine Senke (Drain) sind
in einer Oberfläche des Halleitersubstrates 1 und
benachbart zur Gateelektrode 4 ausgebildet. Ein Graben 9
ist in einem Teil der Speicherzellenregion vorgesehen.
Eine Kondensator-Gate-Isolierschicht 5 ist auf einem Teil
der Halbleitersubstratoberfläche ausgebildet,
einschließlich einer inneren Oberfläche des Grabens 9.
Eine Kondensator-Gateelektrode 6 ist auf der
Kondensator-Gateisolierschicht 5 vorgesehen. Diese
Kondensator-Gateelektrode 6 ist auf der Feldisolierschicht
2 über viele Speicherzellen hin ausgedehnt. Im dynamischen
RAM gemäß Fig. 1 kann die Speicherzellenkapazität
beachtlich vergrößert sein, weil die innere Oberfläche des
Grabens als ein Teil des Speicherzellenkondensators
verwendet wird.
Es ist vorzuziehen, die Tiefe des Grabens zu vergrößern,
um die Integration des dynamischen RAM zu verstärken, um
die Speicherkapazität des Speichers auf einem
Standardniveau zu halten und um Softfehler zu verhindern.
Wenn z. B. die Quadratfläche des Grabenöffnungsbereiches A
(Mikron) × A (Mikron) ist und die Tiefe des Grabens H
(Mikron) ist, wird das Oberflächengebiet des Grabens 4 AH +
A 2 (Mikron2). Wenn in diesem Falle die
Speicherkapazität pro Graben sich nicht ändert und die
Grabenöffnungsfläche abnimmt, nimmt die Tiefe des Grabens
für eine hohe Integration zu. Wenn aber die Tiefe des
Grabens vergrößert wird, ist es sehr schwierig, einen
dynamischen RAM im Wege der Massenproduktionstechnik zu
erzeugen, weil es Probleme beim Reinigen des inneren Teils
des Grabens gibt.
Auf der anderen Seite wird behauptet, daß die
Speicherkapazität in bezug auf die
Standardspeicherkapazität verbessert werden kann, und zwar
durch Dünnermachen der Kondensator-Gateisolierschicht.
Die DE-OS 34 14 057 offenbart eine Halbleitervorrichtung,
die auf einem Halbleitersubstrat eines ersten
Leitfähigkeitstyps ausgebildet ist und die eine
Feldisolierschicht auf einer Oberfläche des
Halbleitersubstrats, einen Feldeffekttransistor, der von
der Feldisolierschicht umgeben ist und der eine
Gate-Isolierschicht, die auf dem Halbleitersubstrat
ausgebildet ist, und eine Gate-Elektrode, die auf der
Gate-Isolierschicht vorhanden ist, enthält,
Störstellenregionen eines zweiten Leitfähigkeitstyps, die
in der Oberfläche des Halbleitersubstrats und gegenüber
der Gate-Elektrode ausgebildet sind, und einen Kondensator
umfaßt, der in einem Graben in dem Halbleitersubstrat
ausgebildet ist, wobei der Kondensator eine
Isolierschicht, ausgebildet in dem Graben auf der
Oberfläche des Halbleitersubstrats, eine erste Elektrode,
ausgebildet auf der Isolierschicht, eine
Kondensator-Gate-Isolierschicht, ausgebildet auf der
ersten Elektrode und eine zweite Elektrode, ausgebildet
auf der Kondensator-Gate-Isolierschicht besitzt, wobei ein
Bereich der ersten und zweiten Elektrode in dem Graben
ausgebildet ist. Der Graben ist nur im Halbleitersubstrat,
nicht jedoch in der Feldisolierschicht ausgebildet.
Die US-PS 40 17 885 offenbart einen Halbleiterkondensator,
der in mehreren Gräben in einem Halbleitersubstrat
ausgebildet ist, wodurch eine hohe Kapazität pro
Flächeneinheit erreicht wird.
Aufgabe der Erfindung ist es, eine Halbleitervorrichtung
der eingangs genannten Art zu schaffen, die eine hohe
Zuverlässigkeit aufweist.
Diese Aufgabe wird bei einer Vorrichtung der eingangs
genannten Art dadurch gelöst, daß der Graben in der
Feldisolierschicht und in dem Halbleitersubstrat unterhalb
der Feldisolierschicht ausgebildet ist.
Die Aufgabe wird auch durch ein Verfahren zur Herstellung
einer Halbleitervorrichtung gemäß Anspruch 5 gelöst.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben
sich aus den Unteransprüchen. Die Erfindung wird im
folgenden anhand von in den Fig. 1 bis 12 dargestellten
Ausführungsbeispielen beschrieben.
Fig. 1 eine Querschnittsansicht einer konventionellen
Halbleitervorrichtung,
Fig. 2 bis 7 Querschnittsansichten eines ersten
Ausführungsbeispiels einer Halbleitervorrichtung
für ein dynamisches RAM während verschiedener
Herstellungsstufen,
Fig. 8 eine Draufsicht des ersten Ausführungsbeispieles
von Fig. 7,
Fig. 9 eine äquivalente Schaltung des ersten
Ausführungsbeispieles gemäß den Fig. 7 und 8,
Fig. 10 eine vergrößerte Querschnittsansicht zur
Veranschaulichung des ersten
Ausführungsbeispieles,
Fig. 11 eine vergrößerte Draufsicht zur
Veranschaulichung und Erklärung des ersten
Ausführungsbeispieles,
Fig. 12 eine Querschnittsansicht für ein zweites
Ausführungsbeispiel der Halbleitervorrichtung
nach der Erfindung.
Die Erfindung wird nun im Detail anhand der beiden
Ausführungsbeispiele beschrieben.
Das erste Ausführungsbeispiel der Halbleitervorrichtung
nach der Erfindung ist in den Fig. 2 bis 7 sowie 8
dargestellt. Die Fig. 2 bis 7 sind Querschnittsansichten,
die die einzelnen Herstellungsschritte zeigen. Fig. 7 ist
eine Querschnittsansicht längs der Linie F-F′ von Fig. 8.
Zunächst wird wie in Fig. 2 gezeigt, eine
Feldisolierschicht 12 auf eine Oberfläche eines
Halbleitersubstrats 11 z. B. eines P-Typs Siliziumsubstrats
durch ein selektives Oxidationsverfahren gebildet. Als
nächstes wird eine Gateisolierschicht 13 eines Transfer-
oder Übertragungstransistors auf der Oberfläche einer
Speicherzellenregion des Halbleitersubstrats 11 gebildet,
die durch die Feldisolierschicht 12 umgeben ist. Eine
erste polykristalline Siliziumschicht 14, welche als
Übertragungsgateelektrode verwendet werden wird, wird auf
der gesamten Oberfläche des Halbleitersubstrats abgelagert
bzw. aufgebracht. Wie in Fig. 3 gezeigt, wird eine
Übertragungsgateelektrode 15 (Wortleitung) durch
Bemusterung der ersten polykristallinen Siliziumschicht 14
im Wege eines Photoätzverfahrens geschaffen. Als nächstes
werden N⁺-Diffusionsregionen 16, 17 durch
Ionenimplantation einer Verunreinigung oder Störstelle,
z. B. Phosphor, gebildet, nachdem die Gateisolierschicht 13
durch Verwendung der Übertragungsgateelektrode 15 als
Maske geätzt ist. Eine thermische Oxidationsschicht 18
wird auf der Oberfläche des freigelegten
Halbleitersubstrats 11 und der Übertragungsgateelektrode
15 gebildet. Wie in Fig. 4 gezeigt, wird ein Teil der
Feldisolierschicht 12 selektiv durch das Photoätzverfahren
geätzt. Ein Teil des Halbleitersubstrates 11 unter der
Feldisolierschicht 12 wird durch das gleiche Verfahren
geätzt. Ein Graben 19 wird durch diesen Ätzprozeß
gebildet. Als nächstes wird, wie in Fig. 5 gezeigt, eine
thermische Oxidationsschicht 20, deren Dicke ungefähr 50
nm beträgt, auf der freigelegten Oberfläche des
Halbleitersubstrats 11 in einem inneren Bereich oder Teil
des Grabens 19 durch thermische Oxidation gebildet. Als
nächstes wird eine zweite polykristalline Siliziumschicht
21 auf der gesamten Oberfläche abgelagert und ein Teil der
zweiten polykristallinen Siliziumschicht 21 wird durch das
Photoätzverfahren selektiv geätzt. Aufgrund dieses
Ätzprozesses wird ein Teil der zweiten polykristallinen
Siliziumschicht 21 im inneren Teil des Grabens 19
eingelagert bzw. vergraben. Der andere Teil der Schicht 21
wird auf der Feldisolierschicht 12 gebildet.
Als nächstes wird eine Kondensator-Gateisolierschicht 22
auf der Oberfläche der Gateelektrode 21 durch thermische
Oxidation aufgebracht.
Wie in Fig. 6 gezeigt, wird ein Öffnungsbereich 23 durch
Öffnen der thermischen Oxidationsschicht 18 auf der
N⁺-Typ Diffusionsregion 17 gebildet, und zwar unter
Verwendung des Photoätzverfahrens. Eine dritte
polykristalline Siliziumschicht wird auf der gesamten
Oberfläche aufgebracht. Eine Kondensator-Gateelektrode 24
wird durch Bemusterung der dritten polykristallinen
Siliziumschicht gebildet. Diese Kondensator-Gateelektrode
24 ist auf der Schicht 21 vorgesehen, um so die
Kondensator-Gateisolierschicht 22 zu überdecken. Sie ist
mit der N⁺-Typ Diffusionsregion 17 verbunden.
Wie in den Fig. 7 und 8 gezeigt, wird eine chemische
Aufdampfung (im folgenden CVD-Oxidschicht 25) auf der
gesamten Oberfläche abgelagert bzw. aufgebracht. Eine
Kontaktöffnung 26 wird durch der N⁺-Typ Diffusionsregion
16 zur Verbindung einer Bitleitung gebildet. Als nächstes
wird eine Aluminiumschicht durch Aufdampfung aufgebracht
und eine Aluminiumelektrode 27 für die Bitleitung
bemustert. Das dynamische RAM wird durch den vorerwähnten
Prozeß hergestellt. Die Al-Elektrode 27 (Bitleitung) ist
in Fig. 8 weggelassen.
Wie in den Fig. 7 und 8 gezeigt, wird der
Kondensatorbereich der Speicherzelle des dynamischen RAM
gebildet durch die Gateelektrode 21, wobei die
Gateelektrode 21 in einem inneren Teil des Grabens 19
längs der Feldisolierschicht 12 und der thermischen
Isolierschicht 20 eingebettet ist, die in dem
Halbleitersubstrat 11 unter der Isolierschicht ausgebildet
ist, durch die Kondensator-Gateisolierschicht 22, die auf
der Oberfläche der Gateelektrode 21 ausgebildet ist und
durch die Kondensator-Gateelektrode 24, die auf der
Kondensator-Gateisolierschicht 22 ausgebildet ist und mit
einem Teil des Substrates 11 verbunden ist (N⁺-Typ
Diffusionsregion 17 des Ausführungsbeispiels).
Fig. 9 zeigt eine äquivalente Schaltung der ersten
Ausführungsform, wie sie in den Fig. 7 und 8 dargestellt
ist. Wie in Fig. 9 gezeigt, ist der Kondensator CA ein
Kondensator, der zwischen dem P-Typ Siliziumsubstrat 11
und der N⁺-Typ Diffusionsregion 17 gebildet ist. Der
Kondensator CB ist ein Kondensator, der zwischen der
Gateelektrode 21 und der N⁺-Typ Diffusionsregion 17
gebildet ist. Der Kondensator CC ist ein Kondensator, der
zwischen der Kondensator-Gateelektrode 24 und der
Gateelektrode 21 gebildet ist. Die Gateelektrode 21 ist
mit einer Standardspannung, z. B. 0,5 V, verbunden.
Im vorerwähnten dynamischen RAM wird das Oberflächengebiet
des effektiven Kondensators erhöht durch Verwendung der
Form des Grabens 19, welcher in der Feldisolierschicht 12
und dem Halbleitersubstrat 11 unter der Feldisolierschicht
gebildet ist. Ein Hauptteil des Kondensatorbereiches ist
durch die Isolierschicht (die Feldisolierschicht 12, die
thermische Isolierschicht 20 und die CVD-Oxidschicht 25)
umgeben. Daher wird die Wirkung der Minoritätsträger, die
durch Alpha-Partikel und ähnliches im Substrat 11 erzeugt
werden, verringert.
Wenn zum Beispiel die Größe einer Speicherzelle 2 (Mikron)
× 5 (Mikron) ist, beträgt das Oberflächengebiet des
Kondensators einer Speicherzelle nach dem Stand der
Technik ungefähr 5,5 (Mikron2). Wenn die Dicke der
Kondensator-Gateisolierschicht 10 nm ist, beträgt die
Speicherkapazität 19 (fF). Wenn jedoch im ersten
Ausführungsbeispiel nach den Fig. 10 und 11 die
Öffnungsweite W 0,75 (Mikron) ist, die Öffnungsfläche der
Kondensator-Gateelektrode 9,75 (Mikron) × 0,75 (Mikron
ist, die Tiefe D 3 (Mikron) ist, die Dicke der
Feldisolierschicht 400 nm ist, die Dicke der thermischen
Oxidationsschicht 20 50 nm ist und die Dicke der
Gateelektrode 21 0,2 (Mikron) ist, beträgt die
Flächenzuwachsrate der Graben-Kondensatorseitenwand 0,75
(Mikron) × 3 (Mikron) × 4 (Mikron) = 9 (Mikron2). Das
gesamte Oberflächengebiet des Graben-Kondensators beträgt
14,5 (Mikron2) (sh. Fig. 10 und 11). Die Kapazität des
Speichers nimmt auf 50 (fF) zu.
Die vorliegende Erfindung ist nicht auf das beschriebene
erste Ausführungsbeispiel beschränkt. Es ist ohne weiteres
möglich, die Erfindung durch andere Modifikationen
auszugestalten. Zum Beispiel können eine Isolierschicht
aus Siliziumnitrat oder eine Doppelschicht der
SiO2-Schicht und eine SiN-Schicht in der
Kondensator-Gateisolierschicht 22 anstelle der thermischen
Oxidationsschicht verwendet werden.
Wie in Fig. 12 gezeigt, kann die polykristalline
Siliziumschicht 21 unter der
Kondensator-Gateisolierschicht als
Kondensator-Gateelektrode verwendet werden. Die obere
polykristalline Siliziumschicht 24 kann dann an die
Störstellenregion 17 angeschlossen werden.
Claims (6)
1. Halbleitervorrichtung, die in einem Halbleitersubstrat
(11) eines ersten Leitfähigkeittyps gebildet ist, mit
- a) einer Feldisolierschicht (12), die auf einer Oberfläche des Halbleitersubstrats (11) gebildet ist,
- b) einem Feldeffekttransistor, welcher von der Feldisolierschicht (12) umgeben ist und einer, auf dem Halbleitersubstrat (11) ausgebildeten Gateisolierschicht (13), einer, auf der Gateisolierschicht (13) ausgebildeten Gateelektrode (15), und in der Oberfläche des Halbleitersubstrats (11) und benachbart zu der Gateelektrode (15) vorgesehene Störstellenregionen (16, 17) eines zweiten Leitfähigkeitstyps aufweist,
- c) mit einem in einem Graben (19), der in dem Halbleitersubstrat vorgesehen ist, ausgebildeten Kondensator, der eine Isolierschicht (20) aufweist, die in dem Graben auf der Oberfläche des Halbleitersubstrats (11) ausgebildet ist,
- d) mit einer auf der Isolierschicht (20) ausgebildeten ersten Elektrode (21),
- e) mit einer auf der ersten Elektrode (21) ausgebildeten Kondensator-Gateisolierschicht (22), und
- f) mit einer auf der Kondensator-Gateisolierschicht (22) ausgebildeten zweiten Elektrode (24), wobei an die erste oder zweite Elektrode (21, 24) eine vorgegebene Spannung angelegt ist und wobei die jeweils andere Elektrode mit einer der Störstellenregionen (16, 17) verbunden ist,
dadurch gekennzeichnet, daß
der Graben (19) in der Feldisolierschicht (12) und in
dem Halbleitersubstrat (11) unterhalb der
Feldisolierschicht (12) ausgebildet ist.
2. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß der Kondensator mehr als einen Graben aufweist.
3. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die erste Elektrode (21) an die eine der
Störstellenregionen angeschlossen ist (Fig. 12).
4. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die zweite Elektrode (24) an die eine der
Störstellenregionen angeschlossen ist (Fig. 7).
5. Verfahren zur Herstellung eine Halbleitervorrichtung
nach Anspruch 1,
gekennzeichnet durch die Schritte:
- a) Bildung der Feldisolierschicht (12) auf der Oberfläche des Halbleitersubstrats (11) durch selektive Oxidation,
- b) Bildung der Gateisolierschicht (13) auf der Oberfläche des Halbleitersubstrats und umgeben durch die Feldisolierschicht,
- c) Schaffung einer ersten polykristallinen Siliziumschicht (14) auf der Gateisolierschicht, um die Gateelektrode (15) zu bilden,
- d) Ionenimplantierung von Störstellen im Substrat benachbart zur Gateisolierschicht, um beabstandete N⁺-Diffusionsregionen (16, 17) im Substrat zu bilden,
- e) Bildung einer thermischen Oxidationsschicht (18) auf der Oberfläche des Halbleitersubstrats und der Gateelektrode,
- f) Ätzen eines Grabens (19) in der Feldisolationsschicht (12) und dem Halbleitersubstrat (11) unterhalb der Feldisolierschicht (12),
- g) Bildung einer ersten Oxidationsschicht (20) auf der freigelegten Oberfläche des Halbleitersubstrats (11) innerhalb des Grabens (19),
- h) Aufbringen einer zweiten polykristallinen Siliziumschicht (21) auf der gesamten Oberfläche der Feldisolierschicht (12),
- i) Fotoätzen eines Teils der zweiten polykristallinen Siliziumschicht (21) innerhalb des Grabens, so daß die zweite polykristalline Siliziumschicht (21) innerhalb des Grabens (19) liegt, jedoch den Graben nicht füllt,
- j) Bildung der Kondensator-Gateisolierschicht (22) auf der Oberfläche der zweiten polykristallinen Siliziumschicht (21) einschließlich der Oberfläche innerhalb des Grabens,
- k) Bildung einer ersten Öffnung (23) in der ersten Oxidationsschicht (18) und Freilegung einer der N⁺-Diffusionsregionen (16, 17),
- l) Aufbringen einer dritten polykristallinen Siliziumschicht (24) und Bemusterung der dritten polykristallinen Siliziumschicht (24), um die N⁺-Diffusionregion zu kontaktieren, welche durch die erste Öffnung (23) freigelegt ist, und um die Kondensator-Gateisolationsschicht (22) und den Graben (19) zu überdecken,
- m) Bildung einer zweiten Oxidationsschicht (25),
- n) Bildung einer zweiten Öffnung (26) durch die zweite Oxidationsschicht und Freilegung der anderen N⁺-Diffusionsregion,
- o) Schaffung einer Aluminiumelektrode (27) in Kontaktberührung mit der anderen N⁺-Diffusionsregion durch die zweite Öffnung (26).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262207A JPS61140168A (ja) | 1984-12-12 | 1984-12-12 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3543937A1 DE3543937A1 (de) | 1986-06-12 |
| DE3543937C2 true DE3543937C2 (de) | 1989-05-24 |
Family
ID=17372561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853543937 Granted DE3543937A1 (de) | 1984-12-12 | 1985-12-12 | Halbleitervorrichtung |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS61140168A (de) |
| KR (1) | KR900000635B1 (de) |
| DE (1) | DE3543937A1 (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184861A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 半導体装置 |
| JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
| JP2767104B2 (ja) * | 1987-03-30 | 1998-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2621181B2 (ja) * | 1987-06-12 | 1997-06-18 | 日本電気株式会社 | Ｍｉｓ型半導体記憶装置 |
| JPH0262073A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2819520B2 (ja) * | 1991-05-07 | 1998-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Ｄｒａｍセル |
| JPH05175452A (ja) * | 1991-12-25 | 1993-07-13 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US6573548B2 (en) | 1998-08-14 | 2003-06-03 | Monolithic System Technology, Inc. | DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same |
| US6468855B2 (en) | 1998-08-14 | 2002-10-22 | Monolithic System Technology, Inc. | Reduced topography DRAM cell fabricated using a modified logic process and method for operating same |
| WO2001073846A1 (en) * | 2000-03-29 | 2001-10-04 | Hitachi, Ltd. | Semiconductor device |
| US6677633B2 (en) | 2002-09-24 | 2004-01-13 | Hitachi, Ltd. | Semiconductor device |
| DE102004043858A1 (de) * | 2004-09-10 | 2006-03-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung |
| US7323379B2 (en) | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
| US7538371B2 (en) | 2005-09-01 | 2009-05-26 | United Microelectronics Corp. | CMOS image sensor integrated with 1-T SRAM and fabrication method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017885A (en) * | 1973-10-25 | 1977-04-12 | Texas Instruments Incorporated | Large value capacitor |
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1984
- 1984-12-12 JP JP59262207A patent/JPS61140168A/ja active Pending
-
1985
- 1985-11-27 KR KR1019850008857A patent/KR900000635B1/ko not_active IP Right Cessation
- 1985-12-12 DE DE19853543937 patent/DE3543937A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| KR900000635B1 (ko) | 1990-02-01 |
| KR860005447A (ko) | 1986-07-23 |
| DE3543937A1 (de) | 1986-06-12 |
| JPS61140168A (ja) | 1986-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
| DE3842474C2 (de) | Verfahren zur Herstellung eines Stapelkondensator-DRAM | |
| DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
| DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
| DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
| DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
| DE3910033A1 (de) | Halbleiterspeicher und verfahren zu dessen herstellung | |
| DE3543937C2 (de) | ||
| DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
| DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
| DE4016686A1 (de) | Halbleiterspeicher und verfahren zu seiner herstellung | |
| DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
| DE4316503A1 (de) | Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen | |
| DE4018412A1 (de) | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren | |
| DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
| EP0987753A2 (de) | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben | |
| DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE4034995C2 (de) | Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE3927176C2 (de) | ||
| DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
| DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
| EP0021218A1 (de) | Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung | |
| DE4426468C2 (de) | Verfahren zur Herstellung einer DRAM-Zelle | |
| DE3837762A1 (de) | Halbleitereinrichtung mit einem isolationsoxidfilm und herstellungsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) |