JP2767104B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造方法に関し、特に絶縁層
を介した２つの導電層間の電気的容量の増大に関するも
のである。 ［従来の技術］ 第２図は従来の半導体装置を図解する概略的な断面図
である。この図において、シリコン基板１上にはシリコ
ン酸化物からなる第１の絶縁層３が形成されており、第
１の絶縁層３はシリコン酸化物からなる素子分離領域２
によって囲まれている。第１の絶縁層３上には、フォト
レジストマスクを用いる化学的蝕刻法によって、多結晶
シリコンからなる第１の導電層４が形成されており、こ
の第１の導電層４は分離領域２上の一部にまで拡がって
いる。第１の導電層４上にはその多結晶シリコンを熱酸
化して得られるシリコン酸化物からなる第２の絶縁層５
が重ねられており、この第２の絶縁層５は第２の導電層
６によって覆われている。 このような半導体装置において、第１の導電層４は第
２の絶縁層５を介して第２の導電層６と対向しているの
で、これらの導電層は電気容量として働くことができ
る。この場合に、その電気容量は第２の絶縁層５の膜厚
に依存し、また第１の導電層４と第２の導電層６が第２
の絶縁層５を介して重なる部分の面積に依存する。とこ
ろで、分離領域２によって分離された隣り合う素子領域
から延びている２つの第１導電層４の間の蝕刻幅はフォ
トレジストマスクの加工精度に依存し、また化学的蝕刻
時におけるフォトレジストマスク下への過剰蝕刻後退量
に依存する。現在の技術では、この蝕刻幅は最小で約1.
0μｍになっている。 ［発明が解決しようとする問題点］ 従来の半導体装置は以上のように構成されているの
で、第１の導電層４と第２の導電層６との間の電気容量
を増大させるためには、第２の絶縁層５を薄くするか、
または第２の絶縁層５を介するこれら２つの導電層４と
６の重なり部分の面積を拡げなければならない。しか
し、第２の絶縁層５を薄くすれば、第１の導電層４と第
２の導電層６との間の絶縁性が低下し、装置の信頼性が
低下する。また、２つの導電層４と６の重なり部分の面
積を拡げようとすれば、装置の平面積を増大させる結果
となり、装置の微細化を損う。 本発明はこのような問題点を解消するためになされた
もので、第２の絶縁層５の絶縁性を低下させることな
く、かつ装置の面積的な大きさを増大させることなく２
つの導電層４と６の間の電気容量が増大された半導体装
置を提供することを目的としている。 ［問題点を解決するための手段］ 本発明による半導体装置の製造方法は、半導体基板の
表面を複数の素子形成領域に分離するための分離領域を
形成し、各素子領域の表面に第１の絶縁層を形成し、そ
の第１絶縁層と分離領域とを覆うように第１の導電層を
形成し、第１導電層上に仮の絶縁層を形成し、フォトレ
ジストマスクを用いた化学的蝕刻によって仮の絶縁層と
第１導電層を貫通して分離領域上に溝を形成することに
よって素子領域間で第１導電層を不連続にし、仮の絶縁
層，第１導電層および溝の内面を覆うように付加的な導
電層を形成し、その付加的な導電層を異方性化学蝕刻す
ることによって仮の絶縁層上および溝の底面上における
付加的な導電層を除去し、これにより、不連続にされた
第１導電層の両端のそれぞれは溝の側面上に残された付
加的な導電層を一体化され、その後に仮の絶縁層を除去
し、一体化された第１導電層の全表面を覆うように第２
の絶縁層を形成し、その第２絶縁層を覆うように第２の
導電層を形成し、これにより、溝および一体化された第
１導電層が自己整合的に簡易に形成され得ることを特徴
としている。 ［作用］ 本発明の方法により製造された半導体装置における第
１の導電層は分離領域上に形成された溝のほぼ垂直な壁
に沿ってその溝の底まで延びており、その延長部分にお
いても第２の絶縁層を介して第２の導電層が重ねられて
いる。したがって、第１の導電層と第２の導電層は、装
置の平面的な大きさを増大させることなく互いに重なり
合う面積を増大させることができ、すなわち電気容量を
増大させることができる。また、本発明の製造方法によ
れば、半導体チップの平面積を増大させる必要なく増大
された電気容量を有する微小な半導体装置を自己整合的
に簡易に形成することが可能になる。 ［発明の実施例］ 第１図は本発明の一実施例の方法により製造された半
導体装置を図解する概略的な断面図である。この図にお
いて、シリコン基板１上にはシリコン酸化物からなる第
１の絶縁層３が形成されており、この絶縁層３はシリコ
ン酸化物からなる素子分離領域２によって囲まれてい
る。 第１の絶縁層３上には多結晶シリコンからなる第１の
導電層の平面部分７が形成され、この平面部分７は分離
領域２上の一部にまで延びている。この第１導電層の平
面部分７は、第１絶縁層３と分離領域２の上に形成され
た多結晶シリコン膜の表面を熱酸化した後に、フォトレ
ジストマスクを用いて選択的に化学的蝕刻をすることに
よって得られる。分離領域２上には溝８が形成されてい
る。この溝８は、第１導電層の平面部分７を選択的に化
学蝕刻した後に、そのフォトレジストマスクを除去せず
にそのまま素子分離領域２を選択的な異方性化学蝕刻す
ることによって形成することができる。この溝８のほぼ
垂直な壁に沿って、第１導電層の平面部分７につながる
垂直部分９が形成される。この第１導電層の垂直部分９
は、溝８の表面と第１導電層の平面部分７上のシリコン
酸化物とを覆って多結晶シリコン膜を堆積させ、そして
フォトレジストを用いないで全面的に異方性化学蝕刻を
行なうことによって形成することができる。こうして第
１導電層の平面部分７とその両端のそれぞれに垂直部分
９が形成された後に、平面部分７上のシリコン酸化物の
膜を除去し、その後に第１導電層の平面部分７と垂直部
分９を同時に熱酸化することによって、第１導電層7,9
の表面にシリコン酸化物からなる第２の絶縁層10が形成
される。この第２絶縁層10は第２の導電層11によって覆
われる。 このように形成される装置において、分離領域２の厚
さを1.0μｍとし、溝８の深さを0.25μｍとし、第１導
電層7,9の膜厚を0.3μｍとし、第２導電層10の厚さを0.
05μｍとし、第１導電層の平面部分７の水平長さを３μ
ｍとし、第１の導電層7,9の第１図における奥行方向の
幅が一定であるとすれば、第１導電層7,9と第２導電層1
1とが第２絶縁層10を介して重なる部分の面積は従来装
置に比べて約13％だけ増大する。この重なり部分の面積
の増大はそのまま第１導電層7,9と第２導電層11との間
の電気容量の増大となる。また、分離領域２をさらに厚
くして溝８をさらに深く形成することによって、装置の
平面的な面積を増大させることなく第１導電層7,9と第
２導電層11との間の電気容量をさらに増大することがで
きる。また、上述の実施例の寸法例による構造では、分
離領域上で隣り合う第１導電層の平面部分７同士の間の
化学蝕刻幅が約1.0μｍでも十分に第１導電層の垂直部
分９を形成することができ、かつ第２導電層11は断線を
生じることなく形成することができる。 なお、上述の実施例では、既に形成された分離領域２
内に化学蝕刻で溝８を形成する例を示したが、シリコン
基板１を化学蝕刻して溝８を形成し、その後に、その溝
から酸化させて分離領域としてもよいことが理解されよ
う。 また、多結晶シリコン膜を堆積させてその表面を熱酸
化した後にフォトレジストマスクを用いた選択的化学蝕
刻により第１導電層の平面部分７を形成したが、この熱
酸化に代えて化学気相成長法によるシリコン酸化物の膜
またはシリコン窒化物の膜を形成してもよいことが理解
されよう。さらに、多結晶シリコン膜を異方性化学蝕刻
することによって第１導電層の垂直部分９を形成する際
に、この蝕刻を精度良く行なえば、前述の第１導電層の
平面部分７上のシリコン酸化物またはシリコン窒化物の
膜を省略することができる。 ［発明の効果］ 以上のように、本発明によれば、分離領域上に形成さ
れた溝の垂直壁に沿って第１導電層を拡張することがで
きるので、装置の平面積を増大させることなく第１導電
層と第２導電層との間の電気容量が増大した半導体装置
を自己整合的に簡易に形成することができる。

【図面の簡単な説明】 第１図は本発明の一実施例による半導体装置を図解する
概略的な断面図である。 第２図は従来の半導体装置を示す断面図である。 図において、１はシリコン基板、２はシリコン酸化物か
らなる分離領域、３はシリコン酸化物からなる第１の絶
縁層、４は多結晶シリコンからなる第１の導電層、５は
シリコン酸化物からなる第２の絶縁層、６は第２の導電
層、７は多結晶シリコンからなる第１の導電層の平面部
分、８は溝、９は多結晶シリコンからなる第１の導電層
の垂直部分、10はシリコン酸化物からなる第２の絶縁
層、そして11は第２の導電層を示す。 なお、各図において、同一符号は同一または相当部分を
示す。

Claims (1)

1. (57)【特許請求の範囲】 １．半導体基板の表面を複数の素子形成領域に分離する
   ための分離領域を形成し、 各前記素子領域の表面に第１の絶縁層を形成し、 前記第１の絶縁層と前記分離領域を覆うように第１の導
   電層を形成し、 前記第１の導電層上に仮の絶縁層を形成し、 フォトレジストマスクを用いた化学的蝕刻によって前記
   仮の絶縁層と前記第１の導電層を貫通して前記分離領域
   上に溝を形成することによって前記素子領域間で前記第
   １の導電層を不連続にし、 前記仮の絶縁層，前記第１の導電層，および前記溝の内
   面を覆うように付加的な導電層を形成し、 前記付加的な導電層を異方性化学蝕刻することにより前
   記仮の絶縁層上および溝の底面上における前記付加的な
   導電層を除去し、これにより、前記不連続にされた第１
   導電層の両端のそれぞれは前記溝の側壁上に残された前
   記付加的な導電層と一体化され、 前記仮の絶縁層を除去し、 前記一体化された第１の導電層の全表面を覆うように第
   ２の絶縁層を形成し、前記第２の絶縁層を覆うように第
   ２の導電層を形成し、 これにより、前記溝および前記一体化された第１の導電
   層とが自己整合的に簡易に形成され得ることを特徴とす
   る半導体装置の製造方法。 ２．前記第１の導電層は多結晶シリコンで形成され、前
   記第２の絶縁層は前記第１の導電層の表面を熱酸化する
   ことにより形成されたシリコン酸化物であることを特徴
   とする特許請求の範囲第１項記載の半導体装置の製造方
   法。 ３．前記基板はシリコンであり、前記第１の絶縁層は前
   記基板の表面を熱酸化することにより形成されたシリコ
   ン酸化物であることを特徴とする特許請求の範囲第１項
   または第２項に記載の半導体装置の製造方法。 ４．前記分離領域は前記シリコン基板を選択酸化するこ
   とにより形成されたシリコン酸化物であることを特徴と
   する特許請求の範囲第３項記載の半導体装置の製造方
   法。