JPH1145874A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板に対する深さの異なるトレンチ溝
を１回のＲＩＥ工程により、高い位置精度で形成するこ
と 【解決手段】 半導体基板１１表面の全面に、第１のマ
スク用膜１２を形成し、この第１のマスク用膜１２を選
択的にエッチング除去して複数個のエッチング用窓１３
を有する第１のマスクパターンを形成する。次に、前記
第１のマスク用膜１２よりもウェットエッチングにおけ
るエッチングレイトが大きい第２のマスク用膜１６を前
記第１のマスク用膜１２全面に形成し、この第２のマス
ク用膜１６の前記第１のマスク用膜１２に形成された複
数個の窓１３の少なくも１つを含む部分を選択的にエッ
チング除去して、少なくも１つのエッチング用窓を有す
る第２のマスクパターンを形成する。これらの第１およ
び第２のマスクパターンを介して前記半導体基板表面を
ドライエッチングして前記半導体基板内に浅いトレンチ
溝と深いトレンチ溝とを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トレンチ溝を有す
る半導体装置の製造方法に関するもので、特に深さの異
なるトレンチ溝を一つのチップ内に共存させる半導体装
置の製造方法に関するものである。

【０００２】

【従来の技術】半導体装置の高集積化に伴い、半導体基
板にトレンチ溝を形成し、この溝内に誘電体を充填して
素子分離を行なったり、キャパシタを形成した半導体装
置が用いられるようになってきた。このような半導体装
置においては、半導体基板内に単一のトレンチ溝を形成
するばかりでなく、深さの異なる複数個のトレンチ溝を
正確な位置関係を維持しつつ形成する必要性も多くなっ
てきている。

【０００３】図２はこのような構造の半導体装置の一例
を示すもので、トレンチＭＯＳあるいはＵ−ＭＯＳと呼
ばれるパワ−ＭＯＳトランジスタを含む半導体装置の断
面図である。この半導体装置においては、ゲート電極２
０１が基板２０２の表面から形成された深いトレンチ溝
２０３内にゲート絶縁膜２０４を介して埋め込まれてお
り、トレンチ溝２０３の壁面内にチヤンネルが形成され
る。深いトレンチ溝２０３の周囲には、浅いトレンチ溝
２０５が形成されており、この内部にはソース電極２０
６が埋め込まれている。この浅いトレンチ溝２０５に埋
め込まれたソース電極２０６により、Ｐ⁺ ベース領域２
０７とＮ⁺ ソース領域２０８との電気的短絡を基板内の
狭い表面積で行なうことができる。しかしこのような構
造のパワ−ＭＯＳトランジスタの問題点は、深いトレン
チ溝２０３と浅いトレンチ溝２０５を各トレンチ溝のセ
ンター位置間の間隔２０９のズレが少ない状態で形成し
なくてはならない点にある。なお、同図において、基板
２０２はＮ⁺ 層およびＮ^-層が積層されたドレイン層か
らなり、その上表面部分にＰ⁺ ベース領域２０７と^Ｎ+
ソース領域２０８とが形成されている。基板２０２の下
表面からはドレイン電極リード線Ｄが引き出されてい
る。また、ゲート電極２０１、ゲート絶縁膜２０４およ
びＮ⁺ ソース領域２０８の表面は、絶縁層間膜２１０で
覆われている。そして、ゲート電極２０１およびソース
電極２０６からはそれぞれリード線Ｇ、Ｓが引き出され
ている。

【０００４】従来上述したような深さの異なる複数個の
トレンチ溝を半導体基板に形成する方法としては、図３
に示すような方法が知られている。まず、同図（Ａ）の
ように、半導体基板３０１上に酸化膜等の絶縁膜３０２
を形成される。次に、同図（Ｂ）に示すように、絶縁膜
３０２の一部が除去され、浅いトレンチ溝形成用の第１
の窓３０３を有する第１のマスク３０４が形成される。
次に、図３（Ｃ）に示すように、第１のマスク３０４を
介して半導体基板３０１の表面からＲＩＥにより、半導
体基板３０１に浅いトレンチ溝３０５が形成される。次
に、同図（Ｄ）に示すように、第１のマスク３０４を剥
離し、同図（Ｅ）に示すように、酸化膜等の絶縁膜から
なる第２のマスク３０６が形成される。この第２のマス
ク３０６においては、前記浅いトレンチ溝形成用の第１
の穴３０３とは所定の間隔をおいた位置に深いトレンチ
溝形成用の第２の窓３０７が形成される。ついで、この
第２のマスク３０６を介して半導体基板３０１の表面か
らＲＩＥにより、深いトレンチ溝３０８が形成される。
その後第２のマスク３０６を剥離することにより、図示
しないが半導体基板３０１の表面に所定の間隔をおいて
配置された浅いトレンチ溝と深いトレンチ溝が形成され
る。

【０００５】しかしこの製造方法においては、浅いトレ
ンチ溝と深いトレンチ溝をそれぞれ別のＲＩＥ工程によ
り形成しなければならないばかりでなく、それぞれの工
程において異なるマスクを用いたＰＥＰ工程を使用しな
ければならないため、それらのマスクの合わせズレによ
り、トレンチ相互間の相対的位置精度が低下する欠点も
あった。

【０００６】特開平３−１６６７４９号公報には、半導
体基板表面に塗布されるレジストをパターニングした単
一のマスクを用いて、１回のＲＩＥ工程により深さの異
なる溝を形成する製造方法が示されている。すなわちこ
の方法では、まず、半導体基板表面に酸化膜からなるマ
スク材を形成し、その上に溝形成位置に２つの窓が形成
されたレジストパターンをマスクとして用い、一方の窓
内のマスク材である酸化膜表面にはこの酸化膜よりもエ
ッチングレートの低い膜を形成する。そして、このマス
クを介して半導体基板表面に異方性エッチングを施すこ
とにより、エッチングレートの低い膜が形成された窓を
介するエッチングが膜が形成されない窓を介するエッチ
ングより遅いことを利用して、深さの異なる溝を形成す
るものである。

【０００７】しかしながらこの方法では、レジスト材に
設けられた２つの窓の一方内に、さらに酸化膜よりもエ
ッチングレートの低い膜あるいは酸化膜を積層形成する
必要があるが、現実の製造プロセスにおいて実現するこ
とは困難である。なぜならば、レジスト材を残した状態
で、その窓内に酸化膜を形成するには、高温に加熱しな
ければならないが、一般にレジスト材は高温に耐えられ
ないためである。

【０００８】さらに特開昭６１−２３２６２３号公報に
は、同じく１回のドライエッチング工程によって、深さ
の異なる溝を形成する方法が開示されている。すなわ
ち、この方法では、第１の半導体層上の一部領域に絶縁
物層を形成し、この絶縁物層を含む前記第１の半導体層
上に第２の半導体層を形成する。そしてこの第２の半導
体層の表面には前記絶縁物層に対応する領域と、絶縁物
層が形成されていない部分に対応する領域にそれぞれ開
口を有するエッチング用マスクを形成し、前期第１およ
び第２の半導体層に対してドライエッチングを実行す
る。この場合、前記絶縁物層に対応する領域のエッチン
グは絶縁物層のエッチングレートが低いため、絶縁物層
が形成されていない部分に対応する領域のエッチングが
より早く進行する。したがって、深さの異なる溝が形成
される。

【０００９】しかしながら、この方法の問題点は、第２
の半導体層の表面に形成されるエッチング用マスクの位
置合わせが困難なことである。すなわち、このマスクは
開口の位置を第１の半導体層と第２の半導体層との境界
部に埋め込まれた絶縁物層の位置に合わせなければなら
ないため、その精度を向上することは極めて困難であ
る。

【００１０】

【発明が解決しようとする課題】上述したように従来の
製造方法では、ドライエッチングの一種であるリアクテ
ィブ・イオン・エッチング工程（以下ＲＩＥ工程とい
う。）およびフォト・エッチング・プロセス（以下ＰＥ
Ｐ工程という。）工程が複数回必要であり、工程が複雑
化したり、マスク合わせによる位置精度が低下する問題
があり、また、１回のＲＩＥ工程により製造する方法に
おいても、現実のプロセスでの適用の容易性あるいは、
トレンチ溝間の位置精度の点で問題があった。

【００１１】したがって本発明の目的は、従来技術で実
現出来なかった、半導体基板に対する深さの異なるトレ
ンチ溝の１回のＲＩＥ工程での実施を図り工程短縮を実
現し、かつトレンチ溝の位置精度を向上させる事で一層
の微細化・高集積化を実現することにある。

【００１２】

【課題を解決するための手段】本発明の製造方法は、半
導体基板表面の全面に、第１のマスク用膜を形成する工
程と、この第１のマスク用膜を選択的にエッチング除去
して複数個のエッチング用窓を有する第１のマスクパタ
ーンを形成する工程と、前記第１のマスク用膜よりもウ
ェットエッチングにおけるエッチングレイトが大きい第
２のマスク用膜を前記第１のマスク用膜全面に形成する
工程と、この第２のマスク用膜の前記第１のマスク用膜
に形成された複数個の窓の少なくも１つを含む部分を選
択的にウェットエッチングにより除去して、少なくも１
つのエッチング用窓を有する第２のマスクパターンを形
成する工程と、この第２のマスクパターンを介して前記
半導体基板表面をウェットエッチングして前記第１のマ
スクパターンのエッチング用窓内に堆積された第２のマ
スク用膜を除去する工程と、これらの第１および第２の
マスクパターンを介して前記半導体基板表面をドライエ
ッチングして前記半導体基板内に浅いトレンチ溝と深い
トレンチ溝とを形成することを特徴とするものである。

【００１３】また、本発明の製造方法は、前記ドライエ
ッチングはＲＩＥエッチングであり、エッチングレート
の大きさが、前記半導体基板、第２のマスク用膜、第１
のマスク用膜の順になる条件下で行なうことを特徴とす
るものである。

【００１４】さらに、本発明においては、前記第２のマ
スク用膜は前記第２のマスク用膜よりもウェットエッチ
ングにおけるエッチングレイトが大きい材料により構成
され、前記ウェットエッチングにより、前記第１のマス
クパターンのエッチング用窓内に堆積された第２のマス
ク用膜を除去することを特長とするものである。

【００１５】このような本発明によれば、Ｓｉ等の半導
体基板にＲＩＥ加工によってトレンチ溝を選択的に形成
する場合に、そのマスク材となる膜を２層以上の膜で構
成することにより、１回のＲＩＥ工程で深さの異なるト
レンチ溝を正確な位置関係のもとで形成することがで
き、また、異なるトレンチ溝の深さの差を任意に選択す
ることもできる。

【００１６】

【発明の実施の形態】以下、本発明の一実施形態につい
て、図１を参照して説明する。

【００１７】図１（Ａ）〜（Ｅ）は本発明の製造方法の
工程フロー図である。以下本発明の製造方法を工程順に
説明する。

【００１８】初めに、工程（Ａ）において、一定のＲＩ
Ｅ条件下でＳｉ等の半導体基板１１に比べＲＩＥによる
エッチングレートが小さい熱酸化膜等の第１のマスク用
膜１２を半導体基板１１上の全面に形成する。

【００１９】次に工程（Ｂ）において、後のＲＩＥ工程
で半導体基板１１にトレンチ溝を形成したい任意の部分
について、ＰＥＰとウェットエッチング技術を用いて選
択的に第１のマスク用膜１２を除去してエッチング用窓
１３、１４を有する第１のドライエッチング用マスク１
５を形成する。そして工程（Ｃ）において、ウェットエ
ッチングでのエッチングレートが第１のマスク用膜１２
よりも大きいＰＳＧ膜等の第２のマスク用膜１６を全面
に積層する。この第２のマスク用膜１５上に、さらに、
フォトレジストマスク１７を積層形成する。このフォト
レジストマスク１７は、第１のエッチング用マスク１５
の一方のエッチング用窓１４の上部に、この窓１４とほ
ぼ同じ開口面積のウェットエッチング用窓１８を有して
いる。このフォトレジストマスク１７を介して、ウェッ
トエッチングを行い、第１のマスク用膜１２と第２のマ
スク用膜１６とのエッチングレートの違いを活用し、選
択的に第２のマスク用膜１６を除去してエッチング用窓
１９を形成した後、フォトレジストマスク１７も剥離し
て、工程（Ｄ）に示すように、第１のエッチング用マス
ク１５の上に、第２のドライエッチング用マスク２０を
積層形成する。この状態においては、第１のドライエッ
チング用マスク１５のエッチング用窓１４内の第２のマ
スク用膜１６も除去され、半導体基板１１の表面が露出
している。

【００２０】この状態で半導体基板１１のトレンチ溝加
工を目的にしたＲＩＥ加工を開始する。工程（Ｅ）は、
半導体基板１１の表面が露出したエッチング用窓１４部
分のエッチングが進み深いトレンチ溝２１が形成されつ
つある状態である。この時、第１のエッチング用マスク
１５上に積層されていた第２のマスク用膜１６のエッチ
ングも進み、調度エッチング用マスク１５のエッチング
用窓１３を埋めていた第２のマスク用膜１６がエッチン
グされつくした時点の状態である。この時点での深いト
レンチ溝２１の深さが、後述する浅いトレンチ溝と深い
トレンチ溝２１との差になる。

【００２１】工程（Ｆ）は、引き続きＲＩＥ加工が継続
され、浅いトレンチ溝２２が所定の深さになるまで行わ
れ、そこで終了する。

【００２２】上記のように、本発明の製造方法において
は、半導体基板１１の表面において、第１のマスク用膜
１２と第２のマスク用膜１６が共にエッチング除去され
半導体基板１１の表面が露出しているエッチング用窓１
４領域と、第１のマスク用膜１２がエッチング除去され
ているものの第２のマスク用膜１６は残存しているエッ
チング用窓１３領域と、第１のマスク用膜１２と第２の
マスク用膜１６が共に積層残存しているチング用窓１
３、１４以外の領域とが存在し、この状態下でエッチン
グレートの大きさが、半導体基板１１、第２のマスク用
膜１６、第１のマスク用膜１２の順になる条件を選択し
たＲＩＥ工程を実施する。そしてＲＩＥ工程を連続して
行っていく過程で、当初はエッチング用窓１４領域露出
している半導体基板１１の表面がＲＩＥエッチングさ
れ、次にはエッチング用窓１３領域の第２のマスク用膜
１６がＲＩＥエッチングされ、この第２のマスク用膜１
６が完全にＲＩＥエッチング除去されつくした時点でそ
の下の半導体基板１１の表面がＲＩＥエッチングされ始
める。本発明の製造方法は、このような工程を経ること
により、一度のＲＩＥ作業で深さの異なるトレンチ溝を
形成でき、かつ異なる深さのトレンチ溝を含めた全トレ
ンチ溝相互の中心間の距離が第１のドライエッチング用
マスク１５による一度のエッチングで規定されるため、
中心間距離のバラツキが少なく形成できる。

【００２３】また、本発明においては、第２のドライエ
ッチング用マスク２０の製造をウェットエッチングを用
いて行い、第２のマスク用膜１６の材料として例えばＰ
ＳＧのような、第１のマスク用膜１２の材料であるＳｉ
の酸化膜よりもウェットエッチングレートの大きい材料
を用いることにより、第１のマスク用膜１２の特に横方
向のオーバーエッチングを防止して、マスクパターンの
寸法精度を維持することができる。

【００２４】

【発明の効果】本発明によれば、半導体基板に深さの異
なる複数のトレンチ溝を一回のＲＩＥ工程により高い位
置精度で形成することが可能となり、各種のトレンチデ
バイスの大幅な工程短縮と一層の微細化によるチップ縮
小が実現出来る。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法の一実施形
態を示す工程フロー図である。

【図２】本発明に係る半導体装置の製造方法により製造
される半導体装置の一例を示す断面図である。

【図３】従来の半導体装置の製造方法の一例を示す工程
フロー図である。

【符号の説明】

１１…半導体基板 １２…第１のマスク用膜 １３…エッチング用窓 １４…エッチング用窓 １５…第１のエッチング用マスク １６…第２のマスク用膜 １７…フォトレジストマスク １８…ウェットエッチング用窓 １９…エッチング用窓 ２０…第２のドライエッチング用マスク ２１…深いトレンチ溝 ２２…浅いトレンチ溝

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板表面の全面に、第１のマスク
   用膜を形成する工程と、この第１のマスク用膜を選択的
   にエッチング除去して複数個のエッチング用窓を有する
   第１のマスクパターンを形成する工程と、前記第１のマ
   スク用膜よりもウェットエッチングにおけるエッチング
   レイトが大きい第２のマスク用膜を前記第１のマスク用
   膜全面に形成する工程と、この第２のマスク用膜の前記
   第１のマスク用膜に形成された複数個の窓の少なくも１
   つを含む部分を選択的にウェットエッチングにより除去
   して、少なくも１つのエッチング用窓を有する第２のマ
   スクパターンを形成する工程と、この第２のマスクパタ
   ーンを介して前記半導体基板をウェットエッチングして
   前記第１のマスクパターンのエッチング用窓内に堆積さ
   れた第２のマスク用膜を除去する工程と、これらの第１
   および第２のマスクパターンを介して前記半導体基板表
   面をドライエッチングして前記半導体基板内に浅いトレ
   ンチ溝と深いトレンチ溝とを形成することを特徴とする
   半導体装置の製造方法。
2. 【請求項２】 前記ドライエッチングはＲＩＥエッチン
   グであり、エッチングレートの大きさが、前記半導体基
   板、第２のマスク用膜、第１のマスク用膜の順になる条
   件下で行なうことを特徴とする請求項１記載の半導体装
   置の製造方法。
3. 【請求項３】 前記第２のマスク用膜は前記第２のマス
   ク用膜よりもウェットエッチングにおけるエッチングレ
   イトが大きい材料により構成され、前記ウェットエッチ
   ングにより、前記第１のマスクパターンのエッチング用
   窓内に堆積された第２のマスク用膜を除去することを特
   長とする請求項２記載の半導体装置の製造方法。