CN110148580B - 一种双深度浅沟道隔离槽及其制备方法 - Google Patents
一种双深度浅沟道隔离槽及其制备方法 Download PDFInfo
- Publication number
- CN110148580B CN110148580B CN201910407317.XA CN201910407317A CN110148580B CN 110148580 B CN110148580 B CN 110148580B CN 201910407317 A CN201910407317 A CN 201910407317A CN 110148580 B CN110148580 B CN 110148580B
- Authority
- CN
- China
- Prior art keywords
- isolation
- isolation groove
- photoresist layer
- patterned
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 181
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000004380 ashing Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种双深度浅沟道隔离槽及其制备方法，双深度浅沟道隔离槽的制备方法包括：提供一衬底，衬底上依次形成有硬掩模层和图形化的第一光刻胶层；以图形化的第一光刻胶层为掩模，刻蚀形成第一开口和第二开口，再去除第一光刻胶层；在硬掩模层上形成图形化的第二光刻胶层；以图形化的第二光刻胶层和硬掩模层为掩模，刻蚀形成第二隔离槽的第一部分，再去除所述第二光刻胶层；以硬掩模层为掩模，刻蚀形成第二隔离槽的第二部分和第一隔离槽，使得感光区的第一隔离槽和逻辑区的第二隔离槽同时形成，提高了感光器件的电性性能，还提高了STI电性隔离的性能，同时，降低了工艺难度，扩大了工艺窗口。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种双深度浅沟道隔离槽及其制备方法。
背景技术
浅沟道隔离(STI，Shallow Trench Isolation)工艺是CMOS器件形成的关键工艺之一，随着器件尺寸的不断缩小，光刻胶厚度受到限制，而STI的刻蚀深度没有太大的减小，使光刻胶不能满足作为STI刻蚀掩膜层的厚度要求，所以在130nm技术节点后，现有技术中广泛采用氮化硅硬掩膜工艺来进行STI刻蚀。
同时，基于先进工艺平台(<65nm)的CIS(CMOS Image Sensor，CMOS图像传感器)产品是目前芯片制造领域的热点，由于CIS芯片上同时具有感光区(Pixel)和周围逻辑区(Logic)，使其制造工艺与传统逻辑或记忆芯片有很多不同之处，在STI关键工艺上，由于感光区和逻辑区的STI深度要求不同，所以现有技术中的CIS产品一般采用Dual STI(双深度浅沟道隔离槽)工艺来形成两种深度的STI结构，例如CN103515290A，CN103400796A，CN104201137A，CN104201146A，CN103378110A，CN102005404A等专利中提及的STI结构。
而形成双深度STI结构的传统工艺中出现了STI电性隔离的性能较低，以及后续形成的感光器件的电性性能较差的问题。因此，需要一种双深度浅沟道隔离槽的制备方法，以避免上述缺点。
发明内容
本发明的目的在于提供一种双深度浅沟道隔离槽及其制备方法，在形成双深度浅沟道隔离槽结构的同时，提高了STI电性隔离的性能，还提高了后续形成的感光器件的电性性能。
为了解决上述问题，本发明提供了一种双深度浅沟道隔离槽的制备方法，包括以下步骤：
提供一衬底，所述衬底上依次形成有硬掩模层和图形化的第一光刻胶层；
以图形化的所述第一光刻胶层为掩模，刻蚀所述硬掩模层形成第一开口和第二开口，再去除所述第一光刻胶层；
在所述硬掩模层上形成图形化的第二光刻胶层，图形化的所述第二光刻胶层填充所述第一开口，并暴露出所述第二开口；
以图形化的所述第二光刻胶层和硬掩模层为掩模，刻蚀所述衬底，以形成第二隔离槽的第一部分，所述第二开口位于所述第二隔离槽的第一部分上方，再去除所述第二光刻胶层；以及
以所述硬掩模层为掩模，刻蚀所述衬底，以形成第二隔离槽的第二部分和第一隔离槽，所述第二隔离槽的第一部分和第二部分连通，以形成第二隔离槽，所述第一开口位于所述第一隔离槽上方。
可选的，去除所述第二光刻胶层包括：
利用氮气和氢气混合气体灰化方式去除所述第二光刻胶层。
进一步的，图形化的所述第一光刻胶层的厚度为
图形化的所述第二光刻胶层的厚度为
进一步的，去除所述第一光刻胶层包括：
利用氧气灰化方式和湿法刻蚀工艺去除所述第一光刻胶层。
可选的，所述衬底包括感光区和逻辑区，所述第一隔离槽位于所述感光区，所述第二隔离槽位于所述逻辑区，所述第一隔离槽的深度小于第二隔离槽的深度。
可选的，所述第一隔离槽的深度为
所述第二隔离槽的深度为
可选的，在所述衬底和硬掩模层之间，还形成了介质层，所述介质层的厚度为
可选的，所述硬掩模层的厚度为
本发明还提供了一种双深度浅沟道隔离槽，采用上述的制备方法制备而成。
可选的，应用于CIS图像传感器中。
与现有技术相比存在以下有益效果：
本发明提供的一种双深度浅沟道隔离槽及其制备方法，在所述双深度浅沟道隔离槽的制备方法中，在形成双深度浅沟道隔离槽(即第一隔离槽和第二隔离槽)时，在没有增加工艺步骤的情况下，使得感光区的第一隔离槽和逻辑区的第二隔离槽同时形成，避免了先形成感光区的第一隔离槽后金属污染风险的产生，从而提高了后续形成的感光器件的电性性能；同时，逻辑区中的第二隔离槽与所述第一隔离槽的同时形成，避免了第二隔离槽侧壁的双斜度形貌的产生，从而提高了STI电性隔离的性能，降低了工艺难度，扩大了工艺窗口。进一步的，采用氮气和氢气混合气体灰化方式去除所述第二光刻胶层，使得后续第二隔离槽的第二部分时不会在第二隔离槽的侧壁上形成双斜度形貌，进一步提高了STI电性隔离的性能。
附图说明
图1a-1e为一种双深度浅沟道隔离槽的制备方法各步骤中的结构示意图；
图2为本发明一实施例的双深度浅沟道隔离槽的制备方法的流程示意图；
图3a-3e为本发明一实施例的双深度浅沟道隔离槽的制备方法各步骤中的结构示意图。
附图标记说明：
图1a-1e中：
I-感光区；II-逻辑区；
10-衬底；11-氧化硅；12-氮化硅硬掩膜层；13-第一光刻胶；14-第一隔离槽；15-第二隔离槽；15a-第二隔离槽的第一部分；15b-第二隔离槽的第二部分；16-第二光刻胶；
图3a-3e中：
I-感光区；II-逻辑区；
100-衬底；110-介质层；120-硬掩膜层；
210-第一光刻胶层；220-第二光刻胶层；
310-第一开口；320-第二开口；
410-第一隔离槽；420-第二隔离槽；421-第二隔离槽的第一部分；422-第二隔离槽的第二部分。
具体实施方式
传统的双深度浅沟道隔离槽的制备方法包括以下步骤：
步骤S11：请参阅图1a，提供包括感光区I和逻辑区II的衬底10，在衬底10上依次沉积氧化硅11、氮化硅硬掩膜层12以及图形化的第一光刻胶13；
步骤S12：请参阅图1b，通过第一次干法刻蚀工艺依次刻蚀所述氮化硅硬掩膜层12和氧化硅11，并刻蚀停止在部分深度的衬底10中，以形成第一隔离槽14和第二隔离槽的第一部分15a，所述第一隔离槽14位于所述感光区I，所述第一部分15a位于所述逻辑区II，再通过氧气灰化方式和湿法刻蚀工艺清洗去除剩余第一光刻胶13；
步骤S13：请参阅图1c，在所述氮化硅硬掩膜层12上形成图形化的第二光刻胶16，图形化的所述第二光刻胶16填充所述第一隔离槽14，所述图形化的第二光刻胶16暴露出所述第二隔离槽的第一部分15a；
步骤S14：请参阅图1d，通过第二次干法刻蚀工艺进一步刻蚀所述第二隔离槽的第一部分15a，以形成第二隔离槽的第二部分15b，所述第二隔离槽的第二部分15b位于所述第一部分15a底部，所述第二隔离槽的第一部分15a和第二部分15b连通，此时，所述第二隔离槽的第一部分15a和第二部分15b共同构成第二隔离槽15。
步骤S15：请参阅图1e，通过氧气灰化工艺和湿法刻蚀工艺清洗去除剩余第二光刻胶16，最终形成双深度浅沟道隔离槽。
发明人研究发现，在形成第一隔离槽和第二隔离槽的第一部分之后，感光区反复经历了氧气灰化、湿法刻蚀和光刻胶图形化处理等工艺，使得位于感光区的第一隔离槽长时间暴露在外界环境(例如大气环境)中，大大增加了各工艺对第一隔离槽金属污染的风险，从而造成后续形成的感光器件的暗电流、白噪点等电性性能下降以及潜在风险，使得器件失效。
发明人还发现，第二隔离槽是通过两次干法刻蚀工艺最终形成的，即，第二隔离槽是通过第二隔离槽的第一部分和第二隔离槽的第二部分的两次干法刻蚀工艺形成的，而这两次干法刻蚀工艺之间的工艺步骤(例如去除剩余第一光刻胶的氧气灰化工艺和湿法刻蚀清洗工艺，以及第二光刻胶图形化处理工艺等)会造成第二隔离槽的第一部分侧壁生长出自然氧化层，该自然氧化层使得第二次干法刻蚀后第二隔离槽的第一部分的侧壁角度与第二隔离槽的第二部分的侧壁角度不一致，即，形成双斜度侧壁形貌(double slope)的第二隔离槽，从而降低了STI电性隔离的性能。
基于上述研究，在所述双深度浅沟道隔离槽的制备方法中，在形成双深度浅沟道隔离槽(即第一隔离槽和第二隔离槽)时，在没有增加工艺步骤的情况下，使得感光区的第一隔离槽和逻辑区的第二隔离槽同时形成，避免了先形成感光区的第一隔离槽后金属污染风险的产生，从而提高了后续形成的感光器件的电性性能；同时，逻辑区中的第二隔离槽与所述第一隔离槽的同时形成，避免了第二隔离槽侧壁的双斜度形貌的产生，从而提高了STI电性隔离的性能，降低了工艺难度，扩大了工艺窗口。进一步的，采用氮气和氢气混合气体灰化方式去除所述第二光刻胶层，使得后续第二隔离槽的第二部分时不会在第二隔离槽的侧壁上形成双斜度形貌，进一步提高了STI电性隔离的性能。
以下将对本发明的一种双深度浅沟道隔离槽及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种双深度浅沟道隔离槽的制备方法。图2为本实施例的双深度浅沟道隔离槽的制备方法的流程示意图。如图2所示，该制备方法包括以下步骤：
步骤S21：提供一衬底，所述衬底上依次形成有硬掩模层和图形化的第一光刻胶层；
步骤S22：以图形化的所述第一光刻胶层为掩模，刻蚀所述硬掩模层形成第一开口和第二开口，再去除所述第一光刻胶层；
步骤S23：在所述硬掩模层上形成图形化的第二光刻胶层，图形化的所述第二光刻胶层填充所述第一开口，并暴露出所述第二开口；
步骤S24：以图形化的所述第二光刻胶层和硬掩模层为掩模，刻蚀所述衬底，以形成第二隔离槽的第一部分，所述第二开口位于所述第二隔离槽的第一部分上方，再去除所述第二光刻胶层；以及
步骤S25：以所述硬掩模层为掩模，刻蚀所述衬底，以形成第一隔离槽和第二隔离槽的第二部分，所述第二隔离槽的第一部分和第二部分连通，以形成第二隔离槽，所述第一开口位于所述第一隔离槽上方。
下面结合具体实施例和图3a-3e详细说明本发明的双深度浅沟道隔离槽的制备方法。
如图3a所示，首先执行步骤S21，提供一衬底100，所述衬底100上依次形成有硬掩模层和图形化的第一光刻胶层210。
具体的：首先，提供一包括感光区I和逻辑区II的衬底100，所述衬底100上形成有介质层110，所述衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)衬底、体硅(bulk silicon)衬底、锗衬底、锗硅衬底、磷化铟(InP)衬底、砷化镓(GaAs)衬底或者绝缘体上锗衬底等。所述介质层110可以是氧化硅层，其厚度例如是
接着，在所述衬底100上通过化学气相沉积方式形成硬掩模层120，所述硬掩模层120可以是氮化硅层、氮氧化硅层、氧化硅-氮化硅堆叠层或氧化硅-氮化硅-氧化硅堆叠层，所述硬掩模层的厚度例如是
接着，在所述硬掩模层120上涂覆第一光刻胶层210，图形化的所述第一光刻胶层210的厚度例如是
一般来说，第一光刻胶层210的厚度根据刻蚀的沟槽的线宽或者光刻胶种类的不同可以进行调整。接着，在所述感光区I和逻辑区II定义形成双深度浅沟道隔离槽的位置曝光、显影等工艺图形化所述第一光刻胶层210。
如图3b所示，接着执行步骤S22，以图形化的所述第一光刻胶层210为掩模，刻蚀所述硬掩模层120形成第一开口310和第二开口320，再去除所述第一光刻胶层210。其中，所述第一开口310位于所述感光区I，所述第二开口320位于所述逻辑区II。
形成第一开口310和第二开口320的工艺例如是在ICP(电感耦合等离子体)反应腔室内进行。所述第一开口310和第二开口320暴露所述衬底100。图形化所述第一光刻胶层210用来定义所述第一开口310和第二开口320，通过第一开口310定义后续步骤中的第一隔离槽的开口宽度，通过第二开口320定义后续步骤中的第二隔离槽的开口宽度。
本实施例中，通过采用灰化(例如氧气灰化)方式和湿法刻蚀工艺清洗去除剩余的所述第一光刻胶层210。
如图3c所示，同时请参阅图3b，接着执行步骤S23，在所述硬掩模层120上形成图形化的第二光刻胶层220，图形化的所述第二光刻胶层220填充所述第一开口310，并暴露出所述第二开口320。图形化的所述第二光刻胶层320的厚度例如是
图形化的所述第二光刻胶层220暴露出了所述第二开口320，且暴露出的光刻胶尺寸较第二开口320的尺寸大。
如图3d所示，同时请参阅图3c，接着执行步骤S24，以图形化的所述第二光刻胶层220和硬掩模层为掩模120，刻蚀所述衬底100，以形成第二隔离槽的第一部分421，所述第二开口320位于所述第二隔离槽的第一部分421上方，再去除所述第二光刻胶层220。
具体的，首先，在ICP(电感耦合等离子体)反应腔室内，在所述第二开口320处，以图形化的所述第二光刻胶层320和硬掩模层120为掩模，刻蚀第二开口320下方的所述衬底100，以形成所述第二隔离槽的第一部分421，此时，所述第二隔离槽的第一部分421位于所述第二开口320的下方，所述第二隔离槽的第一部分421的深度例如为
接着，依然在ICP(电感耦合等离子体)反应腔室内，通过灰化(例如是氮气和氢气混合气体灰化)方式去除剩余的所述第二光刻胶层。在去除所述第二光刻胶层工艺中，采用了氮气和氢气混合气体进行的灰化处理，避免了在第二隔离槽的第一部分421的侧壁上生成自然氧化层，其有利于避免了第二隔离槽的第一部分421的侧壁角度和后续形成第二隔离槽的第二部分的侧壁角度不一致的问题，即避免了形成第二隔离槽时在其侧壁上出现双斜度形貌的问题，从而提高了STI电性隔离的性能，降低了工艺难度，扩大了工艺窗口。另外，形成第二隔离槽的第一部分421的刻蚀工艺和去除第二光刻胶层工艺在同一个反应腔室内进行，而不是现有工艺的在多个工艺腔室中进行，其降低了工作复杂程度，提高了工作效率。
如图3e所示，接着执行步骤S25，以所述硬掩模层120为掩模，刻蚀所述衬底100，以形成第一隔离槽410和第二隔离槽的第二部分422，所述第二隔离槽的第一部分421和第二部分422连通，以形成第二隔离槽420，所述第一开口310位于所述第一隔离槽410上方。可知，所述第一隔离槽410位于所述感光区I，所述第二隔离槽420位于所述逻辑区II。
该步骤依然在在ICP(电感耦合等离子体)反应腔室内进行。其中，所述第二隔离槽的第二部分422位于所述第二隔离槽的第一部分421的槽底，所述第一隔离槽的深度例如是
所述第二隔离槽的第二部分422的深度例如是
此时，所述第二隔离槽420的深度例如是
所述第一隔离槽410的深度小于第二隔离槽420的深度。由上可知，本步骤同时形成了双深度浅沟道隔离槽的第一隔离槽和第二隔离槽，避免了先形成感光区的第一隔离槽后的金属污染风险，从而提高了后续形成的感光器件的电性性能；同时，逻辑区中的第二隔离槽与所述第一隔离槽的同时形成，避免了隔离槽侧壁的双斜度形貌的产生，从而提高了STI电性隔离的性能，同时还扩大了工艺窗口。
本实施例还提供了一种双深度浅沟道隔离槽，采用上述方法制备而成。所述双深度浅沟道隔离槽例如是应用于CIS图像传感器中。
综上所述，本发明提供的一种双深度浅沟道隔离槽及其制备方法，在所述双深度浅沟道隔离槽的制备方法中，在形成双深度浅沟道隔离槽(即第一隔离槽和第二隔离槽)时，在没有增加工艺步骤的情况下，使得感光区的第一隔离槽和逻辑区的第二隔离槽同时形成，避免了先形成感光区的第一隔离槽后金属污染风险的产生，从而提高了后续形成的感光器件的电性性能；同时，逻辑区中的第二隔离槽与所述第一隔离槽的同时形成，避免了第二隔离槽侧壁的双斜度形貌的产生，从而提高了STI电性隔离的性能，降低了工艺难度，扩大了工艺窗口。进一步的，采用氮气和氢气混合气体灰化方式去除所述第二光刻胶层，使得后续第二隔离槽的第二部分时不会在第二隔离槽的侧壁上形成双斜度形貌，进一步提高了STI电性隔离的性能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种双深度浅沟道隔离槽的制备方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上依次形成有硬掩模层和图形化的第一光刻胶层；
以图形化的所述第一光刻胶层为掩模，刻蚀所述硬掩模层形成第一开口和第二开口，再去除所述第一光刻胶层；
在所述硬掩模层上形成图形化的第二光刻胶层，图形化的所述第二光刻胶层填充所述第一开口，并暴露出所述第二开口；
以图形化的所述第二光刻胶层和硬掩模层为掩模，刻蚀所述衬底，以形成第二隔离槽的第一部分，所述第二开口位于所述第二隔离槽的第一部分上方，再利用氮气和氢气混合气体灰化方式去除所述第二光刻胶层；以及
以所述硬掩模层为掩模，刻蚀所述衬底，以形成第二隔离槽的第二部分和第一隔离槽，所述第二隔离槽的第一部分和第二部分连通，以形成第二隔离槽，所述第一开口位于所述第一隔离槽上方。
2.如权利要求1所述的制备方法，其特征在于，图形化的所述第一光刻胶层的厚度为
图形化的所述第二光刻胶层的厚度为
3.如权利要求2所述的制备方法，其特征在于，去除所述第一光刻胶层包括：
利用氧气灰化方式和湿法刻蚀工艺去除所述第一光刻胶层。
4.如权利要求1所述的制备方法，其特征在于，所述衬底包括感光区和逻辑区，所述第一隔离槽位于所述感光区，所述第二隔离槽位于所述逻辑区，所述第一隔离槽的深度小于第二隔离槽的深度。
5.如权利要求4所述的制备方法，其特征在于，所述第一隔离槽的深度为
所述第二隔离槽的深度为
6.如权利要求1所述的制备方法，其特征在于，在所述衬底和硬掩模层之间还形成了介质层，所述介质层的厚度为
7.如权利要求1所述的制备方法，其特征在于，所述硬掩模层的厚度为
8.一种双深度浅沟道隔离槽，其特征在于，采用权利要求1-7所述的制备方法制备而成。
9.如权利要求8所述的双深度浅沟道隔离槽，其特征在于，应用于CIS图像传感器中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407317.XA CN110148580B (zh) | 2019-05-15 | 2019-05-15 | 一种双深度浅沟道隔离槽及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407317.XA CN110148580B (zh) | 2019-05-15 | 2019-05-15 | 一种双深度浅沟道隔离槽及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110148580A CN110148580A (zh) | 2019-08-20 |
| CN110148580B true CN110148580B (zh) | 2021-07-02 |
Family
ID=67595647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910407317.XA Active CN110148580B (zh) | 2019-05-15 | 2019-05-15 | 一种双深度浅沟道隔离槽及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148580B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111211090B (zh) * | 2019-12-11 | 2020-11-13 | 合肥晶合集成电路有限公司 | 沟槽制作方法及半导体隔离结构制作方法 |
| CN111063616A (zh) * | 2019-12-30 | 2020-04-24 | 广州粤芯半导体技术有限公司 | 沟槽的形成方法及刻蚀设备 |
| CN112086507A (zh) * | 2020-10-22 | 2020-12-15 | 电子科技大学 | 一种SiC MOSFET器件元胞及其制造方法 |
| CN113224099B (zh) * | 2021-04-28 | 2022-10-04 | 华虹半导体(无锡)有限公司 | Cmos光学传感器的深槽隔离结构形成方法 |
| CN114121776B (zh) * | 2022-01-26 | 2022-04-19 | 晶芯成(北京)科技有限公司 | 一种半导体隔离结构的制造方法 |
| CN115995384B (zh) * | 2023-03-24 | 2023-06-16 | 合肥晶合集成电路股份有限公司 | 沟槽的制备方法 |
| CN117038688A (zh) * | 2023-08-18 | 2023-11-10 | 武汉新芯集成电路制造有限公司 | 双深度沟槽的形成方法以及图像传感器的形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145874A (ja) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| CN1638088A (zh) * | 2003-12-26 | 2005-07-13 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| CN103295952A (zh) * | 2013-05-23 | 2013-09-11 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
| CN104201147A (zh) * | 2014-09-10 | 2014-12-10 | 格科微电子（上海）有限公司 | 双浅沟槽隔离的形成方法 |
| CN106229289A (zh) * | 2016-07-28 | 2016-12-14 | 上海华力微电子有限公司 | 一种双有源区浅沟槽的形成方法 |
| CN108281356A (zh) * | 2018-01-22 | 2018-07-13 | 上海华力微电子有限公司 | 光刻胶去除方法 |
| US10192918B2 (en) * | 2009-04-03 | 2019-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor including dual isolation and method of making the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344942B2 (en) * | 2005-01-26 | 2008-03-18 | Micron Technology, Inc. | Isolation regions for semiconductor devices and their formation |
| CN100461375C (zh) * | 2005-12-05 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 制造用于闪存半导体器件的隔离结构的方法 |
| KR101396124B1 (ko) * | 2007-12-21 | 2014-05-19 | 삼성전자주식회사 | 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| CN101777491B (zh) * | 2009-01-09 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 开启接触孔的方法 |
| CN103137440B (zh) * | 2011-11-21 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶移除方法 |
| US8872301B2 (en) * | 2012-04-24 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual profile shallow trench isolation apparatus and system |
| CN102916024B (zh) * | 2012-10-08 | 2015-12-02 | 上海华力微电子有限公司 | 一种形成双深度隔离沟槽的方法 |
| US9887095B2 (en) * | 2013-03-12 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an etch process with silicon concentration control |
| CN103311173A (zh) * | 2013-05-23 | 2013-09-18 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
| CN103400796B (zh) * | 2013-08-14 | 2015-07-08 | 上海华力微电子有限公司 | 双深度浅沟道隔离槽的刻蚀工艺 |
| US9355964B2 (en) * | 2014-03-10 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming alignment marks and structure of same |
| US9330956B1 (en) * | 2015-01-26 | 2016-05-03 | United Microelectronics Corporation | Method for manufacturing semiconductor device |
-
2019
- 2019-05-15 CN CN201910407317.XA patent/CN110148580B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145874A (ja) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| CN1638088A (zh) * | 2003-12-26 | 2005-07-13 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| US10192918B2 (en) * | 2009-04-03 | 2019-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor including dual isolation and method of making the same |
| CN103295952A (zh) * | 2013-05-23 | 2013-09-11 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
| CN104201147A (zh) * | 2014-09-10 | 2014-12-10 | 格科微电子（上海）有限公司 | 双浅沟槽隔离的形成方法 |
| CN106229289A (zh) * | 2016-07-28 | 2016-12-14 | 上海华力微电子有限公司 | 一种双有源区浅沟槽的形成方法 |
| CN108281356A (zh) * | 2018-01-22 | 2018-07-13 | 上海华力微电子有限公司 | 光刻胶去除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110148580A (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148580B (zh) | 一种双深度浅沟道隔离槽及其制备方法 | |
| KR101746709B1 (ko) | 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 | |
| US20070042564A1 (en) | Semiconductor including STI and method for manufacturing the same | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US5599736A (en) | Fabrication method for polysilicon contact plugs | |
| TWI593105B (zh) | 半導體裝置結構之形成方法 | |
| US11256114B2 (en) | Semiconductor device and method of making | |
| US11127833B2 (en) | Method to improve HKMG contact resistance | |
| US20050158964A1 (en) | Method of forming an STI feature to avoid electrical charge leakage | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US20100129983A1 (en) | Method of Fabricating Semiconductor Device | |
| CN114578477A (zh) | 具有衰减器的波导 | |
| JP3076772B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| US10192777B2 (en) | Method of fabricating STI trench | |
| CN116666302A (zh) | 浅沟槽隔离结构及其制备方法、半导体结构 | |
| TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
| US10304679B2 (en) | Method of fabricating a mask | |
| US6281063B1 (en) | Method for manufacturing trench isolation | |
| KR100327656B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100322532B1 (ko) | 다공성 실리콘막을 이용한 트렌치 소자분리방법 | |
| CN116053214B (zh) | 半导体结构及其制备方法 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| TW508732B (en) | Method of concurrent formation of gate dielectric layer and minute spacer layer | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |