CN100461375C - 制造用于闪存半导体器件的隔离结构的方法 - Google Patents

制造用于闪存半导体器件的隔离结构的方法 Download PDF

Info

Publication number
CN100461375C
CN100461375C CNB2005101113864A CN200510111386A CN100461375C CN 100461375 C CN100461375 C CN 100461375C CN B2005101113864 A CNB2005101113864 A CN B2005101113864A CN 200510111386 A CN200510111386 A CN 200510111386A CN 100461375 C CN100461375 C CN 100461375C
Authority
CN
China
Prior art keywords
thickness
depth
memory cell
dielectric layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101113864A
Other languages
English (en)
Other versions
CN1979808A (zh
Inventor
金达
唐树澍
杨左娅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005101113864A priority Critical patent/CN100461375C/zh
Priority to US11/556,131 priority patent/US7427552B2/en
Publication of CN1979808A publication Critical patent/CN1979808A/zh
Application granted granted Critical
Publication of CN100461375C publication Critical patent/CN100461375C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于制造嵌入闪存器件的集成电路器件如闪存器件的方法。提供半导体衬底，形成覆盖在存储单元区域上具有第一厚度的第一电介质层和覆盖在外周区域上具有第二厚度的第二电介质层。形成覆盖第一电介质层的衬垫氧化物层，并形成覆盖衬垫氧化物层的氮化物层。图案化氮化物层以暴露外周区域中的第一沟槽区域，并暴露存储单元区域中的第二沟槽区域，同时保持第一电介质层的一部分。在第一沟槽区域中形成具有第一深度的第一沟槽结构，同时第一电介质层的部分保护第二沟槽区域。去除部分第一电介质层以暴露第二沟槽区域。使第一沟槽区域和第二沟槽区域经受蚀刻过程以从第一深度至第二深度继续形成第一沟槽结构，并在第二沟槽区域内形成具有第三深度的第二沟槽结构。第三深度小于第二深度。

Description

制造用于闪存半导体器件的隔离结构的方法
技术领域
本发明一般地涉及集成电路以及制造半导体器件的集成电路加工方法。更具体地，本发明提供了一种制造用于存储器器件的隔离结构的方法和结构。本发明仅仅以示例的方式被应用于闪存器件的制造。但是应当认识到，本发明具有更广阔的应用范围。
背景技术
集成电路已经从单个硅晶片上制备的少数互连器件发展成为数以百万计的器件。传统集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。
日益增加的电路密度不仅改进了集成电路的复杂度和性能，而且还为消费者提供了较低成本的部件。集成电路或芯片制造设备可能价值数亿，或者甚至几千亿美元。每台制造设备具有一定的晶片生产量，并且每个晶片上具有一定数量的集成电路。因此，通过使集成电路的单个器件变小，可以在每个晶片上制造更多的器件，因此增大了制造设备的输出。使器件变小是非常具有挑战性的，因为用在集成制造中的每个工艺具有极限。就是说，给定的工艺典型地只能降低到一定的特征尺寸，并且之后需要改变工艺或者器件布局。此外，尽管器件需要越来越快的设计，但是一些传统工艺和材料中存在加工极限。
这样的工艺的一个例子是MOS器件之间的隔离结构的制造。这些器件传统地已经变得越来越小并产生更快的转换速度。尽管已经有显著的改善，但是这些器件设计还存在很多限制。仅作为示例，这些设计必须变得越来越小，但是仍然要提供清晰的转换信号，而这随着器件变小变得更加困难。此外，这些设计通常很难制造并且一般需要复杂的制造工艺和结构。在本说明书特别是下文中，将详细描述这些以及其它限制。
从以上内容可以看到需要一种用于加工半导体器件的改进的技术。
发明内容
根据本发明，提供了一种加工用于半导体器件的制造的集成电路的技术。更具体地，本发明提供了一种制造用于存储器器件的隔离结构的方法和结构。本发明仅仅以示例的方式被应用于闪存器件的制造。但是应当认识到，本发明具有更广阔的应用范围。
在一个特定实施例中，本发明提供了一种用于制造嵌入闪存器件的集成电路器件，例如闪存器件的方法。该方法包括提供半导体衬底，例如硅、绝缘体上外延硅，外延硅。在一个特定实施例中，该半导体衬底具有外周区域和存储单元区域。该方法包括形成覆盖在存储单元区域上具有第一厚度的第一电介质层(例如二氧化硅)和覆盖在外周区域上具有第二厚度的第二电介质层(例如二氧化硅)。在一个特定实施例中，存储单元区域用于闪存器件和/或其它类似的结构。该方法形成覆盖第一电介质层的衬垫氧化物层，并形成覆盖衬垫氧化物层的氮化物层。该方法包括图案化至少氮化物层以暴露外周区域中的第一沟槽区域，并暴露存储单元区域中的第二沟槽区域，同时保持了存储单元区域中具有第一厚度的第一电介质层的一部分。该方法包括在第一沟槽区域中形成具有第一深度的第一沟槽结构，同时存储单元区域中具有第一厚度的第一电介质层的部分保护第二沟槽区域。该方法包括去除部分第一电介质层以暴露第二沟槽区域。在一个特定实施例中，该方法包括使包括第一沟槽结构的第一沟槽区域和第二沟槽区域经受蚀刻过程以从第一深度至第二深度继续形成第一沟槽结构，并在第二沟槽区域内形成具有第三深度的第二沟槽结构。第三深度小于第二深度。
通过本发明，实现了许多优于传统技术的优点。例如，给出的技术所提供的集成电路依赖于传统技术来制造。在一些实施例中，该方法提供了在每个晶圆上的更高的的晶片成品率。此外，上述方法提供的集成电路与传统工艺技术相兼容，不用对传统设备和工艺进行实质的修改。优选地，本发明提供了用于高密度闪存器件的用于90纳米甚至更小设计尺度的改进的联合工艺。在一个优选实施例中，我们能够制造用于闪存加工的双重的STI沟槽深度而不需要额外的光罩或掩膜步骤。该方法的优点是以最小的成本在存储单元阵列中得到更浅的沟槽深度。根据实施例，可以实现这些优点中的一个或多个。在本说明书特别是下文中，将详细描述这些以及其它优点。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1至9是根据本发明的实施例制造闪存器件的方法简化示意图。
图10是根据本发明的实施例的闪存器件的简化俯视图和剖视图。
具体实施方式
根据本发明，提供了加工用于半导体器件的制造的集成电路的技术。更具体地，本发明提供了一种制造用于存储器器件的隔离结构的方法和结构。本发明仅仅以示例的方式被应用于闪存器件的制造。但是应当认识到，本发明具有更广阔的应用范围。
为了减小存储单元沿位线方向的尺寸，自对准源极(SAS)广泛地用于ETOX闪存加工中。同时，为了使沿着源极线的不希望有的电压降落最小化，通常需要具有较低的源极线阻抗。隔离间隙、沟槽深度和源极接头轮廓是决定源极线阻抗的关键因素。因为加工部件变小，为了满足严格的隔离需要，在标准的逻辑工艺中广泛地采用更深的沟槽(深度为3500埃)。这不仅有效地增大了源极线的总长度，而且给沟槽侧壁的搀杂带来了困难，因此负面地影响了源极线阻抗。因此，需要执行双重沟槽计划，即闪存存储单元阵列中较浅的沟槽和外周电路中较深的沟槽两个不同的沟槽深度。通过本说明书特别是下文，可以发现对本发明更详细的描述。
根据本发明的实施例用于制造闪存的方法可以简要地提供如下：
1.提供硅衬底；
2.在整个硅衬底上生长一层氧化物衬垫(厚度为100埃)；
3.沉积一层氮化物(厚度为1500埃)；
4.施加光阻并用存储单元Vt掩膜进行曝光；
5.将由存储单元Vt掩膜未掩盖的氮化物蚀刻掉，并进行存储单元Vt植入；
6.去除光阻并剥离未掩盖区域中遗留的氧化物衬垫；
7.在未掩盖区域中生长一层较厚的牺牲品氧化物(厚度为500埃)，其它区域由氮化物保护；
8.去除遗留的氮化物和氧化物衬垫层以使存储单元阵列外部的硅表面和存储单元内部的氧化物表面具有相同高度。
9.再次生长一层氧化物衬垫(厚度为100埃)，随后沉积一层氮化物(厚度为1500埃)；
10.施加光阻(如果需要则用合适的抗反射涂层)并以AA掩膜提供曝光；
11.执行氮化物蚀刻和氧化物衬垫蚀刻，随后将第一硅沟槽蚀刻到一定深度(厚度为1000埃)；
12.改变蚀刻化学反应以进行氧化物蚀刻，以去除存储单元阵列区域内部的所有氧化物；
13.再次将改变蚀刻化学反应回到硅沟槽蚀刻以蚀刻存储单元阵列内外两侧的硅；
14.以合适的底部倒角完成沟槽蚀刻，使得外周的沟槽深于存储单元阵列的沟槽，例如3700埃对2700埃；
15.去除光阻并清洁晶片；
16.形成浅沟槽隔离(STI)衬垫氧化物；
17.在沟槽中形成具有间隙填充的隔离材料(并使用反向活性掩膜蚀刻)；
18.执行化学机械抛光以平面化氧化物和氮化物区域；
19.去除存储单元和外周活性区域中的氮化物和氧化物衬垫(因为以前的氧化物已经通过存储单元Vt植入去除，此处希望得到的是存储单元阵列中的较厚的牺牲品氧化物具有比外周区域中的薄氧化物衬垫更快的湿去除速率)；
20.执行用于闪存器件的其它步骤；并且
21.如果需要，执行其它步骤。
上述顺序的步骤提供了根据本发明的实施例的方法。根据本发明的一个特定实施例，本方法提供了利用形成用于改进的器件集成的沟槽隔离结构的方法形成闪存器件结构的方法。在不脱离权利要求的范围的情况下还可以提供其中增加步骤、去除一个或多个步骤，或者以不同的顺序设置一个或多个步骤的其它选择。可以通过本说明书和下面更具体的描述找到本方法的更多细节。
图1至9是根据本发明的实施例制造闪存器件的方法的简化示意图。该流程图仅是一个示例，并不过分地限制权利要求的范围。本领域的普通技术人员将认识到许多变化形式、替代物和修改形式。如图所示，本发明根据本发明的实施例提供了一种用于制造闪存的方法。如图所示，该方法始于提供半导体衬底100，例如硅、绝缘体上外延硅和外延硅。该衬底至少具有一个存储单元区域103和一个外周区域101。该方法包括形成覆盖在存储单元区域和外周区域上的电介质层。在一个优选实施例中，该方法在整个硅衬底上生长了一层氧化物衬垫105(厚度为100埃甚至更小，或略大)。在一个特定实施例中，该方法包括形成覆盖氧化物衬垫层的氮化硅层107。在一个优选实施例中，该方法沉积了一层厚度大约1500埃或者更小，或者略大的氮化硅。如图所示，该方法形成使存储单元区域暴露的掩膜层109。在一个优选实施例中，该方法利用光阻层并用存储单元Vt掩膜提供曝光。根据一个特定实施例，该方法经由蚀刻将未被存储单元Vt掩膜掩盖的氮化硅移除，并形成存储单元Vt植入。
现在参考图2，该方法移除光阻并剥离未掩盖区域中遗留的氧化物衬垫。光阻通常通过灰化工艺或类似工艺去除。根据一个特定实施例，利用选择性蚀刻技术去除氧化物衬垫，氧化物衬垫被去除以暴露裸露的硅表面。根据一个特定实施例，该方法形成覆盖存储单元区域的较厚的牺牲品材料层201。在一个优选的实施例中，该方法使用热技术在未掩盖的区域中生长一层较厚的牺牲品氧化物(厚度为500埃)201，同时其它区域由氮化物层保护。就是说，其它区域至少包括外周区域，如图所示。
参考图3，该方法移除遗留的氮化物和氧化物衬垫层并使得存储单元阵列外部的硅表面301和存储单元内部的氧化物表面具有相同高度。在一个特定实施例中，去除氮化物层的本方法使用选择性地去除氮化物和衬垫层的干蚀刻技术。当然，可以有其它各种变化、修改和替代。
在一个特定实施例中，该方法包括形成氧化物衬垫层及氮化物覆盖层，该氮化物层作为掩膜层。参考图4，根据一个特定实施例该方法再次生长氧化物衬垫层408(厚度为100埃，或更小或略大)，随后沉积氮化物层401(厚度为1500埃)。在一个特定实施例中，如图所示，该方法利用光阻403(如果必要则使用合适的抗反射涂层)并用AA掩膜提供曝光。暴露的区域405如图所示。如图所示，根据一个优选的实施例区域402比区域408厚。当然，可以有其它各种变化、修改和替代。
如图5所示，根据一个特定实施例，该方法包括执行蚀刻步骤以图案化现在作为掩膜材料的氮化物层503。该方法执行氮化物蚀刻和氧化物衬垫蚀刻，随后将第一硅沟槽蚀刻到一定深度。在一个特定实施例中，该深度可以是大约1000埃，或更小或略大。如图所示，根据一个特定实施例，氧化物层402保持在存储单元区域内，而沟槽区域501已经被暴露。
在一个特定实施例中，如图6所示，该方法去除遗留的氧化物层的暴露部分。在一个优选的实施例中，该方法改变蚀刻化学反应以执行氧化物蚀刻，以去除存储单元阵列区域内部所有和/或基本上所有的氧化物。当然，可以有其它各种变化、修改和替代。
参考图7，本方法执行蚀刻步骤以在暴露的区域上形成沟槽区域。就是说，该方法将蚀刻化学反应又改回到硅沟槽蚀刻以蚀刻存储单元阵列的内外两侧的硅。在一个特定实施例中，该方法形成具有第一深度的第一沟槽区域707、包括第一深度705和第二深度701的第二沟槽区域706，和具有第二深度701的第三沟槽区域703。在一个特定实施例中，术语“第一”“第二”和“第三”并不意图进行限制，而只是用于解释。

Claims (12)

1.一种用于制造集成电路器件的方法，所述方法包括：
提供半导体衬底，所述半导体衬底具有外周区域和存储单元区域；
形成覆盖在所述存储单元区域上具有第一厚度的第一电介质层和覆盖在所述外周区域上具有第二厚度的第二电介质层；
形成覆盖所述第一电介质层的氧化物衬垫层；
形成覆盖所述氧化物衬垫层的氮化物层；
图案化至少所述氮化物层以暴露所述外周区域中的第一沟槽区域，并暴露所述存储单元区域中的第二沟槽区域，同时保留所述存储单元区域中具有所述第一厚度的所述第一电介质层的一部分；
在所述第一沟槽区域中形成具有第一深度的第一沟槽结构，同时所述存储单元区域中具有所述第一厚度的所述第一电介质层的部分保护所述第二沟槽区域；
去除部分所述第一电介质层以暴露所述第二沟槽区域；
使包括所述第一沟槽结构的所述第一沟槽区域和所述第二沟槽区域经受蚀刻过程以从所述第一深度至第二深度继续形成所述第一沟槽结构，并在所述第二沟槽区域内形成具有第三深度的第二沟槽结构；
其中所述第三深度小于所述第二深度。
2.如权利要求1所述的方法，其中所述第一厚度通过形成覆盖所述存储单元区域的初始衬垫层形成，氧化所述初始衬垫层以增加所述初始衬垫层的厚度。
3.如权利要求1所述的方法，还包括去除在所述外周区域中具有所述第二厚度的所述第一电介质层。
4.如权利要求1所述的方法，还包括在所述存储单元区域上形成一个或多个闪存器件。
5.如权利要求1所述的方法，其中所述第三深度在2000埃至4000埃之间。
6.如权利要求1所述的方法，其中所述第二深度在3000埃至5000埃之间。
7.如权利要求1所述的方法，其中所述氮化物层具有1000埃至2000埃的厚度。
8.如权利要求1所述的方法，其中所述第一厚度至少是200埃。
9.如权利要求1所述的方法，其中所述第二厚度至少是100埃。
10.如权利要求1所述的方法，其中所述第二沟槽结构具有0.2微米并且更小的宽度。
11.如权利要求1所述的方法，还包括用电介质材料填充所述第一沟槽结构和所述第二沟槽结构。
12.如权利要求11所述的方法，还包括去除所述第二沟槽结构中的电介质材料并在所述第二沟槽结构中植入杂质以形成自对准源极区域。
CNB2005101113864A 2005-12-05 2005-12-05 制造用于闪存半导体器件的隔离结构的方法 Active CN100461375C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101113864A CN100461375C (zh) 2005-12-05 2005-12-05 制造用于闪存半导体器件的隔离结构的方法
US11/556,131 US7427552B2 (en) 2005-12-05 2006-11-02 Method for fabricating isolation structures for flash memory semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101113864A CN100461375C (zh) 2005-12-05 2005-12-05 制造用于闪存半导体器件的隔离结构的方法

Publications (2)

Publication Number Publication Date
CN1979808A CN1979808A (zh) 2007-06-13
CN100461375C true CN100461375C (zh) 2009-02-11

Family

ID=38119309

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101113864A Active CN100461375C (zh) 2005-12-05 2005-12-05 制造用于闪存半导体器件的隔离结构的方法

Country Status (2)

Country Link
US (1) US7427552B2 (zh)
CN (1) CN100461375C (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043947B2 (en) * 2007-11-16 2011-10-25 Texas Instruments Incorporated Method to eliminate re-crystallization border defects generated during solid phase epitaxy of a DSB substrate
US8227339B2 (en) 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US8227318B2 (en) * 2009-11-19 2012-07-24 International Business Machines Corporation Integration of multiple gate oxides with shallow trench isolation methods to minimize divot formation
KR20110117326A (ko) 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
US8643101B2 (en) 2011-04-20 2014-02-04 United Microelectronics Corp. High voltage metal oxide semiconductor device having a multi-segment isolation structure
US8581338B2 (en) 2011-05-12 2013-11-12 United Microelectronics Corp. Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof
US8501603B2 (en) 2011-06-15 2013-08-06 United Microelectronics Corp. Method for fabricating high voltage transistor
US8592905B2 (en) 2011-06-26 2013-11-26 United Microelectronics Corp. High-voltage semiconductor device
US20130043513A1 (en) 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
US8729599B2 (en) 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
US8921937B2 (en) 2011-08-24 2014-12-30 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of fabricating the same
US8742498B2 (en) 2011-11-03 2014-06-03 United Microelectronics Corp. High voltage semiconductor device and fabricating method thereof
US8482063B2 (en) 2011-11-18 2013-07-09 United Microelectronics Corporation High voltage semiconductor device
US8587058B2 (en) 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
US8492835B1 (en) 2012-01-20 2013-07-23 United Microelectronics Corporation High voltage MOSFET device
US9093296B2 (en) 2012-02-09 2015-07-28 United Microelectronics Corp. LDMOS transistor having trench structures extending to a buried layer
TWI523196B (zh) 2012-02-24 2016-02-21 聯華電子股份有限公司 高壓金氧半導體電晶體元件及其佈局圖案
US8890144B2 (en) 2012-03-08 2014-11-18 United Microelectronics Corp. High voltage semiconductor device
US9236471B2 (en) 2012-04-24 2016-01-12 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9159791B2 (en) 2012-06-06 2015-10-13 United Microelectronics Corp. Semiconductor device comprising a conductive region
US8836067B2 (en) 2012-06-18 2014-09-16 United Microelectronics Corp. Transistor device and manufacturing method thereof
US8674441B2 (en) 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8643104B1 (en) 2012-08-14 2014-02-04 United Microelectronics Corp. Lateral diffusion metal oxide semiconductor transistor structure
US8729631B2 (en) 2012-08-28 2014-05-20 United Microelectronics Corp. MOS transistor
US9196717B2 (en) 2012-09-28 2015-11-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8829611B2 (en) 2012-09-28 2014-09-09 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8704304B1 (en) 2012-10-05 2014-04-22 United Microelectronics Corp. Semiconductor structure
CN102916024B (zh) * 2012-10-08 2015-12-02 上海华力微电子有限公司 一种形成双深度隔离沟槽的方法
US20140110777A1 (en) 2012-10-18 2014-04-24 United Microelectronics Corp. Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof
US9224857B2 (en) 2012-11-12 2015-12-29 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US20140167206A1 (en) * 2012-12-17 2014-06-19 Macronix International Co., Ltd. Shallow trench isolation structure and method of manufacture
US9035425B2 (en) 2013-05-02 2015-05-19 United Microelectronics Corp. Semiconductor integrated circuit
US8896057B1 (en) 2013-05-14 2014-11-25 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US8786362B1 (en) 2013-06-04 2014-07-22 United Microelectronics Corporation Schottky diode having current leakage protection structure and current leakage protecting method of the same
US8941175B2 (en) 2013-06-17 2015-01-27 United Microelectronics Corp. Power array with staggered arrangement for improving on-resistance and safe operating area
US9136375B2 (en) 2013-11-21 2015-09-15 United Microelectronics Corp. Semiconductor structure
US9490360B2 (en) 2014-02-19 2016-11-08 United Microelectronics Corp. Semiconductor device and operating method thereof
CN104201154A (zh) * 2014-09-19 2014-12-10 上海华力微电子有限公司 一种改善Flash产品隔离区域的过刻蚀缺陷的方法
US9627392B2 (en) * 2015-01-30 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve floating gate uniformity for non-volatile memory devices
US10115625B2 (en) * 2016-12-30 2018-10-30 Globalfoundries Singapore Pte. Ltd. Methods for removal of hard mask
CN110148580B (zh) * 2019-05-15 2021-07-02 上海集成电路研发中心有限公司 一种双深度浅沟道隔离槽及其制备方法
FR3102296A1 (fr) 2019-10-16 2021-04-23 Stmicroelectronics (Rousset) Sas Procédé de fabrication de circuit intégré comprenant une phase de formation de tranchées dans un substrat et circuit intégré correspondant.
KR20220014391A (ko) 2020-07-24 2022-02-07 삼성전자주식회사 반도체 소자 및 그 제조방법
CN111933569B (zh) * 2020-09-30 2021-01-29 晶芯成(北京)科技有限公司 一种半导体器件及其形成方法
US11404305B1 (en) * 2021-03-23 2022-08-02 United Microelectronics Corp. Manufacturing method of isolation structures for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323564A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の製造方法
US20020024111A1 (en) * 2000-08-29 2002-02-28 Samsung Electronics Co., Ltd. Shallow trench isolation type semiconductor device and method of forming the same
US20030034511A1 (en) * 2000-08-29 2003-02-20 Hurley Kelly T. FLASH memory circuitry
CN1581462A (zh) * 2003-08-05 2005-02-16 华邦电子股份有限公司 不同隔离沟槽深度的存储器制法及装置
CN1617327A (zh) * 2003-11-14 2005-05-18 旺宏电子股份有限公司 浅沟渠隔离结构及其沟渠的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375220B1 (ko) * 2000-10-12 2003-03-07 삼성전자주식회사 플래시 메모리 장치 형성방법
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
KR100624962B1 (ko) * 2005-07-04 2006-09-15 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100649315B1 (ko) * 2005-09-20 2006-11-24 동부일렉트로닉스 주식회사 플래시 메모리의 소자분리막 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323564A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の製造方法
US20020024111A1 (en) * 2000-08-29 2002-02-28 Samsung Electronics Co., Ltd. Shallow trench isolation type semiconductor device and method of forming the same
US20030034511A1 (en) * 2000-08-29 2003-02-20 Hurley Kelly T. FLASH memory circuitry
CN1581462A (zh) * 2003-08-05 2005-02-16 华邦电子股份有限公司 不同隔离沟槽深度的存储器制法及装置
CN1617327A (zh) * 2003-11-14 2005-05-18 旺宏电子股份有限公司 浅沟渠隔离结构及其沟渠的制造方法

Also Published As

Publication number Publication date
CN1979808A (zh) 2007-06-13
US7427552B2 (en) 2008-09-23
US20070128804A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
CN100461375C (zh) 制造用于闪存半导体器件的隔离结构的方法
US8674431B2 (en) Non-volatile semiconductor memory device and method of manufacturing the same
US7709347B2 (en) Semiconductor device and method of fabricating the same
JP2566380B2 (ja) 半導体デバイスを分離する方法およびメモリー集積回路アレイ
US6670689B2 (en) Semiconductor device having shallow trench isolation structure
US20080211029A1 (en) Semiconductor device and a method of manufacturing the same
US6461941B2 (en) Method of forming capacitor on cell region including forming dummy pattern around alignment key
KR20010041645A (ko) 이중 전계 분리 구조의 형성 방법
US20050277261A1 (en) Method for manufacturing cell transistor
GB2374460A (en) Shallow trench isolation (STI) by accounting for the occupation density of raised sections of the insulating film over the dummy patterns
US20020187615A1 (en) Method for forming isolations in memory devices with common source lines
US6194267B1 (en) Integrated circuit having independently formed array and peripheral isolation dielectrics
KR100520459B1 (ko) 반도체 모듈에서 ｎ-채널 및 ｐ-채널 ＦＥＴ를 위한쉘로우 트렌치 분리 방법
US6790746B1 (en) Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak
KR0170509B1 (ko) 마스크롬 제조방법
US20070026576A1 (en) Sealing method for electronic devices formed on a common semiconductor substrate and corresponding circuit structure
US20070262476A1 (en) Method for providing STI structures with high coupling ratio in integrated circuit manufacturing
EP1403917A1 (en) Process for manufacturing semiconductor wafers incorporating differentiated isolating structures
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
US6646295B2 (en) Semiconductor device
KR100548519B1 (ko) 반도체 소자의 제조방법
KR101127233B1 (ko) 저장캐패시터를 구비한 반도체소자 및 그의 제조 방법
Badenes et al. A new dummy-free shallow trench isolation concept for mixed-signal applications
KR20000041419A (ko) 트렌치 형성 공정 및 로코스 공정을 이용한 반도체 소자의 소자분리막 형성 방법
KR19990003909A (ko) 반도체 장치의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111128

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111128

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation