CN1581462A - 不同隔离沟槽深度的存储器制法及装置 - Google Patents
不同隔离沟槽深度的存储器制法及装置 Download PDFInfo
- Publication number
- CN1581462A CN1581462A CN03153023.0A CN03153023A CN1581462A CN 1581462 A CN1581462 A CN 1581462A CN 03153023 A CN03153023 A CN 03153023A CN 1581462 A CN1581462 A CN 1581462A
- Authority
- CN
- China
- Prior art keywords
- isolated groove
- memory
- layer
- storage element
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000003860 storage Methods 0.000 title claims description 39
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- -1 boron ion Chemical class 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 230000002349 favourable effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000008021 deposition Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是关于一种不同隔离沟槽深度的存储器制法及装置，利用分次蚀刻制程，于存储器当中的存储元区域(cell area)及周边区域(peripheral area)中，分别形成深度相异的隔离沟槽(trench)，使周边区域中的隔离沟槽较存储元区域更为深入基板内，以使存储器于高电压操作之下仍保有良好的电气隔离效果而克服漏电流问题。
Description
(1)技术领域
本发明有关一种不同隔离沟槽深度的存储器制法及装置，尤指一种于存储器的周边区域(peripheral area)中形成较存储元区域(cell area)中更深的隔离沟槽(trench)，以使存储器于高电压操作时保有较佳的电气特性。
(2)背景技术
于存储器的制程技术当中，浅沟隔离技术(Shallow trench isolation，STI)目前已广泛应用，就以快闪存储器而言，一完整存储器大致上可分为两大区域，即存储元区域(cell area)及其四周的周边区域(peripheral area)，前者是供形成存储阵列(cell area)用，而后者则供操作存储器的控制电路设计。
以快闪存储器的读写方式来看，因其操作电压必须维持一定大小而无法以低电压进行读写，故当操作电压较高时，应于存储器的周边区域中形成更深的隔离沟槽，使其中的控制电路彼此之间能获得较佳的隔离效果，以避免由高压所导致的漏电流。
但目前存储器当中的周边区域与存储元区域，其作法是两者均采取相同光罩进行同步蚀刻，故两区域所形成的隔离沟槽深度均为一致。这样所形成的沟槽深度，对周边区域中的控制电路而言，当高压工作时仍是无法提供其所需的隔离效果，其仍旧具有漏电流的问题。
(3)发明内容
鉴于上述目前存储器制法的缺失，本发明的主要目的是提供一种不同隔离沟槽深度的存储器的制法及其装置，对形成于周边区域中的控制电路可有效避免漏电流情况发生，使存储器在高压操作时仍可保有较佳的电气特性。
本发明的又一目的是提供一种不同隔离沟槽深度的存储器的制法及其装置，于不变动存储元区域(cell area)设计的前提之下，仅需局部改变周边区域的制法，因毋须变更存储元区域当中复杂的布线设计，使存储器的生产过程中仍可维持其制造良率。
本发明的再一目的是提供一种不同隔离沟槽深度的存储器的制法及其装置，因快闪存储器(flash memory)操作时必须以高工作电压进行，故特别适用于快闪存储器的制程。
为达到上述目的，本发明的存储器制法是采取多次蚀刻制程，于存储器当中的存储元区域(cell area)及周边区域(peripheral area)中，分别形成深度相异的隔离沟槽(trench)，使周边区域中所形成的隔离沟槽较存储元区域中更深入内部。
其中，所述多次蚀刻制程是为二阶段式蚀刻，第一阶段是于存储元区域及周边区域中均形成深度一致的隔离沟槽，而后再以光阻剂覆盖于所述存储元区域上方，而针对周边区域中所形成的隔离沟槽再次进行第二阶段的蚀刻，使其深度更深入内部。
为能进一步了解本发明的架构及其他目的，兹附以附图详细说明如后：
(4)附图说明
图1～图8是本发明一实施例的制法流程图。
图9～图10A、图10B、图10C是本发明另一实施例的制法流程图。
图11～图14是本发明又一实施例的制法流程图。
(5)具体实施方式
请参阅图1至图8所示，为本发明一实施例的制法流程示意图，于图面左半边是代表存储元区域(cell area)，而于图面右半边则代表所述存储元区域(cell area)外围的周边区域(peripheral area)。
请参阅图1所示，于一硅基板10上是序形成有一穿隧氧化层20(约80~120)、一采用复晶硅沉积形成的第一栅极层30(约400~1000)、一第一氮化硅层40(约800~2000)及一利用硼硅玻璃(BSG)制成的硬式遮罩层50。
于遮罩层50形成之后，藉由光罩显影技术于两区域上分别形成出适当的元件图案(栅极图案)，亦即于该遮罩层50上方涂布光阻后，曝光、显影及向下蚀刻至所述第一栅极层30为止，蚀刻完毕后去除光阻(如图2所示)，其中，因存储元区域所欲形成的存储元(memory cell)是为高密度排列，故此阶段中的蚀刻光罩是采用深紫外线光罩(DUV Mask)。
请参考图3所示，而后直接利用所述遮罩层50作为蚀刻的阻绝层，对非遮蔽区域的第一栅极层30、穿隧氧化层20向下进行等向性蚀刻，并深入于硅基板10内部约1500~3000而形成第一阶段的浅隔离沟槽60、60A。
请参阅图4所示，通过另一光罩作业，在存储元区域上方全面覆盖一层光阻剂70，而周边区域则呈开放状态。对未覆有光阻剂70的周边区域，再进行一次蚀刻程序，使在图面右边的原浅隔离沟槽60A向基板10再度向下延伸，而形成第二阶段的深隔离沟槽80，其深度约为3500~4500。此蚀刻步骤因仅针对元件排列密度较低的周边区域进行，而存储元区域则由光阻剂70覆盖，故可采用成本较低的MUV Mask即可。于完成深隔离沟槽80后，再将光阻剂70去除(如图5所示)。
请参阅6所示，经去除两区域上方的遮罩层50，再于各隔离沟槽60、80内部沉积高密度等离子体氧化硅(HDP-SiO2)，再以化学机械研磨法(CMP)进行表面平坦化，据以形成两种不同深度的隔离沟槽。
之后，将图6中的第一氮化硅层40与各隔离沟槽60、80的表层再加以去除，并以复晶硅材质全面沉积一第二栅极层90，于存储元区域部分的第二栅极层90上方，则再次利用蚀刻手段配合光阻剂70A形成出第二氮化硅层100，此第二氮化硅层100的图案将作为栅极的图案。
请参阅图8所示，未被光阻剂70A所覆盖的第二栅极层90是加以蚀刻去除而显露出浅隔离沟槽60的表层，再利用该光阻剂70A作为一阻绝层，仅将硼离子以离子布值技术注入至浅隔离沟槽60下方，藉此增加各个存储元(memory cell)彼此之间的隔离效果，最后将光阻剂70去除以供进行后续制程。
由所述说明中可知此实施例分别于存储器的存储元区域及周边区域分别形成不同深度的隔离沟槽60、80，而为符合周边区域上控制电路的高压操作需求，使其隔离沟槽80更深入于基材内部以提供较佳的隔离效果，而有效减缓漏电流的情况发生。另外，此制程与传统制程相比较，仅增加一道较低成本的DUV Mask即可形成不同深度的隔离沟槽60、80，确实具有产业利用性。
再请配合参阅图10A、图10B、图10C所示，为本发明的另一可行实施例，其前段制程与前述实施例不同处在于，当第二栅极层90尚未进行蚀刻前，即先施行所述离子布植，通过控制布植强度同样将硼离子植入于浅隔离沟槽60下方(如图9所示)。于离子布植结束后将光阻剂70A清除，并形成一层薄氮化硅层20A(如图10A所示)，再回蚀刻(Etching back)去除而转变为侧壁(spacer)氮化硅层20B(如图10B、图10C所示)，因两相邻侧壁之间的宽度缩短，这样得利用此窄宽对下层第二栅极层90进行蚀刻，亦即该侧壁氮化硅层20B可对下方的第二栅极层90提供部分遮覆效果使其免于蚀刻，使第二栅极层90的有效面积增加，藉此提高晶体管元件其耦合率(coupling ratio)而提升存储器效率。
请参阅图11、图12所示，为本发明的再一实施例，其同样利用显影蚀刻步骤(如所述第一实施例图1至图4所示)，仅先行于周边区域形成出深隔离沟槽80，而存储器的存储元区域部分则先以光阻剂遮覆，故未形成有隔离沟槽。于深隔离沟槽80形成后，将覆盖于存储元区域及周边区域上的遮罩层50全面去除。
请配合参看图13、图14所示，于周边区域部分以氧化制程形成一薄膜氧化层(图中未示)，而后将此薄膜氧化层蚀除，即可使深隔离沟槽80的顶、底部圆角化，此一步骤将有助于后续深隔离沟槽80内部进行HDP-SiO2沉积时增加其充填效果。在深隔离沟槽80制成后，于存储元区域部分同样以光罩蚀刻方式形成浅隔离沟槽60，至此存储器中的存储元区域及周边区域即可分别获得不同深度的隔离沟槽，为其提供不同程度的隔离效果。
于存储元区域的浅隔离沟槽60形成后，同样采用HDP-SiO2沉积充填于各隔离沟槽60、80内部，并采取化学机械研磨法(CMP)进行表面平坦化处理(如图6所示)。
此实施例的优点在于采用两道主要的光罩显影蚀刻技术即可依序获得不同深度的隔离沟槽60、80，且因周边区域及存储元区域的沟槽形成是非同步式的，故于周边区域中的深隔离沟槽80可将其顶、底部圆角化以改善其沉积良率。另外，于存储元区域蚀刻浅隔离沟槽60之际，仅采用氮化硅层40作为其蚀刻遮罩，而非采用硼硅玻璃的硬式遮罩层50，故可免除因蚀刻去除硬式遮罩层50导致穿隧氧化层20发生过蚀(over etch)而影响其品质。
本发明无论采取所述何种制程实施，于存储器内部均可获得不同深度的隔离沟槽，尤其针对须高压操作的周边区域，藉由深隔离沟槽设计可有效降低高压感应所导致的漏电流，特别适用于高密度存储器制程设计领域中，相较于目前存储器制程确为一极具有功效的优良发明。
Claims (11)
1.一种不同隔离沟槽深度的存储器制法，是于存储器基板中的存储元区域(cell area)及周边区域(peripheral area)中采取非同步蚀刻制程，分别形成深度相异的隔离沟槽(trench)，使周边区域中所形成的隔离沟槽较存储元区域中更深入于基板内部。
2.如权利要求1所述的不同隔离沟槽深度的存储器制法，其特征在于，该非同步蚀刻制程包括有：
准备一存储器基板，该基板上依序形成一穿隧氧化层、一第一栅极层、一第一氮化硅层及一硬式遮罩层；
元件形成手段，是于存储器基板的存储元区域及周边区域形成栅极图案；
一第一蚀刻手段，是根据形成出的栅极图案，于该存储器基板的存储元区域及周边区域对基板向下蚀刻，于相邻栅极间形成浅隔离沟槽；
一第二光罩形成蚀刻手段，仅对该存储器基板周边区域的浅隔离沟槽再次进行蚀刻而构成深隔离沟槽。
3.如权利要求2所述的不同隔离沟槽深度的存储器制法，其特征在于，该元件形成手段是以深紫外线光罩(DUV Mask)实施，该第二光罩形成蚀刻手段是以MUV Mask形成而成。
4.如权利要求2所述的不同隔离沟槽深度的存储器制法，其特征在于，还包括有：
于所述浅隔离沟槽及深隔离沟槽形成后，去除该存储器基板上的硬式遮罩层；
于所述浅隔离沟槽及深隔离沟槽中沉积充填高密度等离子体氧化硅；
表面平坦化，去除所述第一氮化硅层及各隔离沟槽的表层沉积物，而于第一栅极层处获得一平整表面；
沉积一第二栅极层于第一栅极层上方。
5.如权利要求4所述的不同隔离沟槽深度的存储器制法，其特征在于，还包括有：
沉积一第二氮化硅层于第二栅极层上方；
光罩形成及蚀刻第二氮化硅层及第二栅极层；
离子布植，于存储元区域中将硼离子布植于各浅隔离沟槽的底部下方。
6.如权利要求4所述的不同隔离沟槽深度的存储器制法，其特征在于，还包括有：
沉积一第二氮化硅层于第二栅极层上方；
光罩形成及蚀刻存储元区域中中第二氮化硅层；
离子布植，于存储元区域中将硼离子穿透过第二栅极层而布植于各浅隔离沟槽的底部下方；
全面性形成一薄氧化层；
回蚀刻该薄氧化层，而使所述第二氮化硅层侧壁面形成侧壁氮化硅层。
7.如权利要求1所述的不同隔离沟槽深度的存储器制法，其特征在于，其中该非同步蚀刻制程包括有：
准备一存储器基板，该基板上依序形成一穿隧氧化层、一第一栅极层、一第一氮化硅层及一硬式遮罩层；
元件形成手段，是于存储器基板的周边区域形成栅极图案；
一第一蚀刻手段，仅对该存储器基板的周边区域向下蚀刻，形成深隔离沟槽；
去除该硬式遮罩层；
一第二光罩形成蚀刻手段，仅对所述存储元区域形成浅隔离沟槽。
8.如权利要求7所述的不同隔离沟槽深度的存储器制法，其特征在于，于第二光罩形成蚀刻手段之前，是包括有：
一圆角化手段，对周边区域形成一氧化层，再将此氧化层回蚀刻而使深隔离沟槽顶、底部圆角化。
9.一种不同隔离沟槽深度的存储器，是于一存储器基板的存储元区域及周边区域上形成有栅极图案，各栅极图案上方形成有一穿隧氧化层及一第一栅极层，其中存储元区域相邻栅极间形成有浅隔离沟槽及填入供隔离的氧化层，而于周边区域的相邻栅极间是形成有深隔离沟槽及填入供隔离的氧化层。
10.如权利要求9所述的不同隔离沟槽深度的存储器，其特征在于，于存储元区域的浅隔离沟槽下方是布值有硼离子。
11.如权利要求9所述的不同隔离沟槽深度的存储器，其特征在于，于各隔离沟槽内是填以高密度等离子体氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN03153023.0A CN1581462A (zh) | 2003-08-05 | 2003-08-05 | 不同隔离沟槽深度的存储器制法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN03153023.0A CN1581462A (zh) | 2003-08-05 | 2003-08-05 | 不同隔离沟槽深度的存储器制法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1581462A true CN1581462A (zh) | 2005-02-16 |
Family
ID=34579905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03153023.0A Pending CN1581462A (zh) | 2003-08-05 | 2003-08-05 | 不同隔离沟槽深度的存储器制法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1581462A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100461375C (zh) * | 2005-12-05 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 制造用于闪存半导体器件的隔离结构的方法 |
| US7816206B2 (en) | 2005-03-31 | 2010-10-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating the same |
| CN104851834A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN105118842A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 |
| CN105720011A (zh) * | 2014-12-23 | 2016-06-29 | 台湾积体电路制造股份有限公司 | 用于防止存储器件的氧化物损害和残留物污染的方法 |
| CN105826268A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN107204339A (zh) * | 2016-03-09 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法和半导体结构的形成方法 |
| CN108807261A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 一种制作不同深度隔离沟槽的方法 |
| CN111987103A (zh) * | 2019-05-21 | 2020-11-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113257804A (zh) * | 2020-02-13 | 2021-08-13 | 联芯集成电路制造(厦门)有限公司 | 制造半导体装置的方法 |
| CN113471136A (zh) * | 2020-03-30 | 2021-10-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
-
2003
- 2003-08-05 CN CN03153023.0A patent/CN1581462A/zh active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816206B2 (en) | 2005-03-31 | 2010-10-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating the same |
| CN100461375C (zh) * | 2005-12-05 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 制造用于闪存半导体器件的隔离结构的方法 |
| CN104851834B (zh) * | 2014-02-18 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN104851834A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN105720011B (zh) * | 2014-12-23 | 2018-10-12 | 台湾积体电路制造股份有限公司 | 用于防止存储器件的氧化物损害和残留物污染的方法 |
| CN105720011A (zh) * | 2014-12-23 | 2016-06-29 | 台湾积体电路制造股份有限公司 | 用于防止存储器件的氧化物损害和残留物污染的方法 |
| CN105826268A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN105826268B (zh) * | 2015-01-07 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN105118842A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 |
| CN107204339A (zh) * | 2016-03-09 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法和半导体结构的形成方法 |
| CN107204339B (zh) * | 2016-03-09 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法和半导体结构的形成方法 |
| CN108807261A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 一种制作不同深度隔离沟槽的方法 |
| CN111987103A (zh) * | 2019-05-21 | 2020-11-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN111987103B (zh) * | 2019-05-21 | 2023-11-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113257804A (zh) * | 2020-02-13 | 2021-08-13 | 联芯集成电路制造(厦门)有限公司 | 制造半导体装置的方法 |
| CN113257804B (zh) * | 2020-02-13 | 2022-06-24 | 联芯集成电路制造(厦门)有限公司 | 制造半导体装置的方法 |
| CN113471136A (zh) * | 2020-03-30 | 2021-10-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292468C (zh) | 同时制造各种尺寸的隔离结构的方法 | |
| CN106057674B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| EP1938371B1 (en) | Integration process flow for flash devices with low gap fill aspect ratio | |
| CN100539067C (zh) | 制造半导体装置的方法 | |
| CN103400794B (zh) | 自对准沟槽的形成方法 | |
| CN1581462A (zh) | 不同隔离沟槽深度的存储器制法及装置 | |
| CN101055852A (zh) | 通过自对准形成多晶硅浮栅结构的方法 | |
| KR20050032443A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN1581492A (zh) | 具纳米晶体或纳米点之存储单元 | |
| CN113284844A (zh) | 用于制造具有到导电楼梯梯级的接触件的微电子装置的方法以及相关装置和系统 | |
| CN209087842U (zh) | 一种半导体结构 | |
| CN1639860A (zh) | 埋入式垂直动态随机存储器单元及双工作功能逻辑门 | |
| CN107342259A (zh) | 半导体装置的形成方法 | |
| CN106298790B (zh) | 快闪存储器的形成方法 | |
| CN111261717A (zh) | 一种屏蔽栅功率mosfet结构及制作方法 | |
| DE102011004757A1 (de) | Vertikale Speichertransistoren mit sich frei einstellendem Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Fühler- und Wortleitungen aufweisen | |
| CN1312759C (zh) | 浅沟渠隔离结构及其沟渠的制造方法 | |
| CN102420175B (zh) | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| CN1241254C (zh) | 具有氧化物凸缘应用的sti的原地和异地腐蚀方法 | |
| CN104465525B (zh) | 嵌入式闪存的形成方法 | |
| CN101388363B (zh) | 非挥发性存储器及其制作方法 | |
| CN113906551A (zh) | 一种半导体器件及其制备方法 | |
| CN1926671A (zh) | 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 | |
| CN102005376B (zh) | 构造浮栅的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |