CN105118842A - 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 - Google Patents
解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 Download PDFInfo
- Publication number
- CN105118842A CN105118842A CN201510435919.8A CN201510435919A CN105118842A CN 105118842 A CN105118842 A CN 105118842A CN 201510435919 A CN201510435919 A CN 201510435919A CN 105118842 A CN105118842 A CN 105118842A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- wafer
- silicon nitride
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供了一种解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，包括：在晶圆衬底上依次生长不同的第一硬掩膜层和第二硬掩膜层；通过光刻和刻蚀工艺形成所述第一硬掩膜层和所述第二硬掩膜层的图案，并且在所述晶圆衬底中形成第一类凹槽和第二类凹槽；涂覆光阻，使得所述光阻覆盖所述第一类凹槽，并暴露所述第二类凹槽；进一步刻蚀被所述光阻暴露的所述第二类凹槽，以使得所述第二类凹槽在所述晶圆衬底中的深度加深，从而使得所述第二类凹槽在所述晶圆衬底中的深度大于所述第一类凹槽在所述晶圆衬底中的深度；去除所述光阻；去除所述第二硬掩膜层。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其能够在大规模集成电路生产过程中，优化不同有源区深度结构。
背景技术
先进的集成电路制造工艺往往包含几百道工序，主要的工艺模块可以分为光刻、刻蚀、离子注入、薄膜生长和清洗等几大部分。设计好的电路通过光刻和刻蚀工艺转移到晶圆上，然后再利用离子注入技术将不同浓度和种类的离子注入到晶圆的有源区上，从而形成不同电学性能的场效应晶体器件。
随着芯片电学性能的集成度不断提升，为实现不同的工作功能芯片的图形结构也相应地变得更加复杂。如图1表示为一个CMOS图像传感器芯片的基本电路图形分布，主要包括数据逻辑运算区、模拟信号计算区和颜色图像传感区。颜色图像传感区由于功能的特殊要求，其有源区的深度和其他功能区相比较浅，结构形成工艺大致包括以下步骤，首先在晶圆10上生长一层氧化硅垫层和氮化硅硬掩膜层2，然后将所有的电路区的图形通过光刻工艺复制到晶圆上，通过刻蚀工艺将有源区深度刻蚀到较浅的颜色图像传感区，最后将深度较浅的有源区用光阻3覆盖住，将其他电路区域刻蚀到要求的深度(如图2所示)，后续再在晶圆上生长一层氧化层将不同的有源区隔离开来。
由于晶圆通过两步刻蚀形成了不同深度的有源区结构，氧化层下面两种不同深度的有源区结构之间的硬掩膜层的厚度是不一样的。在下面化学机械研磨平坦化工艺中，研磨工艺中首先会接触到有源区较浅的氮化硅硬掩膜层，从而对整个晶圆上氧化物的研磨速率会变慢，那么在两种电路区域的交接处的台阶(如图4的参考标记4所示)处容易出现氧化物的残留，最终将晶圆上的氮化硅掩膜层去除时，由于氧化物的存在导致氮化硅掩膜物的残留，其缺陷的电子显微镜照片如图3所示。由于晶圆上这个特殊结构的存在，如果在生产过程中如刻蚀和研磨出现轻微的偏离导致氮化硅掩膜层高度差边大，都会导致大量的缺陷产生。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，，可以选择不同的选择比的硬掩膜层，调整不同电路区域之间硬掩膜层的高度差，从而解决硬掩膜残留的问题，并使得整个工艺环节的窗口变大。
为了实现上述技术目的，根据本发明，提供了一种解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，包括：
第一步骤：在晶圆衬底上依次生长不同的第一硬掩膜层和第二硬掩膜层；
第二步骤：通过光刻和刻蚀工艺形成所述第一硬掩膜层和所述第二硬掩膜层的图案，并且在所述晶圆衬底中形成第一类凹槽和第二类凹槽；
第三步骤：涂覆光阻，使得所述光阻覆盖所述第一类凹槽，并暴露所述第二类凹槽；
第四步骤：进一步刻蚀被所述光阻暴露的所述第二类凹槽，以使得所述第二类凹槽在所述晶圆衬底中的深度加深，从而使得所述第二类凹槽在所述晶圆衬底中的深度大于所述第一类凹槽在所述晶圆衬底中的深度；
第五步骤：去除所述光阻；
第六步骤：去除所述第二硬掩膜层。
优选地，在第六步骤中采用湿法刻蚀去除所述第二硬掩膜层。
优选地，所述第二硬掩膜层在湿法刻蚀时对所述第一硬掩膜层的选择比大于10:1。
优选地，根据工艺进行调整所述第二硬掩膜层在湿法刻蚀时对所述第一硬掩膜层的选择比。
优选地，在第二步骤中，所述第一类凹槽和所述第二类凹槽在所述晶圆衬底中的深度相同。
优选地，所述第一硬掩膜层和所述第二硬掩膜层对于衬底晶圆刻蚀的选择比大于10:1。
优选地，根据工艺进行调整所述第一硬掩膜层和所述第二硬掩膜层对于衬底晶圆刻蚀的选择比。
优选地，晶圆衬底是硅衬底。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了CMOS图像传感器芯片的基本电路图形分布示意图。
图2示意性地示出了硬掩膜物残留电子显微镜照片。
图3示意性地示出了根据现有技术的方法将晶圆刻蚀至较深的有源区结构示意图。
图4至图9示意性地示出了根据本发明优选实施例的解决双型有源区图形晶圆上氮化硅残留的方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4至图9示意性地示出了根据本发明优选实施例的解决双型有源区图形晶圆上氮化硅残留的方法的各个步骤。
如图4至图9所示，根据本发明优选实施例的解决双型有源区图形晶圆上氮化硅残留的方法包括：
第一步骤：在晶圆衬底10(例如，硅衬底)上依次生长不同的第一硬掩膜层20和第二硬掩膜层30，如图4所示；
其中，所述第一硬掩膜层20和所述第二硬掩膜层30对于衬底晶圆刻蚀均有较大的选择比。例如优选地，所述第一硬掩膜层20对于衬底晶圆刻蚀的选择比大于10:1；所述第二硬掩膜层30对于衬底晶圆刻蚀的选择比大于10:1。实际上，在具体工艺中，可以根据工艺调整所述第一硬掩膜层和所述第二硬掩膜层对于衬底晶圆刻蚀的选择比。
第二步骤：通过光刻和刻蚀工艺形成所述第一硬掩膜层20和所述第二硬掩膜层30的图案，并且在所述晶圆衬底10中形成第一类凹槽40和第二类凹槽50；此时，在第二步骤中，所述第一类凹槽40和所述第二类凹槽50在所述晶圆衬底10中的深度相同，如图5所示。
第三步骤：涂覆光阻60，使得所述光阻60覆盖所述第一类凹槽40，并暴露所述第二类凹槽50，如图6所示；
第四步骤：进一步刻蚀被所述光阻60暴露的所述第二类凹槽50，以使得所述第二类凹槽50在所述晶圆衬底10中的深度加深，从而使得所述第二类凹槽50在所述晶圆衬底10中的深度大于所述第一类凹槽40在所述晶圆衬底10中的深度，如图7所示；
第五步骤：去除所述光阻60，如图8所示；
第六步骤：去除所述第二硬掩膜层30。
优选地，在第六步骤中采用湿法刻蚀去除所述第二硬掩膜层30，而且其中优选地，所述第二硬掩膜层30在湿法刻蚀时对所述第一硬掩膜层20的选择比大于10:1。进一步优选地，所述第二硬掩膜层30在湿法刻蚀时对所述第一硬掩膜层20的选择比大于15:1。实际上，在具体工艺中，可以根据工艺调整所述第二硬掩膜层30在湿法刻蚀时对所述第一硬掩膜层20的选择比。
此时，如图9所示，所述第二类凹槽50区域附近的第一硬掩膜层区域相对于所述第一类凹槽40附近的第一硬掩膜层区域存在一个非常细微的高度降。
可以看出，在本发明中，在晶圆衬底上生长两层不同的硬掩膜层，一般两层掩膜层对晶圆的刻蚀均有较大的选择比，上面的第二硬掩膜层30在进行去除时其对下面的第一硬掩膜层20有很大的选择比。此时，可以将所有的电路通过光刻和刻蚀工艺转移到晶圆上，再将要形成较浅凹槽的有源区上面用光阻覆盖，对其他的电路区域再次刻蚀到要求的深度，然后将晶圆上的剩下的光阻去除掉，再利用湿法刻蚀的工艺将上面的硬掩膜层去除掉，由于上面的第二硬掩膜层30在湿法刻蚀时对下面的第一硬掩膜层20的选择比较大(优选地大于10:1),所以上面的第二硬掩膜层30在两种电路区域之间的高度差会变小，最终使得后续化学机械研磨过程中不会在两种电路区域之间残留氧化物，并使得整个工艺环节的窗口变大。
在具体实施时，通过比较现有技术方法下的两种电路区域的交接处的台阶高度(如图4的参考标记4所示)以及根据本发明方法下的两种电路区域的交接处的台阶高度(如图9的参考标记41所示)，可以看出，原来大致50纳米的高度差将减小到不高于大约5纳米，从而使得后续氧化物平坦化过程中不会在两种电路的交界处形成掩膜物的残留缺陷。
在上述实施例中，描述了布置两层硬掩膜层的示例，但是本发明完全可以应用至布置更多层硬掩膜层的情况。因此，对于本领域技术人员可以理解的是，显然，应用超过多于两层硬掩膜层的示例也包含在本发明的范围内。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于包括：
第一步骤：在晶圆衬底上依次生长不同的第一硬掩膜层和第二硬掩膜层；
第二步骤：通过光刻和刻蚀工艺形成所述第一硬掩膜层和所述第二硬掩膜层的图案，并且在所述晶圆衬底中形成第一类凹槽和第二类凹槽；
第三步骤：涂覆光阻，使得所述光阻覆盖所述第一类凹槽，并暴露所述第二类凹槽；
第四步骤：进一步刻蚀被所述光阻暴露的所述第二类凹槽，以使得所述第二类凹槽在所述晶圆衬底中的深度加深，从而使得所述第二类凹槽在所述晶圆衬底中的深度大于所述第一类凹槽在所述晶圆衬底中的深度；
第五步骤：去除所述光阻；
第六步骤：去除所述第二硬掩膜层。
2.根据权利要求1所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，在第六步骤中采用湿法刻蚀去除所述第二硬掩膜层。
3.根据权利要求2所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，所述第二硬掩膜层在湿法刻蚀时对所述第一硬掩膜层的选择比大于10:1。
4.根据权利要求2所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，根据工艺进行调整所述第二硬掩膜层在湿法刻蚀时对所述第一硬掩膜层的选择比。
5.根据权利要求1至4之一所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，在第二步骤中，所述第一类凹槽和所述第二类凹槽在所述晶圆衬底中的深度相同。
6.根据权利要求1或2所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，所述第一硬掩膜层和所述第二硬掩膜层对于衬底晶圆刻蚀的选择比大于10:1。
7.根据权利要求1或2所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，根据工艺进行调整所述第一硬掩膜层和所述第二硬掩膜层对于衬底晶圆刻蚀的选择比。
8.根据权利要求1或2所述的解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法，其特征在于，晶圆衬底是硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435919.8A CN105118842A (zh) | 2015-07-22 | 2015-07-22 | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435919.8A CN105118842A (zh) | 2015-07-22 | 2015-07-22 | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105118842A true CN105118842A (zh) | 2015-12-02 |
Family
ID=54666792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510435919.8A Pending CN105118842A (zh) | 2015-07-22 | 2015-07-22 | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118842A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581462A (zh) * | 2003-08-05 | 2005-02-16 | 华邦电子股份有限公司 | 不同隔离沟槽深度的存储器制法及装置 |
| US20080146000A1 (en) * | 2006-12-13 | 2008-06-19 | Hynix Semiconductor Inc. | Method of forming isolation structure of flash memory device |
| CN104347476A (zh) * | 2013-07-23 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
-
2015
- 2015-07-22 CN CN201510435919.8A patent/CN105118842A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581462A (zh) * | 2003-08-05 | 2005-02-16 | 华邦电子股份有限公司 | 不同隔离沟槽深度的存储器制法及装置 |
| US20080146000A1 (en) * | 2006-12-13 | 2008-06-19 | Hynix Semiconductor Inc. | Method of forming isolation structure of flash memory device |
| CN104347476A (zh) * | 2013-07-23 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837273B2 (en) | Methods of forming patterns of a semiconductor devices | |
| CN109309091A (zh) | 图案化方法 | |
| CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
| CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
| CN105470137A (zh) | 一种鳍片刻蚀方法 | |
| CN105244261B (zh) | 半导体器件的制备方法 | |
| CN105118842A (zh) | 解决双型有源区图形晶圆上硬掩膜层氮化硅残留的方法 | |
| CN105047564B (zh) | 鳍式场效应管基体制备方法 | |
| CN103165435A (zh) | 一种硅刻蚀工艺 | |
| TWI550766B (zh) | 驅動裝置的積體電路及其製作方法 | |
| CN105304474A (zh) | 一种多重图形化掩膜层的形成方法 | |
| CN105552033A (zh) | E-Flash栅极形成方法 | |
| CN101923296B (zh) | Nvm器件制备中光刻对准记号的制备方法 | |
| CN110729402B (zh) | 一种多晶硅电阻的制作方法 | |
| CN103928349A (zh) | 鳍式场效晶体管中栅极的分离方法 | |
| CN105977150A (zh) | 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 | |
| CN102810470A (zh) | 降低微负载效应的方法 | |
| CN103871855B (zh) | 一种集成电路双栅氧的制备方法 | |
| CN104465338A (zh) | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 | |
| CN102592984B (zh) | 图像传感器顶层刻蚀方法以及图像传感器 | |
| CN105047717A (zh) | 鳍式场效应晶体管结构及其制作方法 | |
| CN104183573B (zh) | 迭对标记及其制造方法 | |
| CN101943855B (zh) | 移相掩模板结构及其制造方法 | |
| CN103337473B (zh) | 保护浅沟槽隔离区的方法 | |
| CN103295894B (zh) | 改善半导体器件不同区域关键尺寸差异的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151202 |