CN105304474A - 一种多重图形化掩膜层的形成方法 - Google Patents

一种多重图形化掩膜层的形成方法 Download PDF

Info

Publication number
CN105304474A
CN105304474A CN201510608770.9A CN201510608770A CN105304474A CN 105304474 A CN105304474 A CN 105304474A CN 201510608770 A CN201510608770 A CN 201510608770A CN 105304474 A CN105304474 A CN 105304474A
Authority
CN
China
Prior art keywords
layer
sacrifice layer
side wall
mask layer
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510608770.9A
Other languages
English (en)
Inventor
鲍宇
李润领
方精训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510608770.9A priority Critical patent/CN105304474A/zh
Publication of CN105304474A publication Critical patent/CN105304474A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种多重图形化掩膜层的形成方法。本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。

Description

一种多重图形化掩膜层的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种多重图形化掩膜层的形成方法。
背景技术
在半导体制造领域，光刻胶才来哦用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出多重双重图形工艺，其中，自对准双重图形工艺即为其中的一种。公开号为US2009/0146322A1的美国专利文献公开了一种自对准双重图形作为掩膜对把电脑提结构进行刻蚀的方法，具体包括有在半导体衬底上表面形成待刻蚀材料层，在待刻蚀材料层表面形成牺牲材料层，对牺牲材料层进行刻蚀，形成牺牲层，在待刻蚀材料层和牺牲层表面形成硬掩膜材料层，对硬掩膜材料层进行无掩膜刻蚀，直到暴露待刻蚀材料层表面和牺牲层的顶部表面，在牺牲层侧壁表面形成侧墙，去除牺牲层，以侧墙作为硬掩膜层，对待刻蚀材料层进行刻蚀。
上述自对准双重图形作为掩膜对待刻蚀材料层进行刻蚀后，侧墙两侧对应的待刻蚀材料层的侧壁的形貌不同，会影响后续形成的半导体器件的电学性能。
所以亟需一种新型的多重图形化掩膜层的形成方法
发明内容
鉴于上述问题，本发明提供一种多重图形化掩膜的形成方法。
一种多重图形化掩膜层的形成方法，其特征在于，包括：
提供一硅衬底；
于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面；
制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面；
制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层，以形成以所述第一侧墙为侧壁的凹槽；
制备第二侧墙覆盖所述凹槽的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。
上述的方法，其特征在于，所述第一牺牲层材质与所述第二牺牲层材质相同。
上述的方法，其特征在于，所述第一牺牲层材质为氧化硅或氮化硅或非晶碳。
上述的方法，其特征在于，所述硬质掩膜层的材质为氮化硅。
上述的方法，其特征在于，所述第一侧墙材质与所述第二侧墙材质相同。
上述的方法，其特征在于，所述第一牺牲层的厚度大于10nm。
上述的方法，其特征在于，采用化学机械研磨法研磨所述第二牺牲层至所述第一牺牲层上表面。
一种多重图形化掩膜层的形成方法，其特征在于，所述方法包括：
提供一硅衬底；
于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面；
制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面；
制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层和所述第一侧墙；
制备第二侧墙覆盖所述第二牺牲层的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。
上述的方法，其特征在于，所述第一牺牲层厚度大于20nm。
上述的方法，其特征在于，所述第二侧墙两侧侧壁对称。
综上所述，本发明提出了一种多重图形化掩膜层的形成方法，在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1～图7是本发明实施例一种多重图形化掩膜层形成过程的剖面结构示意图；
图8～图14是本发明实施例二中多重图形化掩膜层形成过程的剖面结构示意图。
具体实施方式
为了使本发明的技术方案及优点更加易于理解，下面结合附图作进一步详细说明。应当说明，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现有技术的自对准双重图形工艺形成的侧墙为掩膜对待刻蚀材料层进行刻蚀后，形成的半导体图形的两侧的侧壁形貌会不同，会影响后续形成的半导体器件的性能。发明人经过研究发现，现有的自对准双重图形工艺中，由于侧墙是对硬掩膜材料层进行无掩膜刻蚀形成的，与牺牲层接触的一侧的侧墙的侧壁是垂直于半导体衬底表面，而远离牺牲层一侧的侧墙的侧壁形状是弧形的，且越靠近侧墙的顶端弧度越大，越靠近侧墙的顶端侧墙两侧侧壁的形貌的差异性越大，侧墙两侧侧壁的形貌存在较大差异，在以侧墙为掩膜刻蚀待刻蚀材料层，形成半导体图形时，使得半导体图形两侧侧壁的形貌不相同，半导体图形两侧侧壁的形貌与侧墙两侧侧壁的形貌相关。
为了解决上述问题，本发明设计一种多重图形化掩膜层的形成方法，方法包括先提供一半导体器件，该半导体器件从下至上依次为硅衬底、硬质掩膜层和第一牺牲层，然后刻蚀第一牺牲层形成凸台结构，在形成凸台结构的第一牺牲层的两侧面沉积形成第一侧墙，之后在侧墙侧壁沉积第二牺牲层，研磨第二牺牲层至第一牺牲层的上表面，然后去除第一牺牲层，以剩下的第二牺牲层为掩膜，于第一侧墙的另一侧壁上沉积形成第二侧墙，最后去除第二牺牲层，留下的结构形成多重图形化掩膜层。
下面结合具体实施例进行说明
实施例一
如图1-图7所示，一种多重图形化掩膜层的形成方法，该方法包括：
首先提供一半导体器件，该半导体器件包括有硅衬底1，然后再该硅衬底1上沉积一层硬质掩膜层2，然后在该硬质掩膜层2上沉积一层第一牺牲层3。在本发明中，硬质掩膜层2的材质优选的为氮化硅，或者其他半导体器件中使用的硬质掩膜层2的材料都可以。而第一牺牲层3的材质优选的为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。另外，第一牺牲层3的厚度大于10nm，优选的大于40nm，这样厚度越大，操作越方便。
然后在第一牺牲层3上旋涂一层光刻胶，在该光刻胶上曝光显影，然后刻蚀第一牺牲层3，去除光刻胶，剩余的第一牺牲层3和硬质掩膜层2形成一凸台结构。
在剩余的第一牺牲层3的表面和硬质掩膜层2的表面沉积第一材料层，刻蚀该第一材料层，于第一牺牲层3的侧壁形成第一侧墙4。
在形成第一侧墙4后沉积第二牺牲层5于硬质掩膜层2表面、第一侧墙4表面和第一牺牲层3表面。然后采用研磨工艺将第二牺牲层5研磨至第一牺牲层3表面，本申请中优选的是采用化学机械研磨法将第二牺牲层5研磨至第一牺牲层3的表面。
形成了第二牺牲层5之后刻蚀去除第一牺牲层3至硬质掩膜层2的表面，在本申请中，采用等离子体刻蚀工艺去除第一牺牲层3，该等离子体刻蚀工艺采用的气体为HBr和CF4。
然后在该第二牺牲层5和第一材料层的表面沉积第二材料层，并以该第二牺牲层5为掩膜进行刻蚀工艺刻蚀第二材料层，于第一材料层的侧壁表面上形成第二侧墙6。最后去除第二牺牲层5，于硬质掩膜层2上形成多重图形化掩膜层。
在本申请中，第二牺牲层5的材质可以同第一牺牲层3的材质一样，为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。但是不仅仅局限这样，因为第二牺牲层5最后也是需要去除的，且因为有一层硬质掩膜层2的作用，所以，第二牺牲层5的材质也可以与第一牺牲层3的材质不一样，因为去除方法不同的情况下对后续形成的半导体器件结构也产生不了其他影响。另外，在沉积第一材料层和第二材料层形成了第一侧墙4和第二侧墙6，最后第一侧墙4和第二侧墙6形成多重图形化掩膜层，这样，第一材料层和第二材料层的材质可以是相同，最终都是形成了一个相同的结构。第一材料层和第二材料层的材质也可以不同，因为最终形成的结构是作为多重图形化掩膜，只要其具有这样的作用并对半导体器件不产生其他影响的情况。
实施例二
如图8-图14所示，一种多重图形化掩膜层的形成方法，该方法包括：
首先提供一半导体器件，该半导体器件包括有硅衬底1，然后再该硅衬底1上沉积一层硬质掩膜层2，然后在该硬质掩膜层2上沉积一层第一牺牲层3。在本发明中，硬质掩膜层2的材质优选的为氮化硅，或者其他半导体器件中使用的硬质掩膜层2的材料都可以。而第一牺牲层3的材质优选的为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。另外，第一牺牲层3的厚度大于20nm，优选的大于40nm，这样厚度越大，操作越方便。
然后在第一牺牲层3上旋涂一层光刻胶，在该光刻胶上曝光显影，然后刻蚀第一牺牲层3，去除光刻胶，剩余的第一牺牲层3和硬质掩膜层2形成一凹槽结构。
在剩余的第一牺牲层3的表面和硬质掩膜层2的表面沉积第一材料层，刻蚀该第一材料层，于第一牺牲层3的侧壁形成第一侧墙41。
在形成第一侧墙41后沉积第二牺牲层51于硬质掩膜层2表面、第一侧墙41表面和第一牺牲层3表面。然后采用研磨工艺将第二牺牲层51研磨至第一牺牲层3表面，本申请中优选的是采用化学机械研磨法将第二牺牲层51研磨至第一牺牲层3的表面。
形成了第二牺牲层51之后刻蚀去除第一牺牲层3和第一侧墙41至硬质掩膜层2的表面，在本申请中，采用等离子体刻蚀工艺去除第一牺牲层3和第一侧墙41，该等离子体刻蚀工艺采用的气体为HBr和CF4。
然后在该第二牺牲层51的表面和硬质掩膜层2的表面沉积第二材料层61，并以该第二牺牲层51为掩膜进行刻蚀工艺刻蚀第二材料层61，于第二牺牲层51的侧壁表面上形成第二侧墙。最后去除第二牺牲层51，于硬质掩膜层2上形成多重图形化掩膜层。这样形成的第二侧墙就是多重图形化掩膜层，且该第二侧墙的两侧壁是对称的，这样形成的多重图形化掩膜层的侧墙的两侧侧壁的形貌差异性减小了。
在本申请中，第二牺牲层51的材质可以同第一牺牲层3的材质一样，为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。但是不仅仅局限这样，因为第二牺牲层51最后也是需要去除的，且因为有一层硬质掩膜层2的作用，所以，第二牺牲层51的材质也可以与第一牺牲层3的材质不一样，因为去除方法不同的情况下对后续形成的半导体器件结构也产生不了其他影响。另外，在沉积第一材料层和第二材料层61形成了第一侧墙41和第二侧墙，最后第一侧墙41和第二侧墙形成多重图形化掩膜层，这样，第一材料层和第二材料层61的材质可以是相同，最终都是形成了一个相同的结构。第一材料层和第二材料层61的材质也可以不同，因为最终形成的结构是作为多重图形化掩膜，只要其具有这样的作用并对半导体器件不产生其他影响的情况。
通过上述实施例可以看出，本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种多重图形化掩膜层的形成方法，其特征在于，包括：
提供一硅衬底；
于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面；
制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面；
制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层，以形成以所述第一侧墙为侧壁的凹槽；
制备第二侧墙覆盖所述凹槽的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。
2.根据权利要求1所述的方法，其特征在于，所述第一牺牲层材质与所述第二牺牲层材质相同。
3.根据权利要求2所述的方法，其特征在于，所述第一牺牲层材质为氧化硅或氮化硅或非晶碳。
4.根据权利要求1所述的方法，其特征在于，所述硬质掩膜层的材质为氮化硅。
5.根据权利要求1所述的方法，其特征在于，所述第一侧墙材质与所述第二侧墙材质相同。
6.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的厚度大于10nm。
7.根据权利要求1所述的方法，其特征在于，采用化学机械研磨法研磨所述第二牺牲层至所述第一牺牲层上表面。
8.一种多重图形化掩膜层的形成方法，其特征在于，所述方法包括：
提供一硅衬底；
于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面；
制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面；
制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层和所述第一侧墙；
制备第二侧墙覆盖所述第二牺牲层的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。
9.根据权利要求8所述的方法，其特征在于，所述第一牺牲层厚度大于20nm。
10.根据权利要求8所述的方法，其特征在于，所述第二侧墙两侧侧壁对称。
CN201510608770.9A 2015-09-22 2015-09-22 一种多重图形化掩膜层的形成方法 Pending CN105304474A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510608770.9A CN105304474A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608770.9A CN105304474A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜层的形成方法

Publications (1)

Publication Number Publication Date
CN105304474A true CN105304474A (zh) 2016-02-03

Family

ID=55201572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608770.9A Pending CN105304474A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜层的形成方法

Country Status (1)

Country Link
CN (1) CN105304474A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113517179A (zh) * 2021-07-08 2021-10-19 长鑫存储技术有限公司 自对准图形工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN104900495A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN104900495A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113517179A (zh) * 2021-07-08 2021-10-19 长鑫存储技术有限公司 自对准图形工艺方法
CN113517179B (zh) * 2021-07-08 2023-07-14 长鑫存储技术有限公司 自对准图形工艺方法

Similar Documents

Publication Publication Date Title
US11355642B2 (en) Method for manufacturing semiconductor structure
CN104009036B (zh) 制造多栅极器件的方法
CN104733291B (zh) 用于集成电路图案化的方法
CN103794476B (zh) 自对准三重图形的形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN104409444B (zh) 鳍层光刻对准标记的制备方法
CN104485286B (zh) 包含中压sgt结构的mosfet及其制作方法
CN107731666B (zh) 双重图形化的方法
CN104465386A (zh) 半导体结构的形成方法
CN104425225A (zh) 三重图形的形成方法
CN105304474A (zh) 一种多重图形化掩膜层的形成方法
CN103578931A (zh) 多重图形化的掩膜层及其形成方法
CN109559978A (zh) 半导体结构及其形成方法
CN103594337A (zh) 双重图形化方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN103871882A (zh) 半导体装置及其制造方法
CN106783727B (zh) 互连结构的形成方法
CN104867826A (zh) 一种避免硅片边缘薄膜剥离的方法
CN104078330B (zh) 自对准三重图形的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN105206512A (zh) 改进多重图形化掩膜层的方法
TW201438057A (zh) 半導體裝置圖案化結構之製作方法
CN103943469A (zh) 一种图形自对准形成方法
CN105070748B (zh) 一种igbt栅极的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication