CN104009036B - 制造多栅极器件的方法 - Google Patents

制造多栅极器件的方法 Download PDF

Info

Publication number
CN104009036B
CN104009036B CN201310192965.0A CN201310192965A CN104009036B CN 104009036 B CN104009036 B CN 104009036B CN 201310192965 A CN201310192965 A CN 201310192965A CN 104009036 B CN104009036 B CN 104009036B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
gate stack
pseudo
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310192965.0A
Other languages
English (en)
Other versions
CN104009036A (zh
Inventor
郭志伟
赵元舜
陈豪育
杨士洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104009036A publication Critical patent/CN104009036A/zh
Application granted granted Critical
Publication of CN104009036B publication Critical patent/CN104009036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种器件，该器件包括：包括隔离部件的晶圆衬底、嵌入隔离部件中的至少两个鳍结构、环绕两个鳍结构分别地设置的至少两个栅叠层。第一层间介电（ILD）层设置在两个栅叠层之间，在该两个栅叠层之间形成盘状沟槽，使得沟槽的底面低于相邻的两个栅叠层的顶面。在包括在盘状沟槽中的第一ILD层的上方设置第二ILD层。第二ILD包括氮化物材料；第一ILD包括氧化物材料。本发明还提供了制造多栅极器件的方法。

Description

制造多栅极器件的方法
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。
背景技术
半导体集成电路（IC）产业经历了呈指数式的发展。IC材料和设计方面的技术进步产生了多代IC，其中每一代都比上一代具有更小和更复杂的电路。在IC发展过程中，功能密度（即，单位芯片面积上的互连器件的数量）大幅增加而几何尺寸（即，使用制造工艺可以做出的最小的元件（或线））减小。通常这种按比例减小的工艺通过提高生产效率和降低相关成本而带来益处。这种按比例减小的工艺也增加了加工和生产IC的复杂度，因此，为了实现这些进步，需要IC加工和生产方面的类似发展。
按比例缩小的工艺中的一种进步是制造鳍式场效应晶体管（FinFET）。期望进一步改进制造FinFET的操作，诸如通过利用高蚀刻选择性材料作为层间介电（ILD）硬掩模层以防止各个制造工艺中的ILD损失。因此，需要的是一种用于改进FinFET的制造和操作的方法。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：衬底，包括隔离部件；至少两个鳍结构，嵌入所述隔离部件中；至少两个栅叠层，被设置为分别环绕所述两个鳍结构；第一层间介电（ILD）层，设置在所述两个栅叠层之间，其中，所述第一ILD层的一部分的顶面低于栅叠层的顶面，从而形成沟槽；以及第二ILD层，设置在所述第一ILD层的上方并且位于所述沟槽中，其中，所述第二ILD层的顶面与所述栅叠层的顶面近似等高。
该器件还包括：位于所述栅叠层和所述第一ILD层之间的蚀刻停止层。
在该器件中，以盘状轮廓形成第二ILD层。
在该器件中，所述第二ILD不同于所述第一ILD层。
在该器件中，所述第二ILD包括氮化物材料，而所述第一ILD包括氧化物材料。
在该器件中，所述第二ILD具有与所述第一ILD不同的蚀刻速率。
在该器件中，所述栅叠层包括：环绕所述鳍结构的第一界面层、设置在所述第一界面层上方的第二界面层、设置在所述第二界面层上方的栅极层以及设置在所述第一界面层、所述第二界面层和所述栅极层的侧壁上的间隔件。
在该器件中，所述第一界面层包括氧化硅。
在该器件中，所述第二界面层包括高k介电材料。
在该器件中，所述栅极层包括多晶硅、金属或金属合金。
根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：在晶圆衬底上形成鳍结构和隔离结构，所述鳍结构嵌入所述隔离结构中；环绕所述鳍结构形成两个栅叠层；在所述栅叠层的上方沉积第一层间介电（ILD）层；去除部分所述第一ILD层，在所述两个栅叠层之间形成沟槽；在所述第一ILD层的上方，包括在所述沟槽中沉积第二ILD层；以及去除部分所述第二ILD层，保留所述沟槽的所述第二ILD层。
在该方法中，所述栅叠层是伪栅叠层，所述方法还包括：在所述栅叠层的上方沉积蚀刻停止层；环绕所述鳍结构形成所述伪栅叠层，所述伪栅叠层包括设置在所述鳍结构上方的第一牺牲层、设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和所述第二牺牲层的侧壁上的间隔件；去除所述伪栅叠层内的所述第一牺牲层和所述第二牺牲层以在每个伪栅叠层内形成空白空间；以及通过用环绕所述鳍结构的第一界面层、位于所述第一界面层上方的第二界面层和位于所述第二界面层上方的栅极层填充所述空白空间来形成栅叠层。
在该方法中，去除部分所述第一ILD层以及部分所述第二ILD层的步骤利用化学机械抛光（CMP）。
在该方法中，所述沟槽的底面比所述栅叠层的顶面低至少
在该方法中，所述沟槽包括所述第一ILD层中的盘状轮廓。
在该方法中，去除部分所述第二ILD层包括将所述伪栅叠层内的所述第二牺牲层暴露在空气中。
根据本发明的又一方面，提供了一种制造半导体器件的方法，所述方法包括：在晶圆衬底上形成鳍结构和隔离结构，所述鳍结构嵌入所述隔离结构中；实施凹进工艺以去除部分所述隔离结构；环绕所述鳍结构形成伪栅叠层，所述伪栅叠层包括设置在所述鳍结构上方的第一牺牲层、设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和所述第二牺牲层的侧壁上的间隔件；环绕所述伪栅叠层形成源极/漏极；在所述伪栅叠层的上方沉积蚀刻停止层；在所述蚀刻停止层的上方沉积第一层间介电（ILD）层；去除部分所述第一ILD层以暴露设置在所述伪栅叠层的顶部的所述蚀刻停止层并且形成所述第一ILD层的盘状轮廓；在所述第一ILD层的上方沉积第二ILD层，其中，盘状的第二ILD层覆盖所述第一ILD层；去除设置在所述伪栅叠层的顶部的部分所述第二ILD层和部分所述蚀刻停止层，使得将所述伪栅叠层内的所述第二牺牲层暴露在空气中；去除所述伪栅叠层内的所述第二牺牲层和所述第一牺牲层，以在所述伪栅叠层内形成空白空间；以及通过用环绕所述鳍结构的第一界面层、位于所述第一界面层上方的第二界面层和位于所述第二界面层上方的栅极层填充所述空白空间来形成栅叠层。
在该方法中，去除部分所述第一ILD层包括利用化学机械抛光（CMP）工艺。
该方法还包括：利用凹进工艺。
在该方法中，沉积所述第二ILD层包括沉积氮化硅层。
在该方法中，去除部分所述第二ILD层和部分所述蚀刻停止层包括利用CMP工艺。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1是制造用于实施本发明的一个或多个实施例的器件的方法的流程图。
图2A至图9B是利用图1示出的方法制造的示例性器件的示意图。
具体实施方式
为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，第一部件形成在第二部件上或者上方可以包括其中以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括其中可以形成介于第一部件和第二部件之间的附加部件，使得第一部件和第二部件不直接接触的实施例。再者，本发明可以在各个实例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身并没有规定所讨论的各个实施例和/或结构之间的关系。
应该理解，虽然本文中可以使用术语“第一”和“第二”等描述各个区域、层和/或部分，但是这些区域、层和/或部分不应该通过这些术语进行限定。这些术语仅用于使一个区域、层或部分与另一区域、层或部分区分开来。因此，以下讨论的第一区域、第一层或第一部分可以被称为第二区域、第二层或第二部分，而类似地，第二区域、第二层或第二部分可以被称为第一区域、第一层或第一部分而不背离本发明的教导。
现在参照图1，根据本发明的一个或多个实施例利用方法100制造器件。应该理解，可以在方法100之前、期间、和之后提供附加的步骤，而且对于该方法的其他实施例，可以替换、删除或前后移动所描述的一些步骤。将参照图2A至图9B同时描述利用方法100的器件200。方法100是实例，并不意图超出权利要求中明确叙述的内容限定本发明。在本实施例中，器件也被称为结构或晶体管。应该理解，器件200中的其他构造以及包含或省略各种术语是可能的。
方法100开始于步骤102，其中，在晶圆衬底上形成多个鳍结构和阱。也形成隔离结构以隔离每个阱和鳍结构。在本实施例中，鳍结构也被称为鳍。现在参照图2，以下讨论的图5B中示出了阱。
参照图2A和图2B，鳍结构204形成在晶圆衬底202中，并且隔离结构206形成在晶圆衬底202上以分别隔离每个鳍结构204。在一些实施例中，鳍结构204包括一层或多层，并且可以包括晶圆衬底202（诸如Si）的多部分。在另一个实施例中，鳍结构204可以包括外延（EPI）层，诸如SiGe或SiGa。形成鳍结构204包括利用光刻工艺和蚀刻工艺。形成鳍结构204还可以包括利用EPI生长工艺。
隔离结构206设置在晶圆衬底202的上方并且用于隔离每个阱。在一些实施例中，隔离结构206包括氧化硅、氮化硅或氮氧化硅。其他合适的材料是可能的。形成隔离结构206可以包括利用沉积工艺，诸如化学汽相沉积（CVD）或物理汽相沉积（PVD）。形成隔离结构206还包括利用化学机械抛光（CMP）工艺。形成阱可以包括利用注入工艺。此外，在本实施例中，实施凹进工艺以去除在晶圆衬底202上所设置的隔离结构206的多部分。实施凹进工艺包括利用蚀刻工艺。
方法100（图1）继续进行至步骤106，其中，在鳍结构和阱的上方形成多个栅叠层。
再参照图2A和图2B，在阱208和嵌入隔离结构206中的鳍结构204的上方形成栅叠层210。在本实例中，栅叠层210是伪栅叠层，每个栅叠层210都包括第一牺牲层212、第二牺牲层214和间隔件216。第一牺牲层212设置在鳍结构204的上方，第二牺牲层214设置在第一牺牲层212的上方，并且间隔件216设置在第一牺牲层212和第二牺牲层214的侧壁上。第一牺牲层212包括介电材料，诸如氧化硅或氮化硅。在另一个实施例中，第二牺牲层214包括介电材料，诸如氧化硅或氮化硅。间隔件216可以包括氧化硅、氮化硅或氮氧化硅。形成栅叠层210包括利用沉积工艺，诸如CVD或PVD工艺。形成栅叠层210还包括利用光刻工艺和蚀刻工艺。
方法100继续进行至步骤108，其中，环绕设置在阱上的伪栅叠层形成源极/漏极。
现在参照图3A和图3B，分别在伪栅叠层210的相对侧形成源极218和漏极220。可以在伪栅叠层210的任一侧处形成源极218或漏极220。源极218可以包括P源极或N源极，并且漏极220可以包括P漏极或N漏极。在一个实施例中，形成源极218和漏极220可以包括利用注入工艺。在另一个实施例中，形成源极218和漏极220包括利用凹进工艺以及然后利用源极/漏极EPI工艺来形成用于源极/漏极的结。形成源极/漏极还可以包括利用光刻工艺和清洁工艺。
方法100继续进行至步骤110，其中，在形成在阱上的伪栅叠层、环绕栅叠层的源极/漏极以及隔离阱的隔离结构的上方沉积蚀刻停止层。
现参照图4A和图4B，在设置在阱208上方的伪栅叠层210、环绕伪栅叠层210的源极218和漏极220、隔离阱208的隔离结构206的上方沉积蚀刻停止层222。蚀刻停止层222可以包括诸如氮化硅的氮化物材料，并且可以利用诸如CVD或PVD的沉积工艺形成该蚀刻停止层。
方法100继续进行至步骤112，其中，在蚀刻停止层的上方沉积第一层间介电（ILD）层以填充伪栅叠层之间的间隙。
现参照图5A和图5B，在蚀刻停止层222的上方沉积第一ILD层224以覆盖环绕鳍结构204所形成的伪栅叠层210。在一些实施例中，第一ILD层224可以包括用于更好的间隙填充的柔软和流动材料。在一个实施例中，第一ILD层224可以包括氧化物材料，诸如氧化硅。沉积第一ILD层224包括利用CVD或PVD工艺。沉积第一ILD层224还可以包括利用诸如涂覆工艺的旋涂工艺。
方法100继续进行至步骤114，其中，平坦化第一ILD层。例如，化学机械抛光（CMP）工艺可以用于去除第一ILD层的多部分并且暴露设置在伪栅叠层的顶部的蚀刻停止层。应该理解，在一些实施例中，第一ILD层可以是充分平坦的，从而可以省略此步骤。
现在参照图6A和图6B，去除第一ILD层224的多部分并且暴露设置在伪栅叠层210的顶部的蚀刻停止层222的多部分。由于第一ILD层224的相对柔软性，例如，通过CMP工艺去除ILD层224位于伪栅叠层210之间的额外部分。因此，伪栅叠层210之间的剩余ILD层224形成盘状轮廓。在本实施例中，该盘的底部低于设置在伪栅叠层210上的蚀刻停止层222的顶面。用字母D表示该盘的底部与栅叠层210的顶面（包括蚀刻停止层222）之间的距离。在一个实例中，对于总高度为大约的伪栅叠层210，距离D在大约至的范围内。
方法100继续进行至步骤116，其中，在第一ILD层的上方沉积第二ILD层。在本实施例中，第二ILD层也被称为ILD保护层。第二ILD层也填充在第一ILD层中所形成的任何盘。
现在参照图7A和图7B，在第一ILD层224和伪栅叠层210的上方沉积第二ILD层226。伪栅叠层210被掩埋在第二ILD层226的下方。根据一个或多个实施例，第二ILD层226与第一ILD层224不同，并且该第二ILD层226与第一ILD层224相比，具有低得多的蚀刻速率。在一些实施例中，第二ILD层226包括与氮化物相关的材料，诸如氮化硅或掺碳氮化硅。其他合适的材料也是可能的。
方法100继续进行至步骤118，其中，去除设置在伪栅叠层的顶部的ILD保护层以及蚀刻停止层的多部分，并暴露伪栅叠层内的牺牲层。
现在参照图8A和图8B，去除第二ILD保护层226的多部分，还去除设置在伪栅叠层210的顶部的蚀刻停止层222，并且伪栅叠层210内部的第二牺牲层214暴露在空气中。第二ILD层226仅保留并填充伪栅叠层210之间的盘。在本实施例中，利用CMP工艺去除第二ILD层的多部分，而且由于第二ILD层与第一ILD层相比的不同属性（例如，在CMP期间的不同蚀刻速率），第二ILD层保留在盘中。
方法100继续进行至步骤120，其中，通过如果/根据需要完成栅极结构。
现参照图9A和图9B，在本实施例中，栅叠层210是伪栅叠层。因此，为了完成栅叠层，通过去除其中的第一牺牲层212和第二牺牲层214（图8A和图8B）（诸如利用蚀刻工艺）在伪栅叠层210内形成空白空间（empty space）。在本实施例中，由于第二ILD层226设置在第一ILD层224上，在利用蚀刻工艺去除伪栅叠层210内的第一牺牲层212和第二牺牲层214的同时防止ILD层224的损失。也就是说，因为在第一ILD层224上沉积第二ILD层226，所以更容易控制蚀刻工艺。
然后，环绕嵌入隔离结构206中的鳍结构204形成栅叠层230。栅叠层230包括环绕嵌入隔离结构206中的鳍结构204所沉积的第一界面层232、在第一界面层232上所沉积的第二界面层234以及在第二界面层234上所沉积的栅极层236。在一个实施例中，第一界面层232包括诸如氧化硅的介电材料，而第二界面层234包括诸如GeO的高k介电材料。栅极层236包括诸如掺杂多晶硅的导电材料。另外地或可选地，栅极层236可以包括金属或金属合金，诸如Al、Ni、Cu或它们的组合。形成栅叠层230包括利用诸如CVD、PVD的沉积工艺、溅射或者电镀。
在以上论述中，通过制造器件，实施了各种工艺，诸如膜沉积工艺、光刻工艺、蚀刻工艺、离子注入工艺、CVD工艺和清洁工艺。在一些实施例中，膜沉积工艺包括诸如蒸发和DC磁控溅射的物理汽相沉积（PVD）工艺、诸如化学镀或电镀的喷镀工艺、诸如常压CVD（APCVD）、低压CVD（LPCVD）、等离子体增强CVD（PECVD）或高密度等离子体CVD（HDP CVD）的化学汽相沉积（CVD）工艺、离子束沉积、旋涂、金属有机分解法（MOD）、原子层沉积（ALD）工艺和/或其他合适的方法。
在一些实施例中，光刻工艺可以包括在晶圆衬底上涂覆光刻胶膜，通过光刻工具或离子束直写机对在晶圆衬底上所沉积的光刻胶膜进行曝光，然后对曝光的光刻胶膜进行显影以形成离子注入工艺或蚀刻工艺的光刻胶图案。在晶圆衬底上涂覆光刻胶膜包括在对晶圆衬底施加光刻胶膜之前实施脱水工艺，从而可以提高光刻胶膜与晶圆衬底的粘附性。脱水工艺可以包括在高温下烘烤衬底一段时间或对衬底施加诸如六甲基二硅胺（HMDS）的化学物质。在晶圆衬底上涂覆光刻胶膜可以包括软烘（SB）。对沉积在晶圆衬底上的光刻胶膜进行曝光包括利用掩模。掩模可以是二元掩模（BIM）、超级二元掩模（SBIM）或相移掩模（PSM），该相移掩模包括交替相移掩模（alt.PSM）或衰减相移掩模（att.PSM）。光刻工具可以包括I-线（I-line）、深紫外线（DUV）或远紫外线（EUV）工具。对曝光的光刻胶膜进行显影可以包括曝光后烘烤（PEB）、显影后烘烤（PDB）工艺或它们的组合。
在一些实施例中，蚀刻工艺可以包括干（等离子体）蚀刻、湿蚀刻和/或其他蚀刻方法。例如，干蚀刻工艺可以使用含氧气体、含氟气体（例如CF4、SF6、CH2F2、CHF3和/或C2F6）、含氯气体（例如Cl2、CHCl3、CCl4和/或BCl3）、含溴气体（例如HBr和/或CHBR3）、含碘气体、其他合适的气体和/或等离子体、和/或它们的组合。
因此，本发明描述了一种器件。该器件包括：包括隔离部件的晶圆衬底，嵌入隔离部件中的至少两个鳍结构，环绕两个鳍结构分别地设置的至少两个栅叠层，设置在两个栅叠层之间的第一层间介电（ILD）层，以及设置在第一ILD层的上方的第二ILD层，其中，第二ILD层防止第一ILD层的损失。器件还包括位于栅叠层和第一ILD层之间的蚀刻停止层。第二ILD包括盘状轮廓。第二ILD层不同于第一ILD层。第二ILD包括氮化物材料。第一ILD包括氧化物材料。栅叠层包括环绕鳍结构的第一界面层、设置在第一界面层的上方的第二界面层、设置在第二界面层的上方的栅极层、设置在第一界面层和第二界面层以及栅极层的侧壁上的间隔件。第一界面层包括氧化硅。第二界面层包括高k介电材料。栅极层包括多晶硅、金属或金属合金。
在一些实施例中，描述了制造器件的方法。该方法包括：在晶圆衬底上形成鳍结构和隔离结构，其中，鳍结构嵌入隔离结构中；环绕鳍结构形成伪栅叠层，其中，伪栅叠层包括设置在鳍结构的上方的第一牺牲层、设置在第一牺牲层的上方的第二牺牲层和设置在第一牺牲层和第二牺牲层的侧壁上的间隔件；在伪栅叠层的上方沉积蚀刻停止层；在蚀刻停止层的上方沉积第一层间介电（ILD）层；去除第一ILD层的多部分以暴露设置在伪栅叠层的顶部的蚀刻停止层；在第一ILD层的上方沉积第二ILD层，其中，第二ILD层保护第一ILD层；去除第二ILD以及设置在伪栅叠层的顶部的蚀刻停止层的多部分；去除伪栅叠层内的第一牺牲层和第二牺牲层以在每个伪栅叠层内形成空白空间；以及通过环绕鳍结构的第一界面层、位于第一界面层的上方的第二界面层以及位于第二界面层的上方的栅极层填充空白空间来形成栅叠层。该方法还包括实施凹进工艺以去除隔离结构的多部分。该方法还包括环绕伪栅叠层形成源极/漏极。去除第一ILD层的多部分包括利用凹进工艺形成第一ILD层的盘状轮廓。去除第二ILD层和蚀刻停止层的多部分包括将伪栅叠层内的第二牺牲层暴露在空气中。
在其他实施例中，提出了一种制造器件的方法。该方法包括：在晶圆衬底上形成鳍结构和隔离结构，其中，鳍结构嵌入隔离结构中；实施凹进工艺以去除隔离结构的多部分；环绕鳍结构形成伪栅叠层，其中，伪栅叠层包括设置在鳍结构的上方的第一牺牲层、设置在第一牺牲层的上方的第二牺牲层以及设置在第一牺牲层和第二牺牲层的侧壁上的间隔件；环绕伪栅叠层形成源极/漏极；在伪栅叠层的上方沉积蚀刻停止层；在蚀刻停止层的上方沉积第一层间介电（ILD）层；去除第一ILD层的多部分以暴露在伪栅叠层的顶部所设置的蚀刻停止层并且形成第一ILD层的盘状轮廓；在第一ILD层的上方沉积第二ILD层，其中，盘状的第二ILD层覆盖第一ILD层；去除设置在伪栅叠层顶部的第二ILD和蚀刻停止层的多部分，使得伪栅叠层内的第二牺牲层暴露在空气中；去除伪栅叠层内的第二牺牲层和第一牺牲层以在伪栅叠层内形成空白空间；以及通过用环绕鳍结构的第一界面层、位于第一界面层的上方的第二界面层以及位于第二界面层的上方的栅极层填充空白空间来形成栅叠层。去除第一ILD层的多部分包括利用化学机械抛光（CMP）工艺。去除第一ILD层的多部分还包括利用凹进工艺。沉积第二ILD层包括沉积氮化硅层。去除第二ILD层和蚀刻停止层的多部分包括利用CMP工艺。
上面论述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改用于达到与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在本文中可以进行多种变化、替换以及改变。

Claims (18)

1.一种半导体器件，包括：
衬底，包括隔离部件；
至少两个鳍结构，嵌入所述隔离部件中；
至少两个栅叠层，被设置为分别环绕所述两个鳍结构；
第一层间介电(ILD)层，设置在所述两个栅叠层之间，其中，所述第一层间介电层的一部分的顶面低于栅叠层的顶面，从而形成沟槽；以及
第二层间介电层，设置在所述第一层间介电层的上方并且位于所述沟槽中，其中，所述第二层间介电层的顶面与所述栅叠层的顶面等高，
其中，所述第二层间介电层不同于所述第一层间介电层，所述第二层间介电层为氮化物材料，而所述第一层间介电层为氧化物材料。
2.根据权利要求1所述的器件，还包括：位于所述栅叠层和所述第一层间介电层之间的蚀刻停止层。
3.根据权利要求1所述的器件，其中，以盘状轮廓形成第二层间介电层。
4.根据权利要求1所述的器件，其中，所述栅叠层包括：环绕所述鳍结构的第一界面层、设置在所述第一界面层上方的第二界面层、设置在所述第二界面层上方的栅极层以及设置在所述第一界面层、所述第二界面层和所述栅极层的侧壁上的间隔件。
5.根据权利要求4所述的器件，其中，所述第一界面层包括氧化硅。
6.根据权利要求4所述的器件，其中，所述第二界面层包括高k介电材料。
7.根据权利要求4所述的器件，其中，所述栅极层包括多晶硅、金属或金属合金。
8.一种制造半导体器件的方法，所述方法包括：
在晶圆衬底上形成鳍结构和隔离结构，所述鳍结构嵌入所述隔离结构中；
环绕所述鳍结构形成两个栅叠层；
在所述栅叠层的上方沉积第一层间介电(ILD)层；
去除部分所述第一层间介电层，在所述两个栅叠层之间形成沟槽；
在所述第一层间介电层的上方，包括在所述沟槽中沉积第二层间介电层；以及
去除部分所述第二层间介电层，保留所述沟槽的所述第二层间介电层，
其中，所述第二层间介电层为氮化物材料，而所述第一层间介电层为氧化物材料。
9.根据权利要求8所述的方法，其中，所述栅叠层是伪栅叠层，所述方法还包括：
在所述栅叠层的上方沉积蚀刻停止层；
环绕所述鳍结构形成所述伪栅叠层，所述伪栅叠层包括设置在所述鳍结构上方的第一牺牲层、设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和所述第二牺牲层的侧壁上的间隔件；
去除所述伪栅叠层内的所述第一牺牲层和所述第二牺牲层以在每个伪栅叠层内形成空白空间；以及
通过用环绕所述鳍结构的第一界面层、位于所述第一界面层上方的第二界面层和位于所述第二界面层上方的栅极层填充所述空白空间来形成栅叠层。
10.根据权利要求8所述的方法，其中，去除部分所述第一层间介电层以及部分所述第二层间介电层的步骤利用化学机械抛光(CMP)。
11.根据权利要求8所述的方法，其中，所述沟槽的底面比所述栅叠层的顶面低至少
12.根据权利要求8所述的方法，其中，所述沟槽包括所述第一层间介电层中的盘状轮廓。
13.根据权利要求9所述的方法，其中，去除部分所述第二层间介电层包括将所述伪栅叠层内的所述第二牺牲层暴露在空气中。
14.一种制造半导体器件的方法，所述方法包括：
在晶圆衬底上形成鳍结构和隔离结构，所述鳍结构嵌入所述隔离结构中；
实施凹进工艺以去除部分所述隔离结构；
环绕所述鳍结构形成伪栅叠层，所述伪栅叠层包括设置在所述鳍结构上方的第一牺牲层、设置在所述第一牺牲层上方的第二牺牲层以及设置在所述第一牺牲层和所述第二牺牲层的侧壁上的间隔件；
环绕所述伪栅叠层形成源极/漏极；
在所述伪栅叠层的上方沉积蚀刻停止层；
在所述蚀刻停止层的上方沉积第一层间介电(ILD)层；
去除部分所述第一层间介电层以暴露设置在所述伪栅叠层的顶部的所述蚀刻停止层并且形成所述第一层间介电层的盘状轮廓；
在所述第一层间介电层的上方沉积第二层间介电层，其中，盘状的第二层间介电层覆盖所述第一层间介电层；
去除设置在所述伪栅叠层的顶部的部分所述第二层间介电层和部分所述蚀刻停止层，使得将所述伪栅叠层内的所述第二牺牲层暴露在空气中；
去除所述伪栅叠层内的所述第二牺牲层和所述第一牺牲层，以在所述伪栅叠层内形成空白空间；以及
通过用环绕所述鳍结构的第一界面层、位于所述第一界面层上方的第二界面层和位于所述第二界面层上方的栅极层填充所述空白空间来形成栅叠层。
15.根据权利要求14所述的方法，其中，去除部分所述第一层间介电层包括利用化学机械抛光(CMP)工艺。
16.根据权利要求15所述的方法，还包括：利用凹进工艺去除部分所述第一层间介电层。
17.根据权利要求14所述的方法，其中，沉积所述第二层间介电层包括沉积氮化硅层。
18.根据权利要求14所述的方法，其中，去除部分所述第二层间介电层和部分所述蚀刻停止层包括利用化学机械抛光工艺。
CN201310192965.0A 2013-02-21 2013-05-22 制造多栅极器件的方法 Active CN104009036B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/773,515 2013-02-21
US13/773,515 US8956931B2 (en) 2013-02-21 2013-02-21 Method for fabricating a multi-gate device

Publications (2)

Publication Number Publication Date
CN104009036A CN104009036A (zh) 2014-08-27
CN104009036B true CN104009036B (zh) 2017-06-23

Family

ID=51350602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310192965.0A Active CN104009036B (zh) 2013-02-21 2013-05-22 制造多栅极器件的方法

Country Status (3)

Country Link
US (2) US8956931B2 (zh)
KR (1) KR101504825B1 (zh)
CN (1) CN104009036B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956931B2 (en) 2013-02-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a multi-gate device
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9728637B2 (en) 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
KR20150068084A (ko) * 2013-12-11 2015-06-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9431523B2 (en) * 2014-01-16 2016-08-30 Globalfoundries Inc. Local thinning of semiconductor fins
US20150214331A1 (en) 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
CN105513968B (zh) * 2014-09-26 2019-03-08 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
US9590032B2 (en) * 2014-12-12 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-FET device and manufacturing method thereof
KR102262827B1 (ko) 2014-12-30 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105845627A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
KR102455149B1 (ko) 2015-05-06 2022-10-18 삼성전자주식회사 반도체 소자의 제조 방법
KR102399027B1 (ko) 2015-06-24 2022-05-16 삼성전자주식회사 반도체 장치
US9548388B1 (en) * 2015-08-04 2017-01-17 International Business Machines Corporation Forming field effect transistor device spacers
CN106444365B (zh) * 2015-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 晶圆刻蚀的控制方法及晶圆制造方法
US9722076B2 (en) * 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
CN106504983B (zh) * 2015-09-06 2020-12-22 中国科学院微电子研究所 半导体器件制造方法
KR102367948B1 (ko) 2015-10-08 2022-02-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102301249B1 (ko) * 2015-11-16 2021-09-10 삼성전자주식회사 반도체 장치
US10043903B2 (en) * 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
KR102481427B1 (ko) 2016-01-13 2022-12-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10109627B2 (en) * 2016-03-08 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Enlarging spacer thickness by forming a dielectric layer over a recessed interlayer dielectric
US10164032B2 (en) * 2016-06-17 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact and manufacturing method thereof
US9627271B1 (en) * 2016-09-21 2017-04-18 International Business Machines Corporation III-V compound semiconductor channel material formation on mandrel after middle-of-the-line dielectric formation
CN109148370B (zh) * 2017-06-13 2023-05-26 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10109525B1 (en) 2017-11-21 2018-10-23 United Microelectronics Corp. Fabrication method and structure of semiconductor device with contact and plug
US10861746B2 (en) * 2018-11-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
CN110148582A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 接触孔的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246889A (zh) * 2007-02-12 2008-08-20 三星电子株式会社 非易失性存储器晶体管、堆叠式存储装置及其制造方法
US7605430B2 (en) * 2005-06-23 2009-10-20 Samsung Electronics Co., Ltd. Nonvolatile memory devices having a fin shaped active region and methods of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046849B4 (de) 2007-09-29 2014-11-06 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
US7955964B2 (en) * 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
US8673755B2 (en) * 2011-10-27 2014-03-18 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8877623B2 (en) * 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US8956931B2 (en) 2013-02-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a multi-gate device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605430B2 (en) * 2005-06-23 2009-10-20 Samsung Electronics Co., Ltd. Nonvolatile memory devices having a fin shaped active region and methods of fabricating the same
CN101246889A (zh) * 2007-02-12 2008-08-20 三星电子株式会社 非易失性存储器晶体管、堆叠式存储装置及其制造方法

Also Published As

Publication number Publication date
KR20140104881A (ko) 2014-08-29
US8956931B2 (en) 2015-02-17
CN104009036A (zh) 2014-08-27
US20150162333A1 (en) 2015-06-11
US20140231924A1 (en) 2014-08-21
KR101504825B1 (ko) 2015-03-20
US9431397B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN104009036B (zh) 制造多栅极器件的方法
CN104733291B (zh) 用于集成电路图案化的方法
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
KR102010188B1 (ko) 집적 회로 패터닝 방법
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
US9093386B2 (en) Spacer-damage-free etching
US20080277745A1 (en) Fin filled effect transistor and method of forming the same
CN106057671A (zh) 制造FinFET器件的工艺
CN106505096A (zh) 半导体器件及其制造方法
CN104681410B (zh) 形成图案的机制
KR20100007927A (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
CN105826193A (zh) 半导体器件的形成方法
US20150380259A1 (en) Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN109244075A (zh) 3d存储器件的制造方法
TWI675410B (zh) 半導體裝置結構的形成方法
CN109244076A (zh) 3d存储器件
CN105374680B (zh) 半导体结构的形成方法
US7879665B2 (en) Structure and method of fabricating a transistor having a trench gate
CN105633070B (zh) 一种半导体器件及其制作方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN102956535A (zh) 半导体器件及其制造方法
CN104465489B (zh) 半导体器件及其形成方法
CN208873722U (zh) 3d存储器件
CN102412187A (zh) 一种侧墙硬掩模接触孔/通孔刻蚀技术
CN104979202B (zh) 晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant