CN105826193A - 半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底包括第一区和第二区，第二区相比于第一区为不形成鳍部的区域、或要形成分布密度小的鳍部的区域；在半导体衬底上形成掩膜层，定义出鳍部的位置和位于第二区中伪鳍部的位置，伪鳍部用于补偿第一、二区之间鳍部分布密度的差异；以掩膜层为掩模，刻蚀半导体衬底形成并列排布的若干鳍部、以及位于第二区中并列排布的若干伪鳍部；去除所有伪鳍部及位于伪鳍部上的掩膜层。在本案中，第一区和第二区刻蚀后的半导体衬底上表面基本持平。这使得在半导体衬底上要进行的后续工艺进程不会受到影响，且刻蚀后的半导体衬底上表面平坦，不存在负载效应，半导体器件性能较佳。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在半导体技术领域，平面MOS晶体管渐渐向三维(3D)鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)器件结构过渡。FinFET包括：位于所述半导体衬底上的鳍部、横跨鳍部的栅极、位于栅极两侧鳍部中的源极和漏极。栅极可以从鳍部的两侧侧壁及上表面三个方向对鳍部进行控制，具有比平面MOS器件强得多对沟道的控制能力，能够很好的抑制短沟道效应。而且,鳍式场效应晶体管相对其它器件具有更好的集成电路生产技术的兼容性。

现有的鳍式场效应晶体管的鳍部形成方法包括：在半导体衬底上形成掩膜层，定义出鳍部的位置；之后，以掩膜层为掩膜，刻蚀半导体衬底以形成鳍部。当在半导体衬底上形成包括若干鳍式场效应晶体管的半导体器件时，会同时形成若干鳍部。其中，鳍部在半导体衬底上的分布区域包括：密集区和稀疏区，密集区中鳍部分布密度较大，稀疏区相比于密集区为不形成鳍部或形成分布密度较小的鳍部的区域。在同一刻蚀过程中，密集区的半导体衬底刻蚀速率明显大于稀疏区中半导体衬底的刻蚀速率，这就造成，当密集区的鳍部达到目标高度后，稀疏区刻蚀后的半导体衬底上表面高于密集区刻蚀后的半导体衬底上表面。这样，一方面，刻蚀后的半导体衬底上表面高低不平，会影响后续工艺进程，造成后续器件结构不合格；另一方面，在稀疏区中，高于密集区的半导体衬底上表面的半导体衬底部分会成为负载，影响晶体管的亚阈电流并造成栅极漏电流增加，在半导体器件的内部电路中产生电压噪声，造成半导体器件的性能不佳。

发明内容

本发明解决的问题是，当位于半导体衬底上的半导体器件包括密集排布的若干鳍式场效应晶体管和稀疏排布的若干鳍式场效应晶体管，使用现有技术形成的包括若干鳍式场效应晶体管的半导体器件性能不佳。

为解决上述问题，本发明提供一种半导体器件的形成方法，该半导体器件的形成方法包括：

提供半导体衬底，所述半导体衬底包括第一区和第二区，所述第二区相比于第一区为不形成鳍部的区域、或要形成分布密度小的鳍部的区域；

在所述半导体衬底上形成掩膜层，定义出鳍部的位置和位于所述第二区中伪鳍部的位置，所述伪鳍部用于补偿第一、二区之间鳍部分布密度的差异；

以所述掩膜层为掩模，刻蚀半导体衬底形成并列排布的若干鳍部、以及位于所述第二区中并列排布的若干伪鳍部；

去除所有伪鳍部及位于所述伪鳍部上的掩膜层。

可选地，当所述第二区形成有伪鳍部而没有所述鳍部时，所述第一区中鳍部分布密度等于所述第二区中伪鳍部的分布密度；

当所述第二区中形成有伪鳍部和鳍部时，所述第一区的鳍部分布密度等于所述第二区中伪鳍部和鳍部的分布密度。

可选地，所述掩膜层的形成方法包括：

在所述半导体衬底上形成掩膜材料层；

在所述掩膜材料层上形成并列排布的若干牺牲层；

沿所有牺牲层的并列排布方向，在所述牺牲层的两侧侧壁形成侧墙；

以所述侧墙为掩膜，刻蚀所述牺牲层和掩膜材料层，至露出半导体衬底，剩余的掩膜材料层部分作为掩膜层；

去除所述侧墙。

可选地，所述牺牲层的形成方法包括：

在所述掩膜材料层上形成牺牲材料层、及位于所述牺牲材料层上的抗反射层；

在所述牺牲材料层上形成图形化的光刻胶层，定义出牺牲层的位置；

以图形化的光刻胶层为掩膜，刻蚀牺牲材料层和抗反射层，至露出掩膜材料层，剩余的牺牲材料层部分作为牺牲层；

去除图形化的光刻胶层和抗反射层。

可选地，所述牺牲材料层的材料为无定形碳。

可选地，所述掩膜材料层包括：氮化硅层、和位于所述氮化硅层上的氧化硅层。

可选地，当所述第二区形成有伪鳍部而没有所述鳍部时，去除所有伪鳍部及位于所述伪鳍部上的掩膜层的方法包括：

在所述半导体衬底和掩膜层上形成平坦层，所述平坦层高于掩膜层且上表面平坦；

在所述平坦层上形成图形化的光刻胶层，定义出第二区的位置；

以所述图形化的光刻胶层为掩膜，刻蚀所述第二区中部分厚度的平坦层，至剩余平坦层部分低于伪鳍部；

以所述图形化的光刻胶层和第二区中剩余的平坦层为掩膜，刻蚀去除所有伪鳍部及位于所述伪鳍部上的掩膜层；

去除所述图形化的光刻胶层和半导体衬底上的所有剩余平坦层。

可选地，在去除所有伪鳍部及位于所述伪鳍部上的掩膜层之前，在所述半导体衬底和掩膜层上形成衬垫层，所述衬垫层还覆盖掩膜层侧壁、鳍部侧壁和伪鳍部侧壁。

可选地，在去除所有伪鳍部及位于所述伪鳍部上的掩膜层之前，还包括：

在所述半导体衬底上、衬垫层上及其侧壁形成缓冲层；

在所述缓冲层上形成浅沟槽隔离材料，所述浅沟槽隔离材料上表面高于掩膜层上的缓冲层部分的上表面；

去除高于所述掩膜层的浅沟槽隔离材料、衬垫层和缓冲层，露出掩膜层；

以所述掩膜层为掩膜，刻蚀部分高度的浅沟槽隔离材料、衬垫层和缓冲层，剩余的浅沟槽隔离材料作为浅沟槽隔离结构；

在去除所述掩膜层后，还包括：

在所述浅沟槽隔离结构上形成横跨鳍部的栅极、及位于所述栅极与鳍部之间的栅介质层；

在所述鳍部位于栅极两侧的部分中形成源极和漏极。

可选地，使用化学机械研磨工艺，去除高于所述掩膜层的浅沟槽隔离材料、缓冲层和衬垫层。

可选地，所述衬垫层和缓冲层的材料为氧化硅。

可选地，所述平坦层的材料为有机介质层。

可选地，使用流动化学气相沉积，在所述缓冲层上形成浅沟槽隔离材料。

与现有技术相比，本发明的技术方案具有以下优点：

掩膜层在定义出半导体衬底上的鳍部位置时，还定义出第二区中伪鳍部位置，伪鳍部用于弥补第二区中鳍部分布密度与第一区中鳍部分布密度之间的差异。在刻蚀半导体衬底形成鳍部的同时，也在第二区形成伪鳍部，且第一区中半导体衬底的刻蚀速率等于第二区中半导体衬底的刻蚀速率。这样，当第一区中鳍部达到目标高度后，第二区中伪鳍部也达到目标高度，第一区刻蚀后的半导体衬底上表面与第二区刻蚀后的半导体衬底上表面基本持平。而且，伪鳍部在后续会被去除，这使得在半导体衬底上要进行的后续工艺进程不会受到影响。另外，刻蚀后的半导体衬底上表面平坦，不存在负载效应，不会影响后续晶体管的亚阈电流且不会增加栅极漏电流，在半导体器件的内部电路中产生电压噪声非常小，半导体器件性能较佳。

附图说明

图1～图15是本发明具体实施例的半导体器件在形成过程各个阶段的剖面图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图1，提供半导体衬底1，半导体衬底1包括两第一区I和两第一区I之间的第二区II，其中第一区I为要形成密集分布的鳍部的区域，而第二区II为不形成鳍部的区域。

图1中第一区I和第二区II的位置关系仅为示例，不构成对本发明保护范围的限制，在其他实施例中，可根据具体的半导体器件结构进行设计。

在本实施例中，第二区II为不形成鳍部的区域，在其他示例中，还可以是：第二区相比于第一区为要形成分布密度较小的鳍部的区域。

继续参照图1，在半导体衬底1上形成有界面层2、位于界面层2上的掩膜材料层3、位于掩膜材料层3上并列排布的若干牺牲层40和位于牺牲层40上的抗反射层41。

掩膜材料层3包括：氮化硅层30和位于氮化硅层30上的氧化硅层31，界面层2的材料为氧化硅。氮化硅层30的内部原子晶格较大，界面层2用于缓冲氮化硅层30施加的较大应力，氮化硅层30能够稳定粘附在界面层2表面。如果没有界面层2，氮化硅层30会直接对半导体衬底1施加较大应力，而可能引发半导体衬底上表面变形。而且，界面层2还能保护半导体衬底1免遭后续工艺步骤中的杂质污染。

在本实施例中，牺牲层40和抗反射层41的形成方法包括：在掩膜材料层3上形成牺牲材料层、位于牺牲材料层上的抗反射层，牺牲材料层的材料为无定形碳，具体可使用化学气相沉积法，抗反射层的材料为含氮氧化硅，用于避免后续光刻曝光过程的光线反射对光刻胶图形形状、厚度等产生消极影响；在抗反射层上形成图形化的光刻胶层，定义出牺牲层的位置；以图形化的光刻胶层为掩膜，刻蚀抗反射层和牺牲材料层至露出掩膜材料层3，剩余的牺牲材料层部分作为牺牲层40；之后，去除图形化的光刻胶层。

在本实施例中，半导体衬底1可以为硅衬底，也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底。本领域技术人员可以根据需要选择半导体衬底的类型，因此半导体衬底1的类型不应成为限制本发明的保护范围的特征。本实施例中的半导体衬底1为硅衬底，因为在硅衬底上实施本技术方案要比在其他类型衬底上实施本技术方案成本低。

参照图2，去除抗反射层41(参照图1)，之后沿所有牺牲层40的并列排布方向，在牺牲层40的两侧侧壁形成侧墙5，侧墙5的材料为氮化硅，对应每个牺牲层5形成2个侧墙5，且相邻两侧墙5之间间距相等，为相邻两牺牲层40之间间距的1/2；

参照图3，以侧墙5为掩膜，刻蚀去除牺牲层40；

参照图4，继续以侧墙5为掩膜，刻蚀掩膜材料层3(参照图3)和界面层2，至露出半导体衬底1，剩余的掩膜材料层部分包括并列排布的若干掩膜层30。其中，第一区I的每个掩膜层30定义一个鳍部的位置，第二区II的每个掩膜层30定义一个伪鳍部的位置，且第一区I中掩膜层30的分布密度等于第二区II中掩膜层30的分布密度。

参照图5，去除侧墙5(参照图4)，之后，以所有掩膜层30为掩膜，刻蚀部分厚度的半导体衬底1，对应第一区I的每个掩膜层30形成1个鳍部10，对应第二区II的每个掩膜层30形成1个伪鳍部11，共形成位于第一区I的并列排布的若干鳍部10、和位于第二区II的并列排布的若干伪鳍部11。伪鳍部11的分布密度等于鳍部10的分布密度。

在本实施例中，是使用自对准双重图形化(Self-alignedDoublepatterning，简称SADP)方法形成若干鳍部10和伪鳍部11，对应图1中第一区I的每个牺牲层40形成2个鳍部10，且对应图1中第二区II的每个牺牲层40形成2个伪鳍部11，SADP工艺能够形成形状良好的精细图案。

在本实施例中，在第一区I中形成鳍部10的同时，还在第二区II形成伪鳍部11。在刻蚀半导体衬底1形成鳍部10和伪鳍部11的过程中，由于第一区I中掩膜层30的分布密度等于第二区II中掩膜层30的分布密度，第二区II中相邻两掩膜层30之间的间距等于第一区I中相邻两掩膜层30之间的间距，第一区I中半导体衬底的刻蚀速率等于第二区II中半导体衬底的刻蚀速率。这样，当第一区I中鳍部10达到目标高度后，第二区II中伪鳍部11也达到目标高度，第一区I刻蚀后的半导体衬底上表面与第二区II刻蚀后的半导体衬底上表面基本持平。这使得在半导体衬底上要进行的后续工艺进程不会受到影响，而且，刻蚀后的半导体衬底上表面平坦，不存在负载效应，不会影响后续晶体管的亚阈电流且不会增加栅极漏电流，在半导体器件的内部电路中产生电压噪声非常小，半导体器件性能较佳。

参照图6，在半导体衬底1和掩膜层30上形成衬垫层6，衬垫层6还覆盖掩膜层30侧壁、鳍部10侧壁和伪鳍部11侧壁。

衬垫层6将作为后续浅沟槽隔离结构与鳍部和半导体衬底之间的衬垫层，其目的在于改善后续浅沟槽隔离结构与半导体衬底和衬底之间的界面特性，并在后续去除伪鳍部过程中保护鳍部免遭损伤。衬垫层6的材料为氧化硅，使用化学气相沉积工艺沉积而成。

由于伪鳍部11是用于补偿鳍部刻蚀过程中，半导体衬底上鳍部分布密集区与稀疏区之间的分布密度之差，并不作为半导体器件的组成结构，因此需要在后续工艺中去除。对于伪鳍部11的去除方法包括：

参照图7，在衬垫层6上形成平坦层7，平坦层7高于掩膜层30上的衬垫层部分，且其上表面平坦，以确保后续光刻胶能够均匀旋涂，平坦层7为有机介质层(OrganicDielectricLayer，ODL)；

在平坦层7上形成图形化的光刻胶层8，定义出第二区II的位置，由于平坦层7上表面平坦，保证了光刻胶材料能够均匀旋涂且图形化的光刻胶层8定义的图案精细，如果没有平坦层7，在旋涂光刻胶时，相邻两鳍部及伪鳍部之间区域中的光刻胶的密度不均匀，致密性较差，在后续刻蚀过程中很可能被刻蚀掉而无法起到所需的掩膜作用；

参照图8，以图形化的光刻胶层8为掩膜，刻蚀部分厚度的平钽层7，至第二区II中剩余平坦层部分低于伪鳍部11，第二区II中剩余平坦层部分用来保护半导体衬底1在后续刻蚀伪鳍部11过程中免遭损伤；

参照图9，以图形化的光刻胶层8和第二区II剩余的平坦层部分为掩膜，刻蚀去除伪鳍部11上的掩膜层30(参照图9)及高于伪鳍部11的界面层和衬垫层部分，露出伪鳍部11上表面；

参照图10，以图形化的光刻胶层8和第二区II剩余的平坦层部分为掩膜，继续刻蚀伪鳍部11(参照图9)及其侧壁的衬垫层部分，至露出半导体衬底1的上表面；

参照图11，去除图形化的光刻胶层8和所有剩余的平坦层7(参照图11)。

通过图7～图11的步骤，去除了半导体衬底上的伪鳍部，伪鳍部不会对半导体器件的结构以及在半导体衬底上的后续工艺步骤造成干扰。

在去除所有伪鳍部后，还包括：

参照图12，在半导体衬底1上、衬垫层6上及其侧壁形成缓冲层9，在缓冲层9上形成浅沟槽隔离材料20，浅沟槽隔离材料20的上表面高于掩膜层30上的缓冲层部分的上表面，其中，缓冲层9在浅沟槽隔离材料沉积过程中起到应力缓冲作用；

参照图13，使用化学机械研磨工艺，去除高于掩膜层30的浅沟槽隔离材料部分、衬垫层部分及缓冲层部分，露出掩膜层30，研磨后的浅沟槽隔离材料部分的上表面与掩膜层30上表面基本持平；

参照图14，以掩膜层30为掩膜，刻蚀部分高度的浅沟槽隔离材料、衬垫层和缓冲层，露出鳍部10侧壁，剩余的浅沟槽隔离材料作为浅沟槽隔离结构21，在浅沟槽隔离结构21与鳍部10和半导体衬底1之间剩余的缓冲层9也起到衬垫层作用。

之后，参照图15，以浅沟槽隔离结构21为掩膜，去除掩膜层30(参照图14)和界面层；在浅沟槽隔离结构21上形成横跨鳍部10的栅极、及位于栅极与鳍部10之间的栅介质层(图中未示出)；在鳍部10位于栅极两侧的部分中形成源极和漏极。

参照图12，缓冲层9的材料为氧化硅，可使用化学气相沉积工艺形成。浅沟槽隔离材料20为氧化硅，可使用流动化学气相沉积(FlowableChemicalVaporDeposition，FCVD)形成，FCVD具有良好的填充性，浅沟槽隔离材料20较好地填充满相邻两鳍部10之间的空间，且浅沟槽隔离材料20中基本不会形成孔隙，浅沟槽隔离材料20的致密性较好。在FCVD工艺中，形成浅沟槽隔离材料20的原料在流动过程中会产生较大的应力，缓冲层9能够有效缓冲并抵御这股应力，与浅沟槽隔离材料20形成较佳的应力适配，避免了鳍部10遭受应力损伤。

在本实施例中，形成浅沟槽隔离结构21的过程包括研磨和刻蚀两个步骤。在其他实施例中，还可以是：在形成浅沟槽隔离材料后，直接刻蚀浅沟槽隔离材料至露出掩膜层，之后继续刻蚀浅沟槽隔离材料至得到高于浅沟槽隔离结构的鳍部部分的高度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括第一区和第二区，所述第二区相比于第一区为不形成鳍部的区域、或要形成分布密度小的鳍部的区域；

在所述半导体衬底上形成掩膜层，定义出鳍部的位置和位于所述第二区中伪鳍部的位置，所述伪鳍部用于补偿第一、二区之间鳍部分布密度的差异；

以所述掩膜层为掩模，刻蚀半导体衬底形成并列排布的若干鳍部、以及位于所述第二区中并列排布的若干伪鳍部；

去除所有伪鳍部及位于所述伪鳍部上的掩膜层。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述第二区形成有伪鳍部而没有所述鳍部时，所述第一区中鳍部分布密度等于所述第二区中伪鳍部的分布密度；

当所述第二区中形成有伪鳍部和鳍部时，所述第一区的鳍部分布密度等于所述第二区中伪鳍部和鳍部的分布密度。

3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的形成方法包括：

在所述半导体衬底上形成掩膜材料层；

在所述掩膜材料层上形成并列排布的若干牺牲层；

沿所有牺牲层的并列排布方向，在所述牺牲层的两侧侧壁形成侧墙；

以所述侧墙为掩膜，刻蚀所述牺牲层和掩膜材料层，至露出半导体衬底，剩余的掩膜材料层部分作为掩膜层；

去除所述侧墙。

4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述牺牲层的形成方法包括：

在所述掩膜材料层上形成牺牲材料层、及位于所述牺牲材料层上的抗反射层；

在所述牺牲材料层上形成图形化的光刻胶层，定义出牺牲层的位置；

以图形化的光刻胶层为掩膜，刻蚀牺牲材料层和抗反射层，至露出掩膜材料层，剩余的牺牲材料层部分作为牺牲层；

去除图形化的光刻胶层和抗反射层。

5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述牺牲材料层的材料为无定形碳。

6.如权利要求3所述的半导体器件的形成方法，其特征在于，所述掩膜材料层包括：氮化硅层、和位于所述氮化硅层上的氧化硅层。

7.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述第二区形成有伪鳍部而没有所述鳍部时，去除所有伪鳍部及位于所述伪鳍部上的掩膜层的方法包括：

在所述半导体衬底和掩膜层上形成平坦层，所述平坦层高于掩膜层且上表面平坦；

在所述平坦层上形成图形化的光刻胶层，定义出第二区的位置；

以所述图形化的光刻胶层为掩膜，刻蚀所述第二区中部分厚度的平坦层，至剩余平坦层部分低于伪鳍部；

以所述图形化的光刻胶层和第二区中剩余的平坦层为掩膜，刻蚀去除所有伪鳍部及位于所述伪鳍部上的掩膜层；

去除所述图形化的光刻胶层和半导体衬底上的所有剩余平坦层。

8.如权利要求7所述的半导体器件的形成方法，其特征在于，在去除所有伪鳍部及位于所述伪鳍部上的掩膜层之前，在所述半导体衬底和掩膜层上形成衬垫层，所述衬垫层还覆盖掩膜层侧壁、鳍部侧壁和伪鳍部侧壁。

9.如权利要求8所述的半导体器件的形成方法，其特征在于，在去除所有伪鳍部及位于所述伪鳍部上的掩膜层之前，还包括：

在所述半导体衬底上、衬垫层上及其侧壁形成缓冲层；

在所述缓冲层上形成浅沟槽隔离材料，所述浅沟槽隔离材料上表面高于掩膜层上的缓冲层部分的上表面；

去除高于所述掩膜层的浅沟槽隔离材料、衬垫层和缓冲层，露出掩膜层；

以所述掩膜层为掩膜，刻蚀部分高度的浅沟槽隔离材料、衬垫层和缓冲层，剩余的浅沟槽隔离材料作为浅沟槽隔离结构；

在去除所述掩膜层后，还包括：

在所述浅沟槽隔离结构上形成横跨鳍部的栅极、及位于所述栅极与鳍部之间的栅介质层；

在所述鳍部位于栅极两侧的部分中形成源极和漏极。

10.如权利要求9所述的半导体器件的形成方法，其特征在于，使用化学机械研磨工艺，去除高于所述掩膜层的浅沟槽隔离材料、缓冲层和衬垫层。

11.如权利要求9所述的半导体器件的形成方法，其特征在于，所述衬垫层和缓冲层的材料为氧化硅。

12.如权利要求7所述的半导体器件的形成方法，其特征在于，所述平坦层的材料为有机介质层。

13.如权利要求9所述的半导体器件的形成方法，其特征在于，使用流动化学气相沉积，在所述缓冲层上形成浅沟槽隔离材料。