CN108615719B - 半导体器件的对准方法 - Google Patents

Abstract

本发明提供一种半导体器件的对准方法，包括：提供衬底，所述衬底的表面形成有第一对准标记；在所述衬底上形成膜层，所述膜层的表面与衬底的表面共形，使得所述膜层的表面在对应所述第一对准标记的位置形成第二对准标记。本发明提供的半导体器件的对准方法通过在第一对准标记上形成膜层的方法，利用共形形成的第二对准标记进行对准。相对于传统的设置辅助对准层的对准方法，具有对准精度高、工艺流程较少的特点。

Description

半导体器件的对准方法

技术领域

本发明主要涉及半导体生产和制造领域，尤其涉及一种半导体器件的对准方法。

背景技术

随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有更大的器件密度的半导器件存在持续的需求。因此，具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件等新型半导体器件被发明出来。以存储器领域为例，三维存储器是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决平面存储器带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类存储器高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

继续以三维存储器为例，由于三维存储器具有多层膜层，而且不同层之间的结构之间的相对位置需要严格符合设计要求，因此三维存储器的制作过程对对准的要求较高。现有的三维存储器在进行对准时，尤其是在三维存储器具有一个或者多个不透明的层时，往往采用间接对准的方式。即先通过在不透明层的下方形成一辅助对准层，并将辅助对准层上的对准结构与衬底上的对准结构对准，再在辅助对准层上设置不透明的层，接着在不透明的层上形成膜层，并利用辅助对准层上的对准结构为对准标记在该膜层内的设定位置形成图形。

这样的间接对准方法虽然能够实现对准，但是由于会发生误差累加，所以不利于套刻精度(OVL)的控制。另一方面，由于需要设置辅助对准层，因此工艺流程较为复杂。所以，有必要提出一种对准精度高、工艺流程相对简单的半导体器件的对准方法。

发明内容

应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求该的本发明提供进一步的解释。

为解决本发明的至少一部分技术问题，本发明提供一种半导体器件的对准方法，包括：

提供衬底，该衬底的表面形成有第一对准标记；

在该衬底上形成膜层，该膜层的表面与衬底的表面共形，使得该膜层的表面在对应该第一对准标记的位置形成第二对准标记。

根据本发明的至少一个实施例，形成该膜层的方法包括薄膜沉积。

根据本发明的至少一个实施例，该薄膜沉积的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。

根据本发明的至少一个实施例，该膜层为单层，或者该膜层由多层薄膜堆叠而成。

根据本发明的至少一个实施例，该膜层由多层薄膜堆叠而成，该多层薄膜中包括至少一个非透明薄膜，该至少一个非透明薄膜和该衬底间具有至少一个透明薄膜；

该对准方法包括以第二对准标记进行对准。

根据本发明的至少一个实施例，该第一对准标记包括凹陷和/或凸起结构。

根据本发明的至少一个实施例，该第一对准标记的垂直尺寸的下限是100纳米或150纳米。

根据本发明的至少一个实施例，该第一对准标记为具有第一边和长度大于该第一边的长度的第二边的矩形凹槽。

根据本发明的至少一个实施例，本发明提供的堵转方法还包括：对该膜层进行图形化，以在该膜层内形成图形。

根据本发明的至少一个实施例，对该膜层进行图形化，以在该膜层内形成图形的方法包括：

在该膜层上形成牺牲层；

对该牺牲层进行平坦化；

在平坦化的该牺牲层上形成光刻胶层；

以该第二对准标记为参照基准，对该光刻胶层进行图形化，以在该光刻胶层的设定位置形成图形；

以图形化后的该光刻胶层为掩膜，对该牺牲层进行图形化；

去除图形化后的该光刻胶层，以图形化后的该牺牲层为掩膜，对该膜层进行图形化，在该膜层内形成图形。

根据本发明的至少一个实施例，该牺牲层为透明层。

根据本发明的至少一个实施例，该牺牲层和该膜层的材料不同；

以选择性湿法刻蚀去除该牺牲层。

根据本发明的至少一个实施例，该牺牲层的材料是氧化硅、氮化硅、氮氧化硅中的一种或者多种。

根据本发明的至少一个实施例，在判断为在该膜层内形成的图形的关键尺寸小于预设阈值时，形成该牺牲层。

根据本发明的至少一个实施例，对该膜层进行图形化，以在该膜层内形成图形的方法包括：

判断为在该膜层内形成的图形的关键尺寸大于预设阈值时，在该膜层上形成光刻胶层；

以该第二对准标记为参照基准，对该光刻胶层进行图形化，以在该光刻胶层的设定位置形成图形；

以图形化后的该光刻胶层为掩膜，对该膜层进行图形化；

去除该光刻胶层。

根据本发明的至少一个实施例，该预设阈值的范围是100纳米至150纳米。

根据本发明的至少一个实施例，该半导体器件是一种用于制作三维存储器的晶圆，该第一对准标记位于该晶圆的切割道上。

根据本发明的至少一个实施例，该膜层由多层薄膜堆叠而成，该多层薄膜中包括至少一个非透明薄膜；

该至少一个非透明薄膜和该衬底间具有至少一个透明薄膜。

根据本发明的至少一个实施例，该非透明层包括：无定型碳层、铝层、铜层、钽层、金属氧化物层中的一种或者多种。

根据本发明的至少一个实施例，该透明层包括氧化硅层、氮化硅层中的至少一种。

本发明提供的半导体器件的对准方法，通过在第一对准标记上形成膜层的方法，通过使形成的膜层的表面与衬底的表面共形，从而在膜层的表面对应所述第一对准标记的位置形成能够用于对准的第二对准标记。相对于传统的设置辅助对准层的间接对准方法，本发明提供的半导体器件的对准方法能够进行直接对准，所以本发明提供的半导体器件的对准方法能够具有较高的对准精度。另一方面，由于本发明提供的半导体器件的对准方法无需设置辅助对准层，所以本发明提供的半导体器件的对准方法的工艺流程较少。

附图说明

包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：

图1是本发明的一个实施例中半导体器件的对准方法的流程图；

图2A是本发明的一个实施例中衬底上的第一对准标记的结构示意图；

图2B是本发明的一个实施例中膜层上的第二对准标记的结构示意图；

图2C是本发明的另一个实施例中膜层上的第二对准标记的结构示意图；

图3是本发明的一个实施例中在膜层第一层上形成第一膜层图形的流程图；

图4A至图4F是本发明的一个实施例中在膜层第一层上形成第一膜层图形的制备工艺步骤示意图。

具体实施方式

现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。

首先参考图1和图2A至图2C来说明本发明的半导体器件的对准方法的一个实施例。该实施例的半导体器件的对准方法包括以下步骤：

参考图1的步骤1001以及图2A，提供衬底1。在该衬底1的表面形成有第一对准标记11。为便于说明，在本实施例中，衬底1的上表面的第一对准标记被设定为包括两个凹槽。其中每个凹槽都具有第一边和长度大于所述第一边的长度的第二边。换言之，每个凹槽的形状都是矩形。但是在其他的实施例中，该第一对准标记11的具体形式可以是多样的。

例如，该第一对准标记11具有一个或多个第一非平整结构，此处的“非平整结构”既可以是凹陷也可以是凸起。当该第一对准标记11具有多个第一非平整结构时，该多个第一非平整结构可以是相同的也可以是不同的。例如，在一些实施例中，第一非平整结构是一凸起结构，而在一些其他的实施例中，多个第一非平整结构是包括至少一个凸起结构和至少一个凹陷结构的复合结构。进一步的，凸起结构和凹陷结构本身的情况也可以是多样的。以凹陷结构为例，该凹陷结构既可以是一个圆孔、也可以是方孔或者长方形的凹槽。

此外，第一对准标记11的垂直尺寸是可以根据实际情况进行选择的。此处第一对准标记11的垂直尺寸指的是第一对准标记11的在垂直于衬底方向上的尺寸。例如，可以择大于等于100纳米，或大于等于150纳米的垂直尺寸。在一些实施例中，该第一对准标记11为一个凸起，且该凸起的高度被设置为大于等于100纳米或者大于等于150纳米。这样设置的原因在于，可以使得即使在衬底1上设置层数较多、总厚度较大的膜层时(例如设置5个膜层，该5个膜层总厚度大于20微米的)仍然能够通过每个膜层的上表面与其下的膜层/衬底的表面共形，使得在最上层的膜层的上表面顺应性形成的第二对准标记在垂直方向上具有足够的尺寸(例如大于20纳米)。在垂直方向上具有足够的尺寸的第二对准标记能够在被用作对准结构时较为容易的被识别出来。

参考图1的步骤1002以及图2B、2C，在衬底1的上表面上形成膜层2。此处的“膜层”并未对其包含的薄膜层的数量进行限制。例如，参考图2B，在一些实施例中，该膜层2只包含一个第一层21。在另一些实施例中，该膜层2可以包括多个层，参考图2C，在至少一个实施例中，该膜层2包括第一层21至第五层25，即该膜层2包括五个层。

继续参考图2B、2C，在形成膜层2的过程中使得该膜层2的表面与衬底1的表面共形，使得膜层2的表面能够共形(Conformal)，进而在对应所述第一对准标记的位置形成第二对准标记。

参考图2B，当膜层2只包含一个第一层21时，该第一层21共形地在对应第一对准标记11的位置形成第二对准标记211。参考图2C，当膜层2包括第一层21至第五层25这五个层时，该第一层21至第五层25中的每一个层的上表面都与其下的层(对于第一层21来说是衬底1)的上表面共形。因此，每一层的上表面都共形地形成与第一对准标记11对应的结构。对于位于最上方的第五层25而言，该第五层25在上表面形成的与第一对准标记11对应的结构就是第二对准标记251。

值得注意的是，无论膜层2包含几个层，形成所述膜层2的方法可以是任意的能使得膜层2可以在上表面共形地形成第二对准标记的方法。例如，形成所述膜层2的方法可以是薄膜沉积(具体而言，可以是化学气相沉积法、物理气相沉积、原子层沉积等)。进一步的，当膜层2包括多个层时，可以以同一种方法(化学气相沉积法或物理气相沉积法)形成膜层2的全部的层，也可以不同的方法形成膜层中的各个层。例如，可以以化学气相沉积的方法形成膜层2的一部分的层，又以物理气相沉积的方法形成膜层2的另一部分的层。由于薄膜沉积具有较好的各向同性，因此在形成膜层2时，得膜层2的上表面能够在共形地形成与第一对准标记组成的第一对准标记对应的第二对准标记时使得第二对准标记与第一对准标记的形状、结构都较为类似。

下面以膜层2包括多个层为例，对本实施例的这一步骤进行说明。参考图2C，在这一步骤中，包括多个层的膜层2的设置方式可以是依次设置膜层2中的各层。可以先在衬底1上形成第一层21，该第一层21的材料可以是氧化硅。形成该第一层21的方法可以是薄膜沉积。形成的该第一层21的下表面填充衬底1上的两个作为第一对准标记11的凹槽。由于薄膜沉积的各向同性较好，所以无需特别的设置就能够使得第一层21的上表面共形地形成两个与凹槽11对应的第一凹槽。该第一凹槽的位置和形状都与凹槽11对应。

继续参考图2C，与设置第一层21类似地，在该第一层21上设置膜层2的其他层，例如第二层22。该第二层22的材料可以与第一层21不同。例如，该第二层22的材料可以是氮化硅。在形成第二层22后，可以继续以类似的方式形成第三层23(该第三层23的材料可以是氧化硅)、第四层24(该第四层24的材料可以是无定型碳)和第五层25(该第五层25的材料可以是氮氧化硅)。上述每个层都形成与在其下的层的上表面匹配的下表面，且每一个层的上表面都共形地形成与其下的层的上表面的凹陷对应的凹陷。所以，位于最上方的第五层25的上表面形成的两个凹陷与衬底1上的两个作为第一对准标记的凹槽11对应。当将膜层2视为一整体时，该两个凹陷就是膜层2的上表面的第二对准标记251。

在形成第二对准标251记后，就可以在后续的步骤中以第二对准标记进行对准。在当前的实施例中，由于作为第二对准标记251的该两个凹陷的形状和结构都是与衬底1上的两个作为第一对准标记11的凹槽对应的，所以可以将该两个凹陷作为对准标记进行对准。值得注意的是这一对准的适于范围是多样的。既可以在制作三维存储器的核心区、台阶区的过程中以膜层2上表面的第二对准标记进行对准，也可以在三维存储器的外围电路等其他部分的形成过程中以膜层2上表面的第二对准标记进行对准。

虽然本发明的半导体器件的对准方法的一个实施例如上所述，但上述内容不应被理解为对本发明的半导体器件的对准方法的限制。在本发明的许多其他的实施例中，半导体器件的对准方法的许多部分都可以具有多种多样的设置方式。下面以一些非限制性的例子对半导体器件的对准方法的变化中的至少一部分进行说明。

继续参考图2C，可选的，在本发明的一些实施例中，膜层2包括多个层且该多个层中包括至少一个非透明层。在该非透明层和衬底1之间则具有一个或者多个透明层。例如，第四层24的材料是无定型碳，即该第四层24为非透明层。在无定型碳层24和衬底1之间则具有第一层21、第二层22、和第三层23这些层中的至少一个为透明层。在一些实施例中，第一层21的材料是氧化硅，第二层22的材料是氮化硅，第三层23的材料是氧化硅。即在该些实施例中，该第一层21、第二层22、和第三层23都是透明层。当然，在其他实施例中，上述透明层和非透明层也可以选择其他材料，例如，非透明层可以包括无定型碳层、铝层、铜层、钽层、金属氧化物层中的一种或者多种。相应地，透明层则可以包括氧化硅层、氮化硅层中的至少一种。

这样设置的原因在于，在传统的对准方法中，一般会尽量的利用透明层的透光特性进行光学对准，而在膜层中具有硬掩膜层等无法进行光学对准的非透明层时，则往往将膜层分为两个部分：对透明层进行光学对准，而针对非透明层，则通过在非透明层的下方选择一层作为辅助对准层或者设置专门的辅助对准层的办法进行对准，即采用光学对准加辅助对准的两步对准法进行对准。而本实施例中，与传统上需要进行两步对准的方法不同的是，膜层以单一的方法进行对准，具有更优的对准效果且流程更为简洁。

在本发明的一些实施例中，还包括在膜层2内形成图形的步骤。为方便叙述，下面将以一个实施例来说明在膜层内形成图形的方法。参考图3和图4A至图4F，在该实施例中，膜层包括多个层，其中一个层(该层在下文中将被称为第一膜层3)需要被图形化为第一膜层图形。

该第一膜层3可以是膜层中的任意一层。参考图4A为便于说明，仍然将衬底1的上表面的第一对准标记设定为包括两个凹槽。相应的，第一膜层3上具有共形地形成的两个凹槽31(或者也可以被视为是第二对准标记)。在该第一膜层3上形成该第一膜层图形的方法包括以下步骤：

参考图2的步骤2001以及图4B，在第一膜层3上形成牺牲层4。这一步骤的意义在于，牺牲层4可以覆盖第一膜层3上的两个凹槽31，因此即使该牺牲层4经历了平坦化步骤，当该牺牲层4被去除后，第一膜层3上的两个凹槽31也能够被保存下来。

参考图2的步骤2002以及图4C，对该牺牲层4进行平坦化从而获得一个平坦的表面。这一平坦化步骤可以以化学机械研磨等方式来实施。

结合前述步骤2001可知，由于第一膜层3具有两个凹槽31，且该两个凹槽31需要被保留。保留该两个凹槽31的意义在于，如当该第一膜层3为膜层2最上方的层时，该两个凹槽31可以被用于定位，而当该第一膜层3不是膜层2最上方的层时，该两个凹槽31能够使得位于该第一膜层3上方的层能够共形地在上表面形成凹槽。

由于不能够对该第一膜层3进行平坦化。若直接在不平坦的第一膜层3上设置光刻胶层，该光刻胶层会由于第一膜层3的凹凸不平(具有两个凹槽31)而发生劣化，出现不均匀等问题。劣化的光刻胶层在后续的刻蚀步骤中不能实现理想的阻挡效果，会使得第一膜层3的图形化失败。所以在本实施例中，通过进行步骤2001和步骤2002来避免光刻胶的劣化并将第一膜层3的两个凹槽31保存下来。

参考图2的步骤2003以及图4D，在平坦化后的牺牲层4上形成第一光刻胶层5。该第一光刻胶层5可以由阴性光刻胶或者阳性光刻胶制成，该第一光刻胶层5能够通过曝光等工艺，该第一光刻胶层5的预设位置形成第一光阻图形51。该第一光阻图形51与希望在第一膜层3上形成的第一膜层图形对应。由于牺牲层4已经进行过平坦化，所以牺牲层4的上表面较为光滑。在此种情况下，在设置第一光刻胶层5并在该第一光刻胶层5上形成第一光阻图形51时，不会因为不平整而导致第一光刻胶层5发生劣化，第一光阻图形51不会因此发生畸变。

在一些实施例中，在形成第一光阻图形51时，还利用两个凹槽31作为参照基准进行对准。为了较好的实现这一对准过程，在一些实施例中，牺牲层4被设置为由透明材质构成。

参考图2的步骤2004以及图4E，由于第一光刻胶层5上已经形成了第一光阻图形51，所以可以将第一光刻胶层5作为掩膜，在牺牲层4上形成第一牺牲层图形41。显然该第一牺牲层图形41与第一光阻图形51相同，也与希望在第一膜层3上形成的第一膜层图形对应。

参考图2的步骤2005以及图4E，由于牺牲层4上已经形成了第一牺牲层图形41，所以可以将牺牲层4作为掩膜，在第一膜层3上形成的第一膜层图形32。在该步骤中，可以先去除第一光刻胶层5，然后具有第一牺牲层图形41的牺牲层4为掩膜，对第一膜层3进行图形化，从而在该第一膜层3内形成图形。由于该第一牺牲层图形41与希望在第一膜层3上形成的第一膜层图形对应，所以以牺牲层4为掩膜，对第一膜层3进行图形化就能使第一膜层3被图形化为具有第一膜层图形32。

参考图2的步骤2006以及图4E，去除牺牲层4。在这一步骤结束后，就能够得到同时具有较高质量的第一膜层图形32和两个凹槽31的第一膜层3。值得特别指出的是，当希望在第一膜层3上形成的第一膜层图形32，且该第一膜层图形32的关键尺寸(CriticalDimension，CD)较小时，以设置牺牲层4的方式对第一膜层3进行图形化的意义尤其巨大。这是因为在第一膜层图形的关键尺寸较小时(例如关键尺寸小于100纳米时)，两个凹槽31等对准结构的水平和垂直尺寸相对于该关键尺寸显得较大，所以对准结构会导致形成的光阻层5发生明显劣化，第一光阻图形51会发生较为严重的畸变，进而导致最终形成的第一膜层图形32的质量较差和/或第一膜层3的其他区域发生损伤。

所以，在一些实施例中还具有判断第一膜层图形32的关键尺寸是否较小的步骤。在一些实施例中，还具有一个判断步骤。在该判断步骤中，判断第一膜层图形32的关键尺寸是否小于预设阈值的步骤。一般可以将该预设阈值设置为100纳米。当然，为了进一步降低风险，在一些实施例中，这一阈值还可以被设置为更大的150纳米。

这一判断步骤可以在形成牺牲层4之前的任意时刻进行。进一步的，由于这一判断仅需要获知该第一膜层图形32的关键尺寸。一般而言在开始半导体器件的制作流程之前，第一膜层图形32的关键尺寸就已经确定。所以这一判断步骤可以是在“在衬底1的上表面上形成第一对准标记”之前，甚至可以是在“提供衬底”之前进行的。

相应地，以在一第二层上制作第二图形为例，在一些实施例中，若判断为第二图形的关键尺寸大于该预设阈值，则可以认为该第二层上的对准结构(例如两个凹槽)的尺寸相对于该关键尺寸相对较小，即使直接在该第二层上设置光刻胶层该第二层上的对准结构也不足以造成第二图形明显劣化。

此时可以在直接在第二层上形成光刻胶层，然后以该第二层上的第二对准标记为参照基准对所述光刻胶层进行图形化，从而在该光刻胶层的预设位置形成第二光阻图形。然后以图形化后的光刻胶层为掩膜在第二层上形成所希望形成的第二图形，并在形成第二图形后去除光刻胶层。

值得注意的是，上述步骤2001至步骤2006可以被应用于膜层中希望被图形化的任意一层或者多层，所以上述步骤2001至步骤2006可以被反复实施。此外，在其他的实施例中，上述步骤2001至步骤2006中的许多部分都能够有多种不同的变化。下面以一些实施例进行说明。

在本发明的一些实施例中，牺牲层4和第一膜层3被设置为以不同的材料制成。换言之，可以选择与该第一膜层3的材料不同的材料来制作牺牲层4。这样设置的好处在于，由于牺牲层4和第一膜层3的材料不同，所以可以以选择性湿法刻蚀来去除牺牲层4。由于选择性湿法刻蚀对于不同的材料的刻蚀速率的比值可以很大，所以在较为彻底的去除牺牲层4的同时，能够减轻对第一膜层3的损伤。

进一步的，由于牺牲层4最终会被去除，因而可以选择设置和去除都较为容易的材料来制作牺牲层4。在本发明的一些实施例中，采用氧化硅、氮化硅、氮氧化硅中，或者上述材料中的多种来制作牺牲层4。

本领域技术人员可显见，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (19)

1.一种半导体器件的对准方法，其特征在于，包括：

提供衬底，所述衬底的上表面形成有第一对准标记；

在所述衬底上形成膜层，所述膜层由多层薄膜堆叠而成，所述多层薄膜中包括至少一个非透明薄膜，所述至少一个非透明薄膜和所述衬底间具有至少一个透明薄膜；所述多层薄膜以单一的方式与所述衬底对准，其中所述多层薄膜的最下层薄膜的下表面与衬底的上表面共形，所述多层薄膜的最上层薄膜的上表面在对应所述第一对准标记的位置形成第二对准标记；所述衬底和膜层中不包括用于非透明薄膜的间接对准的辅助对准层。

2.如权利要求1所述的对准方法，其特征在于：形成所述膜层的方法包括薄膜沉积。

3.如权利要求2所述的对准方法，其特征在于：所述薄膜沉积的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。

4.如权利要求1所述的对准方法，其特征在于：

所述对准方法还包括以第二对准标记进行对准。

5.如权利要求1所述的对准方法，其特征在于，所述第一对准标记包括凹陷结构和/或凸起结构。

6.如权利要求1所述的对准方法，其特征在于：所述第一对准标记的垂直尺寸的下限是100纳米或150纳米。

7.如权利要求1所述的对准方法，其特征在于：所述第一对准标记为具有第一边和长度大于所述第一边的长度的第二边的矩形凹槽。

8.如权利要求1所述的对准方法，其特征在于：还包括：对所述膜层进行图形化，以在所述膜层内形成图形。

9.如权利要求8所述的对准方法，其特征在于，对所述膜层进行图形化，以在所述膜层内形成图形的方法包括：

在所述膜层上形成牺牲层；

对所述牺牲层进行平坦化；

在平坦化的所述牺牲层上形成光刻胶层；

以所述第二对准标记为参照基准，对所述光刻胶层进行图形化，以在所述光刻胶层的预设位置形成图形；

以图形化后的所述光刻胶层为掩膜，对所述牺牲层进行图形化；

去除图形化后的所述光刻胶层，以图形化后的所述牺牲层为掩膜，对所述膜层进行图形化，在所述膜层内形成图形。

10.如权利要求9所述的对准方法，其特征在于：所述牺牲层为透明层。

11.根据权利要求9所述的对准方法，其特征在于：所述牺牲层和所述膜层的材料不同；

以选择性湿法刻蚀去除所述牺牲层。

12.根据权利要求9所述的对准方法，其特征在于：所述牺牲层的材料是氧化硅、氮化硅、氮氧化硅中的一种或者多种。

13.根据权利要求9所述的对准方法，其特征在于：在判断为在所述膜层内形成的图形的关键尺寸小于预设阈值时，形成所述牺牲层。

14.根据权利要求8所述的对准方法，其特征在于：对所述膜层进行图形化，以在所述膜层内形成图形的方法包括：

判断为在所述膜层内形成的图形的关键尺寸大于预设阈值时，在所述膜层上形成光刻胶层；

以所述第二对准标记为参照基准，对所述光刻胶层进行图形化，以在所述光刻胶层的预设位置形成图形；

以图形化后的所述光刻胶层为掩膜，对所述膜层进行图形化；

去除所述光刻胶层。

15.根据权利要求13或14所述的对准方法，其特征在于：所述预设阈值的范围是100纳米至150纳米。

16.如权利要求1所述的对准方法，其特征在于：所述半导体器件是一种用于制作三维存储器的晶圆，所述第一对准标记位于所述晶圆的切割道上。

17.根据权利要求16所述的对准方法，其特征在于：所述膜层由多层薄膜堆叠而成，所述多层薄膜中包括至少一个非透明薄膜；

所述至少一个非透明薄膜和所述衬底间具有至少一个透明薄膜。

18.根据权利要求17所述的对准方法，其特征在于：所述非透明层包括：无定型碳层、铝层、铜层、钽层、金属氧化物层中的一种或者多种。

19.根据权利要求17所述的对准方法，其特征在于：所述透明层包括氧化硅层、氮化硅层中的至少一种。

Images