CN106898556A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN106898556A
CN106898556A CN201610961740.0A CN201610961740A CN106898556A CN 106898556 A CN106898556 A CN 106898556A CN 201610961740 A CN201610961740 A CN 201610961740A CN 106898556 A CN106898556 A CN 106898556A
Authority
CN
China
Prior art keywords
layer
alignment mark
lower conductiving
insulating barrier
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610961740.0A
Other languages
English (en)
Other versions
CN106898556B (zh
Inventor
李国弘
李智飞
张復诚
高境鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106898556A publication Critical patent/CN106898556A/zh
Application granted granted Critical
Publication of CN106898556B publication Critical patent/CN106898556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本揭露提供一种半导体结构及其制造方法。制造半导体结构的方法包含：形成对准记号层于基板上；图案化对准记号层来形成至少一对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。

Description

半导体结构及其制造方法
技术领域
本揭露实施例是有关于一种半导体元件，且特别是有关于一种半导体结构及其制造方法。
背景技术
于半导体晶圆上制造微型电路元件涉及许多步骤，其中一个步骤为把图案从微影光罩转移到晶圆上。光罩步骤包含蚀刻步骤，且界定后续制程所要暴露于晶圆上的选定区域，后续制程如氧化、金属沉积与不纯物导入。
在生产集成电路结构时，由于在结构中电路元件的密度不断增加，结构具有多个层。再者，随着元件与特征的尺寸越来越小，于光罩步骤期间晶圆需要准确地对准微影光罩，以最小化层与层之间的错位。
发明内容
本揭露提出一种半导体结构，包含：基板、对准记号层、下导电层、绝缘层以及上导电层。基板包含至少一产品区域以及至少一对准区，对准区邻设于产品区域。对准记号层至少设置于对准区上，在对准记号层中具有至少一对准记号特征。下导电层以实质上共形的方式至少部分地设置于对准记号特征上。绝缘层设置于下导电层上。上导电层设置于绝缘层上。
本揭露提出一种制造半导体结构的方法，包含形成对准记号层于基板上；图案化对准记号层来形成至少一对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。
本揭露提出一种制造半导体结构的方法，包含形成至少一导电特征于第一介电层中；形成第二介电层于第一介电层上；形成至少一对准记号特征于第二介电层上；以实质上共形的方式形成至少位于对准记号特征上的下导电层；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。
附图说明
从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1是绘示根据本揭露的一些实施例的半导体结构的局部上视图；
图2A至图2L是分别地绘示根据本揭露的一些实施例的制造半导体结构的不同阶段的剖视图；
图3是绘示根据本揭露的一些实施例的半导体结构的剖视图。
具体实施方式
本揭露提供了许多不同的实施例或例子，用以实作此揭露的不同特征。为了简化本揭露，一些元件与布局的具体例子会在以下说明。当然，这些仅仅是例子而不是用以限制本揭露。例如，若在后续说明中提到了第一特征形成在第二特征上面，这可包括第一特征与第二特征是直接接触的实施例；这也可以包括第一特征与第二特征之间还形成其他特征的实施例，这使得第一特征与第二特征没有直接接触。此外，本揭露可能会在各种例子中重复图示符号及/或文字。此重复是为了简明与清晰的目的，但本身并不决定所讨论的各种实施例及/或设置之间的关系。
再者，在空间上相对的用语，例如底下、下面、较低、上面、较高等，是用来容易地解释在图示中一个元件或特征与另一个元件或特征之间的关系。这些空间上相对的用语除了涵盖在图示中所绘的方向，也涵盖了装置在使用或操作上不同的方向。这些装置也可被旋转(例如旋转90度或旋转至其他方向)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。
在集成电路结构的制造期间，形成许多金属化层。每一金属化层与其他金属化层典型地被绝缘层所隔开。为了提供没有不连续或其他缺陷的上方金属化层，希望提供下层表面尽可能平坦或平面的金属化层。因此，为了后续要施加的金属化层做准备，以平坦化制程来将层的表面平滑化已成为惯例，上述平坦化制程例如为化学机械研磨(chemical-mechanical polishing，CMP)平坦化。
晶圆的化学机械研磨平坦化包含夹持晶圆，把晶圆抵靠在经过研磨液湿润的旋转研磨垫上且同时施加压力。化学机械研磨平坦化技术提供全域的平坦化，亦即，提供大的平坦化范围，所述范围通常包覆了整个晶圆表面。因为平坦化范围大，在透过化学机械研磨技术而被平坦化后，在晶圆上的先前形成的上方层上的对准记号的步骤可被压平。于先前形成的层上的对准记号的步骤不会被复制到上方层。因为绕射图案的干扰，上方层可能会造成对准记号的读取问题，例如上方层为厚的氧化层或氮化层。
所以，本揭露提供一种于金属化层上具有明确的对准记号的半导体结构，其中所述对准记号形成于金属化层的平坦化制程之后，这使得对准记号仍可被后续的上方层所读取，且可避免例如光罩错位所造成的问题。
请参阅图1，其中图1是绘示根据本揭露的一些实施例的半导体结构的局部上视图。半导体结构100包含半导体基板110。半导体结构被理解为可能包含半导体晶圆、形成于晶圆内的主动与被动元件以及形成在晶圆表面上的绝缘层与导电层。
半导体基板110包含多个产品区域112与至少一对准区114。产品区域112为形成集成电路的区域。举例来说，产品区域112内包含至少一个集成电路，其中所述集成电路可包含多个半导体元件，例如电阻、电感与电容。电容，举例来说，包含位于介电层或其他绝缘层的相对两侧的两个导电电极，且可基于使用于形成电极的材料来分类。举例来说，在金属-绝缘体-金属(metal-insulator-metal，MIM)电容中，电极实质上包含金属材料。金属-绝缘体-金属电容在相对大范围的电压施加时，提供相对固定的电容值。金属-绝缘体-金属电容也表现出相对小的寄生电阻。
对准区114为对准记号(如对准记号沟槽)形成的区域。对准区114可为任意形状，例如矩形。
对准区114设置邻近于产品区域112。在一些实施例中，产品区域112排列为一列，且对准区114设置于至少二个产品区域112之间。亦即，一些产品区域112被对准区114所隔开。在一些实施例中，对准区114可设置于半导体结构100的裁切路径，其中当半导体基板110被裁切以隔开产品区域112时，裁切工具透过对准区114裁切。在一些实施例中，在裁切半导体基板110之后，对准区114上的对准记号(如对准记号沟槽)被裁切且破坏。在一些其他实施例中，在裁切半导体基板110之后，对准区114上的对准记号(如对准记号沟槽)保持完整。
请参阅图2A至图2J，其中图2A至图2J是分别地绘示根据本揭露的一些实施例的制造半导体结构的不同阶段的剖视图。图2A至图2J是沿着图1中的线A-A’-A”-A”’的剖面，其中介于A-A’之间的剖面是相应于对准区114，且介于A”-A”’之间的剖面是相应于产品区域112。
请参阅图2A，是半导体基板110。半导体基板110可为半导体材料且可包含已知的结构，所述结构举例来说，包含渐变层或埋层氧化层。在一些实施例中，基板包含块状硅(Bulk Silicon)，所述块状硅可为未掺杂的或经掺杂的(如P型、N型或其组合)。可使用适合半导体元件形成的其他材料。所述其他材料，如锗、石英、蓝宝石和玻璃，可替代地使用于基板。可选地，基板可为绝缘底半导体(semiconductor-on-insulator，SOI)基板的主动层或多层结构，多层结构例如形成在块状硅层上的硅锗层。
在一些实施例中，半导体基板110包含介电层120。介电层120可为具有低介电常数(k值)的金属间介电质层(inter-metal dielectric，IMD)，上述低介电常数为，举例来说，介电常数大约低于3.5。介电层110可包含介电材料，例如氧化硅、氮化硅、氮氧化硅或其他适合的材料。
介电层120具有上表面，且开口130形成于介电层120的上表面。开口130的形成，举例来说，可透过在介电层120上形成图案化的光阻层(图未示)且使用干蚀刻制程步骤来移除部分的介电层120，透过使用图案化的光阻层(图未示)作为光罩以界定开口130。各种适合的干蚀刻制程也可使用。在干蚀刻制程步骤之后，图案化的光阻层(图未示)可透过，例如微影移除制程，而被移除。开口130为金属镶嵌开口，例如用于金属插塞的介层窗开口，或用于金属线的沟槽开口。在一些实施例中，开口130设置于产品区域112与对准区114。在一些其他实施例中，开口130设置于产品区域112。
请参阅图2B，金属层140形成于介电层120上且填满开口130。金属层140的材料可包含铜、铜合金或其他适合的导电材料，例如银、金、钨、铝等。金属层140可透过沉积制程而形成。金属层140的厚度薄于介电层130，但金属层140的厚度足够厚以填满开口130。
请参阅图2C，执行平坦化制程以移除金属层140多余的部分。平坦化制程可为任何适合的平坦化制程，例如化学机械研磨制程。累积于介电层120的表面上的部分的金属层140被移除，这使得导电特征142设置于开口130中，从上表面延伸进入介电层120。执行化学机械研磨制程来使导电特征142的表面与介电层120的表面齐平。
在一些实施例中，在金属层140形成之前，阻障层选择性地沉积于开口130的内表面上与介电层120的表面上。阻障层可避免金属，如铜，扩散进入介电层120。可使用，所述任何适合的沉积制程例如化学气相沉积(chemical vapor deposition，CVD)或物理气相沉积(physical vapor deposition，PVD)的方法来沉积厚度介于大约50至300埃的阻障层。阻障层的材料包含钽、氮化钽或氮化钛。
在一些实施例中，蚀刻停止层选择性地沉积在导电特征142与介电层120的表面上。蚀刻停止层的形成是透过一系列的沉积制程。蚀刻停止层可透过任何适合的沉积制程而形成，所述任何适合的沉积制程例如化学气相沉积、物理气相沉积、原子层沉积(atomiclayer deposition，ALD)、远距等离子辅助气相沉积(remote plasma enhanced chemicalvapor deposition，REVCD)、液态源雾化化学沉积(liquid source misted chemicaldeposition，LSMCD)、涂布、旋转涂布或适合在基板上形成薄膜层的其他制程。蚀刻停止层可包含从氮掺杂碳化硅(SiC:N，也称为NDC)、氧掺杂碳化硅(SiC:O，也称为ODC)与其组合中所选择的材料。然而，熟悉此技艺者将理解整个说明书所叙述的材料仅是例子，且如果使用不同的形成技术时将会改变。
图2B与图2C中所讨论的制程可执行多于一次以建构多个金属化层。金属化层可作为用于光罩对准的互连或记号。
请参阅图2D，额外的介电层150形成于半导体基板110上。介电层150可为单层或多层结构。介电层150的厚度随着所应用的技术而改变，例如厚度大约介于1000至30000埃之间。然而，熟悉此技艺者将理解整个说明书所叙述的尺寸仅是例子，且如果使用不同的形成技术时将会改变。
在一些实施例中，介电层150为含氧介电层。介电层150可由二氧化硅、碳掺杂二氧化硅、介电常数小于约4.0的相对低介电常数介电材料或其组合所形成。介电层150可由低介电常数介电材料、超低介电常数介电材料、多孔介质低介电常数介电材料或其组合所形成。用语“低介常数”意在定义介电常数为3.0或更小的介电材料。用语“超低介电常数(extreme low-k，ELK)”表示介电常数为2.5或更小。用语“多孔介质低介电常数”是指介电常数为2.0或更小的介电材料。根据一些实施例，各种各样的低介电常数材料可被采用，举例来说，旋涂式无机介电质、旋涂式有机介电质、多孔介质介电材料、有机聚合物、有机硅石玻璃、含氟硅石玻璃(FSG)(含氟二氧化硅系列材料)、氢硅盐酸(hydrogensilsesquioxane，HSQ)系列材料、甲基硅盐酸(methyl silsesquioxane，MSQ)系列材料或多孔介质有机系列材料。介电层150透过任何各种技术，如化学气相沉积、物理气相沉积、原子层沉积、远距等离子辅助气相沉积、液态源雾化化学沉积、涂布、旋转涂布或适合在基板110上形成薄膜层的其他制程，而被沉积。
请参阅图2E，对准记号层160形成于介电层150上。对准记号层160为不导电的。对准记号层160可由例如碳化硅或氮化硅所制成。对准记号层160透过沉积制程，例如化学气相沉积、物理气相沉积、原子层沉积、远距等离子辅助气相沉积、液态源雾化化学沉积、涂布、旋转涂布或适合在基板110上形成薄膜层的其他制程，而形成。对准记号层160的厚度范围为约400至1500埃。
请参阅图2F，光罩层170形成于对准记号层160上，且光罩层170被图案化。在一些实施例中，对准记号层160下方的导电特征142作为记号，且用于图案化光罩层170的光罩可对准透过导电特征142所建构的记号。光罩层170可为光阻层。光罩层170透过微影制程被图案化以形成多个特征与透过对准记号层160上的多个特征所界定的多个开口。光罩层170的图案根据预定的布局而形成。微影制程可包含光阻涂布、曝光、曝光后烘烤与显影。
在一些实施例中，图案化的光罩层170仅设置于对准区114中的对准记号层160上，且未设置于产品区域112中的对准记号层160上，其中对准区114中的部分的对准记号层160被光罩层170所覆盖。在一些其他实施例中，图案化的光罩层170设置于产品区域112与对准区114，其中在产品区域112与对准区114中的部分的对准记号层160被光罩层170所覆盖。
请一并参阅图2G。暴露于光罩层170外的部分的对准记号层160被移除，借此形成图案化的对准记号层160。暴露于图案化的光罩层170外的部分的对准记号层160可透过干蚀刻制程被移除。各种适合的干蚀刻制程也可使用。于干蚀刻制程步骤之后，图案化的光罩层170透过，例如微影移除制程，被移除。
在一些实施例中，产品区域112中的对准记号层160被移除，且对准区114中的对准记号层160被图案化。图案化的对准记号层160形成多个对准记号特征162与介于对准记号特征162之间的多个沟槽164。对准记号特征162为长条型且平行排列于对准区114中。沟槽164界定于对准记号特征162之间，且沟槽164为长条型且为平行排列。长条形的对准记号特征162与长条形的沟槽164沿着X方向或Y方向排列，这使得透过对准记号特征162与沟槽164所形成的记号可成一方向。
在一些实施例中，沟槽164贯穿对准记号层160，且部分的下层的介电层150透过沟槽164而暴露。亦即，沟槽164的深度实质上相同于对准记号层160的厚度。在一些其他实施例中，沟槽164成对地排列，或介于沟槽164之间的距离可改变，这使得透过沟槽164所成的方向可更为后续的对准制程所识别。
请参阅图2H，下导电层200形成于半导体基板110上。下导电层200形成于暴露的介质层150上与对准记号层160上。下导电层200以实质上共形的方式形成于对准记号特征162上与沟槽164的表面上。下导电层200未填满沟槽164，故在下导电层200形成之后，沟槽164仍为可观察到的。
下导电层200包含用以形成部分的金属-绝缘体-金属元件的导电材料。金属-绝缘体-金属元件可为电容。在一些实施例中，下导电层200包含金属材料。在一些实施例中，金属材料包含铝、铜、铝铜合金、钽、氮化钽、钛、氮化钛、氮化硅钽、钨、氮化钨、其他金属材料和/或其任意组合。下导电层200可透过沉积制程，例如化学气相沉积、物理气相沉积、原子层沉积、远距等离子辅助气相沉积、液态源雾化化学沉积、涂布、旋转涂布或适合在基板110上形成薄膜层的其他制程，而形成。下导电层200的厚度范围为约1000至3000埃。
请参阅图2I。在一些实施例中，下导电层200可选择性地被图案化以形成金属-绝缘体-金属元件的下电极。举例来说，光阻层(图未示)形成于下导电层200上且透过使用光罩202曝光来把图案转移至下导电层200。具有要被转移到下导电层200的图案的光罩202被夹持且对准于对准区114中的记号(如沟槽164)。光罩202更被光束所照射。所述光穿透光罩202，接着聚焦于下导电层200。光阻层被曝光且显影，且光罩图案被转移至光阻层。使用图案化的光阻作为光罩，图案接着被形成于下导电层200中。
请参阅图2J，绝缘层210形成于下导电层200上。在一些实施例中，在绝缘层210形成于下导电层200之前，下导电层200可被图案化。绝缘层210以实质上共形的方式形成于下导电层200上。绝缘层210未填满沟槽164。亦即，在绝缘层210形成之后，沟槽164仍为可观察到的。
绝缘层210包含用于形成金属-绝缘体-金属元件的绝缘材料。在一些实施例中，绝缘层210的介电常数相等或高于二氧化硅的介电常数，所述二氧化硅的介电常数为例如3.9。为了增加金属-绝缘体-金属元件的电容值，在一些实施例中，绝缘层210的厚度减少和/或高介电常数材料用于作为绝缘层210。举例来说，绝缘层210包含氮氧化硅、氮化硅、二氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧钽化铪(HfTaO)、氧化铪钛(HfTiO)、氧锆化铪(HfZrO)、其他介电材料和/或其任意组合。绝缘层210可透过沉积制程，例如化学气相沉积、物理气相沉积、原子层沉积、远距等离子辅助气相沉积、液态源雾化化学沉积、涂布、旋转涂布或适合在基板上形成薄膜层的其他制程，而形成。绝缘层210的厚度范围为约100至500埃。
请参阅图2K，上导电层220以实质上共形的方式形成于绝缘层210上。上导电层220形成于绝缘层210上且未填满沟槽164。亦即，在上导电层220形成于绝缘层210上之后，沟槽164仍为可观察到的。
上导电层220包含用于形成部分的金属-绝缘体-金属的导电材料。在一些实施例中，上导电层220包含金属材料。在一些实施例中，金属材料包含铝、铜、铝铜合金、钽、氮化钽、钛、氮化钛、氮化硅钽、钨、氮化钨、其他金属材料和/或其任意组合。在一些实施例中，上导电层220包含相同于下导电层200的材料。在一些其他实施例中，上导电层220包含不同于下导电层200的材料。上导电层220可透过沉积制程，例如化学气相沉积、物理气相沉积、原子层沉积、远距等离子辅助气相沉积、液态源雾化化学沉积、涂布、旋转涂布或适合在基板上形成薄膜层的其他制程，而形成。上导电层220的厚度范围为约500至1500埃。
请参阅图2L。在一些实施例中，上导电层220可选择性地被图案化以形成金属-绝缘体-金属元件的上电极。举例来说，光阻层(图未示)形成于上导电层220上且透过使用光罩222曝光来把图案转移至上导电层220。具有要被转移到上导电层220的图案的光罩222被夹持且对准于对准区114中的记号(如沟槽164)。光罩222更被光束所照射。所述光贯穿光罩222，接着聚焦于上导电层220。光阻层被曝光且显影，且光罩图案被转移至光阻层。使用图案化光阻作为光罩，图案接着形成于上导电层220中。
在一些实施例中，上导电层220与下导电层200皆被图案化以形成金属-绝缘体-金属元件。在一些其他实施例中，仅有上导电层220或下导电层200被图案化以形成金属-绝缘体-金属元件。
下导电层200、绝缘层210与上导电层220的第一部分形成对准记号230于对准区114上，且下导电层200、绝缘层210与上导电层220的第二部分形成金属-绝缘体-金属元件于产品区域112上。在一些实施例中，介电层150透过沟槽164而暴露，且对准记号230与金属-绝缘体-金属元件240实质上齐平排列。对准记号230与金属-绝缘体-金属元件240共面地排列在介电层150上。在金属化层经平坦化制程之后，因为对准记号230的形成，沟槽164仍为可观察到的。因此，包含沟槽164与反射材料(如上导电层220)于其上的对准记号230可为后续制程成一明确的取向方向。
请参阅图3。图3是绘示根据本揭露的一些实施例的半导体结构的剖视图。图3是沿着图1中的线A-A’-A”-A”’的剖面，其中介于A-A’之间的剖面是相应于对准区114，且介于A”-A”’之间的剖面是相应于产品区域112。
半导体结构100包含具有至少一个导电特征142于其上的半导体基板110。在一些实施例中，导电特征142可为金属线或介层窗插塞。在一些实施例中，对准区114是在裁切线通过的路径上，且导电特征142设置于产品区域112中且未设置于对准区114中。
半导体结构100包含设置于半导体基板110上与导电特征142上的介电层150。半导体结构100包含介电层150上的对准记号层160。对准记号层160被图案化以具有多个沟槽164’于其上。然而，沟槽164’未暴露出下层的介电层150。亦即，对准记号层160于沟槽164’具有更薄的厚度且于沟槽164’之间具有更厚的厚度。
半导体结构100还包含以实质上共形的方式设置于对准记号层150上的下导电层200、绝缘层210与上导电层220，其中下导电层210形成于对准记号层160上，且绝缘层220是夹层于下导电层210与上导电层220之间。沟槽164’未被下导电层200、绝缘层210与上导电层220所填满。在下导电层200、绝缘层210与上导电层220形成后，沟槽164’仍为可观察到的。
下导电层200、绝缘层210与上导电层220的第一部分形成对准记号230于对准区114上，且下导电层200、绝缘层210与上导电层220的第二部分形成金属-绝缘体-金属元件240于产品区域112上。在金属化层经平坦化制程之后，因为对准记号230的形成，沟槽164仍为可观察到的。因此，包含沟槽164’与反射材料(如上导电层220)于其上的对准记号230可为后续制程成一明确的取向方向。
根据本揭露的一些实施例，半导体结构包含具有至少一个产品区域与邻设于产品区域的至少一个对准区的基板。半导体结构包含至少设置于对准区上的对准记号层，其中对准记号层具有至少一个对准记号特征于其中。半导体结构还包含以实质上共形的方式至少部分地设置于对准记号特征上的下导电层，绝缘层设置于下导电层上，且上导电层设置于绝缘层上。
根据本揭露的一些实施例，其中上述下导电层、绝缘层与上导电层更设置于产品区域上，以在产品区域上形成金属-绝缘体-金属元件。
根据本揭露的一些实施例，其中上述基板具有平坦化表面，且对准记号层设置于平坦化表面上。
根据本揭露的一些实施例，其中上述对准区设置于多个产品区域之间。
根据本揭露的一些实施例，其中上述对准记号层是由碳化硅或氮化硅所制成。
根据本揭露的一些实施例，其中上述绝缘层、下导电层与上导电层以实质上共形的方式被设置。
根据本揭露的一些实施例，一种制造半导体结构的方法包含形成对准记号层于基板上；图案化对准记号层来形成至少一个对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。
根据本揭露的一些实施例，其中上述方法还包含图案化下导电层，其中图案化下导电层的光罩对准于对准记号特征。
根据本揭露的一些实施例，其中上述方法还包含图案化上导电层，其中图案化上导电层的光罩对准于对准记号特征。
根据本揭露的一些实施例，其中上述方法还包含图案化下导电层与上导电层，以形成金属-绝缘体-金属元件。
根据本揭露的一些实施例，其中上述方法还包含透过对准记号特征切割基板。
根据本揭露的一些实施例，其中上述图案化对准记号层的步骤包含形成至少一沟槽于这些对准记号特征之间，且下导电层设置于沟槽中。
根据本揭露的一些实施例，其中上述基板透过这些沟槽而暴露，且下导电层接触基板。
根据本揭露的一些实施例，其中上述绝缘层、下导电层与上导电层以实质上共形的方式被设置。
根据本揭露的一些实施例，一种制造半导体结构的方法包含形成至少一个导电特征于第一介电层中；形成第二介电层于第一介电层上；形成至少一个对准记号特征于第二介电层上；以实质上共形的方式形成至少位于对准记号特征上的下导电层；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。
根据本揭露的一些实施例，其中上述方法还包含图案化上导体层，其中图案化上导体层的光罩对准该对准记号特征。
根据本揭露的一些实施例，其中上述绝缘层、下导电层与上导电层以实质上共形的方式被设置。
根据本揭露的一些实施例，其中至少一沟槽界定于多个隔离特征之间，且下导电层以实质上共形的方式设置于沟槽中。
根据本揭露的一些实施例，其中上述对准记号特征是由碳化硅或氮化硅所制成。
根据本揭露的一些实施例，其中上述形成多个导电特征的步骤包含：形成多个开口于第一介电层中；以金属层填满这些开口；以及以研磨制程移除突出第一介电层的金属层的一部分。
以上概述了数个实施例的特征，因此熟悉此技艺者可以更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地把本揭露当作基础来设计或修改其他的制程与结构，借此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。熟悉此技艺者也应可明白，这些等效的建构并未脱离本揭露的精神与范围，并且他们可以在不脱离本揭露精神与范围的前提下做各种的改变、替换与变动。

Claims (10)

1.一种半导体结构，其特征在于，包含：
一基板，包含：至少一产品区域；以及至少一对准区，邻设于该产品区域；
一对准记号层，至少设置于该对准区上，在该对准记号层中具有至少一对准记号特征；
一下导电层，以实质上共形的方式至少部分地设置于该对准记号特征上；
一绝缘层，设置于该下导电层上；以及
一上导电层，设置于该绝缘层上。
2.根据权利要求1所述的半导体结构，其特征在于，其中该下导电层、该绝缘层与该上导电层更设置于该产品区域上，以在该产品区域上形成一金属-绝缘体-金属元件，其中该基板具有一平坦化表面，且该对准记号层设置于该平坦化表面上，其中该对准区设置于多个该产品区域之间，其中该对准记号层是由碳化硅或氮化硅所制成，其中该绝缘层、该下导电层与该上导电层以实质上共形的方式被设置。
3.一种制造一半导体结构的方法，其特征在于，该方法包含：
形成一对准记号层于一基板上；
图案化该对准记号层来形成至少一对准记号特征；
以实质上共形的方式来形成一下导电层于该图案化的对准记号层上；
形成一绝缘层于该下导电层上；以及
形成一上导电层于该绝缘层上。
4.根据权利要求3所述的方法，其特征在于，还包含图案化该下导电层与该上导电层，以形成一金属-绝缘体-金属元件，其中图案化该下导电层的一光罩对准于该对准记号特征，且图案化该上导电层的一光罩对准于该对准记号特征。
5.根据权利要求3所述的方法，其特征在于，还包含透过该对准记号特征切割该基板，其中该绝缘层、该下导电层与该上导电层以实质上共形的方式被设置。
6.根据权利要求3所述的方法，其特征在于，其中图案化该对准记号层的步骤包含形成至少一沟槽于所述对准记号特征之间，且该下导电层设置于该沟槽中，其中该基板透过所述沟槽而暴露，且该下导电层接触该基板。
7.一种制造一半导体结构的方法，其特征在于，该方法包含：
形成至少一导电特征于一第一介电层中；
形成一第二介电层于该第一介电层上；
形成至少一对准记号特征于该第二介电层上；
以实质上共形的方式来形成至少位于该对准记号特征上的一下导电层；
形成一绝缘层于该下导电层上；以及
形成一上导电层于该绝缘层上。
8.根据权利要求7所述的方法，其特征在于，还包含图案化该上导体层，其中图案化该上导体层的一光罩对准该对准记号特征。
9.根据权利要求7所述的方法，其特征在于，其中该绝缘层、该下导电层与该上导电层以实质上共形的方式被设置，其中至少一沟槽界定于多个隔离特征之间，且该下导电层以实质上共形的方式设置于该沟槽中，其中该对准记号特征是由碳化硅或氮化硅所制成。
10.根据权利要求7所述的方法，其特征在于，其中形成多个导电特征的步骤包含：
形成多个开口于该第一介电层中；
以一金属层填满所述多个开口；以及
以一研磨制程移除突出该第一介电层的该金属层的一部分。
CN201610961740.0A 2015-12-17 2016-10-27 半导体结构及其制造方法 Active CN106898556B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562269043P 2015-12-17 2015-12-17
US62/269,043 2015-12-17
US15/158,402 US10020265B2 (en) 2015-12-17 2016-05-18 Semiconductor structure and fabricating method thereof
US15/158,402 2016-05-18

Publications (2)

Publication Number Publication Date
CN106898556A true CN106898556A (zh) 2017-06-27
CN106898556B CN106898556B (zh) 2019-04-05

Family

ID=59066365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610961740.0A Active CN106898556B (zh) 2015-12-17 2016-10-27 半导体结构及其制造方法

Country Status (3)

Country Link
US (4) US10020265B2 (zh)
CN (1) CN106898556B (zh)
TW (1) TWI628746B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615719A (zh) * 2018-05-04 2018-10-02 长江存储科技有限责任公司 半导体器件的对准方法
CN111477610A (zh) * 2020-04-21 2020-07-31 錼创显示科技股份有限公司 对准结构
CN112216790A (zh) * 2019-07-11 2021-01-12 联华电子股份有限公司 半导体结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020265B2 (en) * 2015-12-17 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
DE102015122828A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
JP2017219757A (ja) * 2016-06-09 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI730799B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 影像感測器的製造方法及對準標記結構

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269600A (zh) * 1999-04-07 2000-10-11 日本电气株式会社 改进的对准标记图案和重叠精度测量图案及其形成方法
US20010025976A1 (en) * 1998-10-16 2001-10-04 Lee Byoung-Taek Method for manufacturing a capacitor of a semiconductor device
CN1458667A (zh) * 2002-05-17 2003-11-26 台湾积体电路制造股份有限公司 对准标记的制造方法
US20050274978A1 (en) * 2004-05-27 2005-12-15 Antoniadis Dimitri A Single metal gate material CMOS using strained si-silicon germanium heterojunction layered substrate
US20060189071A1 (en) * 2005-02-22 2006-08-24 Grant Robert W Integrated circuit capacitor and method of manufacturing same
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN102063015A (zh) * 2009-11-16 2011-05-18 台湾积体电路制造股份有限公司 半导体晶圆及图案对准方法
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
CN104299960A (zh) * 2013-07-18 2015-01-21 富士电机株式会社 半导体装置和半导体装置的制造方法
US20150333117A1 (en) * 2012-12-12 2015-11-19 Nobuyuki Sako Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184104B1 (en) * 1998-09-10 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Alignment mark strategy for oxide CMP
US7282404B2 (en) * 2004-06-01 2007-10-16 International Business Machines Corporation Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
US9178009B2 (en) * 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US10020265B2 (en) * 2015-12-17 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025976A1 (en) * 1998-10-16 2001-10-04 Lee Byoung-Taek Method for manufacturing a capacitor of a semiconductor device
CN1269600A (zh) * 1999-04-07 2000-10-11 日本电气株式会社 改进的对准标记图案和重叠精度测量图案及其形成方法
CN1458667A (zh) * 2002-05-17 2003-11-26 台湾积体电路制造股份有限公司 对准标记的制造方法
US20050274978A1 (en) * 2004-05-27 2005-12-15 Antoniadis Dimitri A Single metal gate material CMOS using strained si-silicon germanium heterojunction layered substrate
US20060189071A1 (en) * 2005-02-22 2006-08-24 Grant Robert W Integrated circuit capacitor and method of manufacturing same
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN102063015A (zh) * 2009-11-16 2011-05-18 台湾积体电路制造股份有限公司 半导体晶圆及图案对准方法
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
US20150333117A1 (en) * 2012-12-12 2015-11-19 Nobuyuki Sako Semiconductor device and manufacturing method thereof
CN104299960A (zh) * 2013-07-18 2015-01-21 富士电机株式会社 半导体装置和半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615719A (zh) * 2018-05-04 2018-10-02 长江存储科技有限责任公司 半导体器件的对准方法
CN108615719B (zh) * 2018-05-04 2020-07-17 长江存储科技有限责任公司 半导体器件的对准方法
CN112216790A (zh) * 2019-07-11 2021-01-12 联华电子股份有限公司 半导体结构及其制作方法
CN111477610A (zh) * 2020-04-21 2020-07-31 錼创显示科技股份有限公司 对准结构

Also Published As

Publication number Publication date
US20180323152A1 (en) 2018-11-08
TWI628746B (zh) 2018-07-01
US11362039B2 (en) 2022-06-14
US10804211B2 (en) 2020-10-13
US11901305B2 (en) 2024-02-13
US20220310528A1 (en) 2022-09-29
US20210028120A1 (en) 2021-01-28
CN106898556B (zh) 2019-04-05
US20170179037A1 (en) 2017-06-22
TW201735259A (zh) 2017-10-01
US10020265B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
CN106898556B (zh) 半导体结构及其制造方法
US6730573B1 (en) MIM and metal resistor formation at CU beol using only one extra mask
US9761655B1 (en) Stacked planar capacitors with scaled EOT
TWI636576B (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
US20210376164A1 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
CN107527798A (zh) 半导体装置的形成方法
US20230044047A1 (en) Methods for Forming Self-Aligned Contacts Using Spin-on Silicon Carbide
TWI780713B (zh) 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法
US20040157392A1 (en) Capacitor in an interconnect system and method of manufacturing thereof
KR100370791B1 (ko) 반도체 장치 및 그 제조 방법
CN114446928A (zh) Mim电容器结构
KR20210109441A (ko) 감광 방법에 의한 상호 접속부 및 기타 구조물 패턴화
US7498263B2 (en) Method of planarizing an inter-metal insulation film
KR100510557B1 (ko) 다미신 공정을 적용한 반도체 소자의 커패시터 및 그형성방법
KR101147387B1 (ko) 반도체 소자의 제조방법
TWI641096B (zh) 接觸開口結構與製作方法及其應用
CN109801938B (zh) 接触开口结构与制作方法及其应用
US20230099965A1 (en) Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via
US10490744B2 (en) Contact hole structure method for fabricating the same and applications thereof
KR20020017264A (ko) 반도체장치의 제조방법
JPH11177056A (ja) 半導体装置及びその製造方法
KR20010087491A (ko) 에스오지(ｓｏｇ)막을 이용한 반도체소자의 제조방법
JP2004228154A (ja) 強誘電体メモリ
KR20040080573A (ko) 반도체 소자 제조 방법
KR20040047274A (ko) 반도체 장치의 계면 저항 측정용 테그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant