TWI641096B - 接觸開口結構與製作方法及其應用 - Google Patents

Abstract

一種接觸開口結構，包括：基材、層間介電層、導電層以及絕緣覆蓋層。層間介電層位於基材之上，且具有第一開口。導電層位於層間介電層中。絕緣覆蓋層具有位於第一開口之第一側壁上的間隙壁，其中間隙壁與導電層接觸，並在第一開口中定義出一個第二開口，藉以將一部份導電層暴露於外。

Description

接觸開口結構與製作方法及其應用

本揭露書是有關於一種積體電路結構及其製作方法與應用。特別是有關於一種接觸開口結構及其製作方法與應用。

隨著積體電路複雜度與特徵尺寸的持續微縮，形成具有高尺寸精度和可靠性的層間接觸結構(圖案)變得越來越困難。如何滿足超大規模積體電路(ultra-large-scale integration circuit)對於層間接觸結構(圖案)之尺寸精度和操作可靠度不斷提高的要求，已經成為業界的一大挑戰。而接觸開口結構與其製作方法，又是製作高尺寸精度和可靠性之層間接觸結構(圖案)的關鍵。

因此，有需要提供一種先進的接觸開口結構與製作方法及其應用，來解決習知技術所面臨的問題。

本說明書的一實施例係揭露一種接觸開口結構，此種接觸開口結構，包括：基材、層間介電層、導電層以及絕緣覆蓋層。層間介電層位於基材之上，且具有第一開口。導電層位於 層間介電層中，並對準第一開口。絕緣覆蓋層具有位於第一開口之第一側壁上的間隙壁，其中間隙壁與導電層接觸，並在第一開口中定義出一個第二開口，藉以將一部份導電層暴露於外。

本說明書的另一實施例揭露一種接觸開口結構的製作方法，此方法包括下述步驟：首先提供一個基材，再於基材上形成一個層間介電層。並於層間介電層中形成一個導電層，使至少一部分導電層經由層間介電層中的一個第一開口暴露於外。之後，於層間介電層上形成一個絕緣覆蓋層，並延伸進入第一開口之中。形成一個含金屬緩衝層以覆蓋絕緣覆蓋層。在移除位於層間介電層上方的一部份含金屬緩衝層之後，移除位於第一開口中的一部分絕緣覆蓋層，以使剩餘的絕緣覆蓋層在第一開口的第一側壁上形成間隙壁，而與導電層接觸，藉以在第一開口中定義出一個第二開口，將至少一部份導電層暴露於外。

本說明書的另一實施例揭露一種電阻式隨機存取記憶體(Resistance Random Access Memory,ReRAM)元件，此電阻式隨機存取記憶體單元包括：基材、層間介電層、底部電極層、絕緣覆蓋層、過渡金屬氧化物(Transition Metal Oxides，TMO)層以及上方電極層。層間介電層位於基材之上，且具有一個第一開口。底部電極層位於層間介電層中，並對準第一開口。絕緣覆蓋層具有位於第一開口之第一側壁上的間隙壁，其中間隙壁與底部電極層接觸，並在第一開口中定義出一個第二開口。過渡金屬氧化物層，位於第二開口中，並與底部 電極層接觸。上方電極層位於第二開口中，並與過渡金屬氧化物層接觸。

根據上述實施例，本說明書是在提供一種接觸開口結構及其製作方法以及應用此一接觸開口結構所製作的電阻式隨機存取記憶體單元。其係先在層間介電層中形成導電層使其經由第一開口暴露於外。再形成一個絕緣覆蓋層部分地填充第一開口，並在絕緣覆蓋層上覆蓋一個含金屬緩衝層。在移除覆蓋於層間介電層上的一部份含金屬緩衝層之後，將一部分的含金屬緩衝層餘留在第一開口中，藉以覆蓋位於第一開口之側壁上的一部分絕緣覆蓋層。之後，再移除位於第一開口底部的一部分絕緣覆蓋層，藉以在第一開口中定義出一個第二開口，將至少一部份導電層暴露在外。

藉由含金屬緩衝層的保護，可使餘留在第一開口側壁上的一部分絕緣覆蓋層不會受到後續蝕刻製程的毀損，可精確地控制第二開口的寬度尺寸，以在層間介電層中形成一個具有較小寬度尺寸的接觸開口。可進一步微縮後續形成在接觸開口中之元件或內連線的結構尺寸，進而提高整體電路的元件密度。

100、100’、200、200’‧‧‧作接觸開口結構

101、201‧‧‧基材

101a、201a‧‧‧基材表面

102、202‧‧‧導電層

103、203‧‧‧電晶體單元

103a、203a‧‧‧電晶體單元的源極/汲極

104、204‧‧‧層間介電層

104A‧‧‧第一部份層間介電層

104B‧‧‧第二部分層間介電層

105、205‧‧‧第一開口

105a、205b‧‧‧第一開口的第一側壁

105b、205a‧‧‧第一開口的底部

106、206‧‧‧絕緣覆蓋層

106A、206B‧‧‧第一部分絕緣覆蓋層

106B、206B‧‧‧第二部分絕緣覆蓋層

107、207‧‧‧含金屬緩衝層

108、208‧‧‧間隙壁

109、209‧‧‧第二開口

110‧‧‧階梯狀結構

111、211‧‧‧貫穿孔

202a‧‧‧導電層的頂部

204a‧‧‧層間介電層的上表面

300‧‧‧電阻式隨機存取記憶體單元

301‧‧‧過渡金屬氧化物層

302‧‧‧上方電極層

303‧‧‧金屬材料層

H1、H2‧‧‧距離

OW‧‧‧開口寬度

BW‧‧‧底部寬度

D2‧‧‧第一開口的深度

為了對本說明書之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：第1A圖至第1E圖係根據本說明書的一實施例繪示製作接觸開口結構的一系列製程結構剖面圖； 第1E’圖係根據本說明書的另一實施例所繪示的接觸開口結構的剖面示意圖；第2A圖至第2E圖係根據本說明書的又一實施例，繪示製作接觸開口結構的一系列製程結構剖面圖；第2E’圖係根據本說明書的再一實施例所繪示的接觸開口結構結構剖面圖；第3A圖至第3C圖係繪示應用第2E圖之接觸開口結構來製作電阻式隨機存取記憶體單元300的製程結構剖面圖；以及第4圖係繪示分別應用第2E’圖之接觸開口結構所製作之電阻式隨機存取記憶體單元的結構剖面圖。

本說明書是提供一種接觸開口結構及其製作方法，以及應用此一接觸開口結構所製作的電阻式隨機存取記憶體單元，可微縮形成在接觸開口中的元件或內連線結構，進而提高整體電路的元件密度。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉一記憶體元件及其製作方法作為較佳實施例，並配合所附圖式作詳細說明。

但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可 根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。

請參照第1A圖至第1E圖，第1A圖至第1E圖係根據本說明書的一實施例，繪示製作接觸開口結構100的一系列製程結構剖面圖。製作接觸開口結構100的方法包括下述步驟：首先提供一個基材101，並且在基材101表面101a上形成一個層間介電層(Interlayer Dielectric，ILD)104，使其具有一個導電層102經由層間介電層104的一個第一開口105暴露於外。

例如，基材101可以是一個矽基材。且基材101中還包括一個金屬-氧化物-半導體場效電晶體(Metal-Oxide-Semiconductor Filed Effect Transistor，MOSFET)單元103。層間介電層104，其包含堆疊於基材101表面101a上方的第一部份層間介電層104A，以及堆疊於第一部份層間介電層104A上方的第二部分層間介電層104B。導電層102貫穿第一部份層間介電層104A，與電晶體單元103的源極/汲極103a接觸，用以作為電晶體單元103與其他元件(未繪示)電性連接的金屬插塞。第二部分層間介電層104B覆蓋於導電層102上，且具有一個第一開口105，用來將至少有一部分導電層102暴露於外(如第1A圖所繪示)。

在本說明書的一些實施例中，構成第一部份層間介電層104A和第二部分層間介電層104B層的材料，可以是由矽氧化物(SiOx)、氮化矽(SiNx)和氮氧化矽(SiON)中至少一種或其他合適的介 電材質。其中，構成第一部份層間介電層104A和第二部分層間介電層104B層的材料，可以相同或不同。而構成導電層102的材料，可以包括金屬。

在本實施例中，可以先藉由沉積製程(例如原子層沉積法(Atomic Layer Deposition,ALD)製程)，在基材101表面101a上，形成材質為二氧化矽的第一部份層間介電層104A。再採用乾式蝕刻製程(例如反應式離子蝕刻(Reactive Ion Etching，RIE)製程)來移除一部份第一部份層間介電層104A，形成貫穿孔111將一部分的基材101表面101a暴露出來。之後，以導電材料，填充貫穿孔111，再予以平坦化，例如進行化學機械研磨(Chemical-Mechanical Polishing，CMP)製程，以形成導電層102。後續形成第二部分層間介電層104B覆蓋於第一部份層間介電層104A與導電層102上，再以蝕刻製程移除一部分第二部分層間介電層104B，以形成第一開口105，將至少一部份的導電層102暴露於外。其中，第一開口105的寬度範圍實質介於50奈米至150奈米之間。

然後，於介電層104上形成一個絕緣覆蓋層106，並延伸進入第一開口105中，以覆蓋被暴露於外的一部分導電層102(如第1B圖所繪示)。在本說明書的一些實施例中，構成絕緣覆蓋層106的材料可以是矽氧化物、氮化矽或二者的組合。在本實施例中，絕緣覆蓋層106可以是一種藉由沉積製程(例如原子層沉積法)形成在層間介電層104和導電層102上，厚度實質介於100埃(angstrom，Å)至1500埃的二氧化矽層。其中，絕緣覆蓋層106包括覆蓋於第二部分層間介電層104B 上方的第一部分絕緣覆蓋層106A，以及覆蓋於第一開口105的第一側壁105a和底部105b之上的第二部分絕緣覆蓋層106B。且絕緣覆蓋層106並未完全填滿第一開口105。

接著，形成一個含金屬緩衝層107，覆蓋於絕緣覆蓋層106之上(如第1C圖所繪示)。在本說明書的一些實施例中，構成含金屬緩衝層107的材料可以是鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、鉭氮化(TaN)或上述之任意組合。在本實施例中，絕緣覆蓋層106可以是一種藉由沉積製程(例如原子層沉積法)形成在上，厚度實質介於10埃至200埃的氮化鈦薄膜。

後續，移除位於第一部分絕緣覆蓋層106A上方(與第二部分層間介電層104B重疊)的一部份含金屬緩衝層107。在本說明書的一些實施例中，移除一部份含金屬緩衝層107的步驟，可採用第一部分絕緣覆蓋層106A為蝕刻停止層，以乾式電漿蝕刻，不須使用任何罩幕，直接移除一部份的含金屬緩衝層107。

根據沉積製程的特性，一般而言沉積層(例如含金屬緩衝層107)形成在開口(例如第一開口105)中的厚度，會實質上小於沉積在平面(例如第一部分絕緣覆蓋層106A頂面)上的厚度。因此，在本實施例中，當移除位於第一部分絕緣覆蓋106A上方的一部份含金屬緩衝層107時，位於第一開口105底部105b上的一部份含金屬緩衝層107會被移除，而將一部分第二部分絕緣覆蓋層106B暴露於外，僅餘留下一部分金屬緩衝層107，覆蓋住位於第一開口105之第一側壁105a的另一部分第二部分絕緣覆蓋層106B。其中，餘留下來的一部分金屬緩衝層 107，可以具有L形的一截面形狀(如第1D圖所繪示)。但在本說明書的另一些實施例中，當移除位於第一部分絕緣覆蓋層106A上方的一部份含金屬緩衝層107時，位於第一開口105之第一側壁105a和底部105b的所有含金屬緩衝層107可能會被一併移除。

然後，以導電層102為蝕刻停止層，進行另一次蝕刻製程，移除位於第一開口105底部105b上的一部分第二部分絕緣覆蓋層106B，使剩餘的第二部分絕緣覆蓋層106B於第一開口105之第一側壁105a上形成一個間隙壁108，而與導電層102接觸，並在第一開口105中定義出一個第二開口109，藉以將位於第一開口105底部105b的一部份導電層102暴露於外，形成如第1E圖所繪示的接觸開口結構100。其中，餘留下來的含金屬緩衝層107，係位於間隙壁108上，且與暴露於外的導電層102相隔一段距離H1。

在本實施例中，在形成第二開口109時，並未將第一部份絕緣覆蓋層106A全部移除。剩餘之第一部份絕緣覆蓋層106A的厚度為實質介於10埃至300埃之間。但在本說明書的一些實施例中，在形成第二開口109時，會將接觸開口結構100’中的第一部份絕緣覆蓋層106A全部移除。意即，剩餘的第一部份絕緣覆蓋層106A厚度為0，可將第二部分層間介電層104B暴露於外，並在剩餘的第二部分層間介電層104B和第二部分絕緣覆蓋層106B二者之間，形成一個具有高梯差的階梯狀結構110(如第1E’圖所繪示)。在本說明書的另一些實施例中，在形成第二開口109時，不僅將剩餘之第一部份絕緣覆蓋層106A全部 移除，並且還移除了一部分的第二部分層間介電層104B，使第二部分層間介電層104B的厚度減少了10埃至300埃之間。

藉由含金屬緩衝層107的保護，可使餘留在第一開口105之第一側壁105a上，用來構成間隙壁108的一部分絕緣覆蓋層106不會受到蝕刻製程的毀損，可精確地控制第二開口109的寬度尺寸，藉以微縮形成在第二開口109中的元件或內連線結構，進而提高整體電路的元件密度。

請參照第2A圖至第2E圖，第2A圖至第2E圖係根據本說明書的再一實施例，繪示製作接觸開口結構200的一系列製程結構剖面圖。製作接觸開口結構200的方法包括下述步驟：首先提供一個基材201，並且在基材201表面上形成一個層間介電層204，使其具有一個導電層202經由層間介電層204的一個第一開口205暴露於外。

例如，基材201可以是一個矽基材。且基材201中還包括一個金屬-氧化物-半導體場效電晶體單元203。層間介電層204堆疊於基材201表面201a上方。導電層202貫穿層間介電層204，與電晶體單元203的源極/汲極203a接觸，用以作為電晶體單元203的金屬插塞，並且經由層間介電層204中的第一開口205暴露於外(如第2A圖所繪示)。在本說明書的一些實施例中，構成層間介電層204的材料可以是由矽氧化物、氮化矽和氮氧化矽中至少一種或其他合適的介電材質。導電層202可以包括金屬。

在本實施例中，可以先藉由沉積製程(例如原子層沉積法製程)，在基材201表面201a上，形成材質為二氧化矽的層間介電層 204。再採用乾式蝕刻製程(例如反應式離子蝕刻製程)來移除一部份層間介電層204，形成貫穿孔211將一部分的基材201表面201a暴露出來。之後，以導電材料，填充貫穿孔211，再予以平坦化，以形成由基材201的表面201a向下延伸，且與電晶體單元203的源極/汲極203a接觸的導電層202。

之後，再對導電層202進行回蝕，移除一部分的導電層202，使導電層202的頂部202a實質低於層間介電層204的上表面204a，以定義第一開口205(如第2A圖所繪示)。在本發明的一些實施例中，第一開口205的深度D2，由層間介電層204的上表面204a起算至導電層202的頂部202a，實質介於500埃至2000埃之間。在本實施例中，回蝕之後貫穿開口211的深度，實質介於1000埃至1500埃之間。

然後，形成一個絕緣覆蓋層206，覆蓋於層間介電層204上並延伸進入第一開口205之中(如第2B圖所繪示)。在本說明書的一些實施例中，絕緣覆蓋層206可以是一種藉由沉積製程(例如原子層沉積法)形成在層間介電層204上，厚度實質介於50埃至2500埃的二氧化矽層。在本實施例中，絕緣覆蓋層206的厚度實質介於100埃至2000埃。其中，絕緣覆蓋層206包括覆蓋於層間介電層204上(未與第一開口205重疊)的第一部分絕緣覆蓋層206A，以及延伸進入第一開口205，但未完全填滿第一開口205的第二部分絕緣覆蓋層206B。

接著，形成一個含金屬緩衝層207，覆蓋於絕緣覆蓋層206之上(如第2C圖所繪示)。在本說明書的一些實施例中，絕緣覆蓋層206可以是一種藉由沉積製程(例如原子層沉積法)形成在上，厚度實質 介於5埃至200埃的氮化鈦薄膜。在本實施例中，絕緣覆蓋層206的厚度實質介於10埃至100埃。

後續，移除位於第一部分絕緣覆蓋層206A(與層間介電層204)上方的一部份含金屬緩衝層207。在本說明書的一些實施例中，移除一部份含金屬緩衝層207的步驟，可採用第一部份絕緣覆蓋層206A為蝕刻停止層，以乾式電漿蝕刻，不須使用任何罩幕，直接移除一部份的含金屬緩衝層207。

根據沉積製程的特性，一般而言沉積層(例如含金屬緩衝層207)形成在開口(例如第一開口205)中的厚度，會實質上小於沉積在平面(例如第一部分絕緣覆蓋層206A頂部)上的厚度。因此在本實施例中，當移除位於第一部分絕緣覆蓋206A上方的一部份含金屬緩衝層207時，位於第一開口205底部205a上的一部份含金屬緩衝層207會被移除，而將一部分第二部分絕緣覆蓋層206B暴露於外，僅餘留下一部分金屬緩衝層207，覆蓋住位於第一開口205之第一側壁205b的另一部分第二部分絕緣覆蓋層206B。其中，餘留下來的一部分金屬緩衝層207，可以具有L形的一截面形狀(如第2D圖所繪示)。但在本說明書的另一些實施例中，當移除位於第一部分絕緣覆蓋層206A上方的一部份含金屬緩衝層207時，位於第一開口205側壁205b和底部205a上的所有含金屬緩衝層207可能會被一併移除。

然後，以導電層202為蝕刻停止層，進行另一次蝕刻製程，移除位於第一開口205底部205a的一部分第二部分絕緣覆蓋層206B，使剩餘的第二部分絕緣覆蓋層206B於第一開口205的側壁205b 上形成一個間隙壁208，而與導電層202接觸，並在第一開口205中定義出一個第二開口209，藉以將一部份導電層202暴露於外，形成如第2E圖所繪示的接觸開口結構200。其中，餘留下來的含金屬緩衝層107，係位於間隙壁208上，且與暴露於外的導電層202相隔一段距離H2。

在本實施例中，在形成第二開口209時，並未將第一部份絕緣覆蓋層206A全部移除。剩餘的第一部份絕緣覆蓋層206A的厚度為實質介於50埃至1000埃之間。但在本說明書的一些實施例中，在形成第二開口209時，會將接觸開口結構200’的第一部份絕緣覆蓋層206A全部移除。意即，剩餘的第一部份絕緣覆蓋層206A厚度為0，可將層間介電層204暴露於外(如第2E’圖所繪示)。

藉由含金屬緩衝層207的保護，可使餘留在第一開口205之第一側壁205b上，用來構成間隙壁208的一部分絕緣覆蓋層206不會受到蝕刻製程的毀損，可精確地控制第二開口209的寬度尺寸，藉以微縮形成在第二開口209中的元件或內連線結構，進而提高整體電路的元件密度。

請參照第3A圖至第3C圖，第3A圖至第3C圖係繪示應用第2E圖之接觸開口結構200來製作電阻式隨機存取記憶體單元300的製程結構剖面圖。電阻式隨機存取記憶體單元300的製作方法包括下述步驟：首先，形成過渡金屬氧化物(transition metal oxides，TMO)層301覆蓋於經由第二開口209暴露於外的一部份導電層202上，使過渡金屬氧化物層301與導電層202接觸。在本說明書的一些實施例中，構成過渡金屬氧化物層301的材質，可以是金屬氧化物，例如(TaOx)鉭氧化 物，鎢氧化物(WOx)、鋡氧化物(HfOx)或上述材料的組合。在本實施例中，過渡金屬氧化物層301並未完全填滿第二開口209(如第3A圖所繪示)。

之後，再形成一上方電極層302覆蓋於過渡金屬氧化物層301上，並於上方電極層302上形成金屬材料層303(如第3B圖所繪示)。在本說明書的一些實施例中，構成上方電極層302的材料可以包括氮化鉭。金屬材料層303可以包括鎢(W)。

接著，以第一部份絕緣覆蓋層206A為停止層，對金屬材料層303、上方電極層302和過渡金屬氧化物層301進行平坦化製程，例如化學機械研磨製程，完成電阻式隨機存取記憶體單元300(如第3C圖所繪示)的製作。在本實施例中，接觸開口結構200中的導電層202，可以作為電阻式隨機存取記憶體單元300的下電極層。

如前所述，由於接觸開口結構200可精確控制第二開口209的寬度尺寸範圍。例如在本實施例中，第二開口209可以具有實質介於5奈米(nm)至50奈米的一底部寬度BW，以及實質介於10奈米至100奈米的開口寬度OW。因此，形成在第二開口209中的電阻式隨機存取記憶體單元300之尺寸，可微縮至第二開口209的尺寸範圍，大幅增加記憶體元件的儲存密度。

請參照第4圖，第4圖係繪示分別應用第2E’圖之接觸開口結構200’所製作之電阻式隨機存取記憶體單元400的結構剖面圖。電阻式隨機存取記憶體單元400的結構與製作方式大致與電阻式隨機存取記憶體單元300類似。差別僅在於，電阻式隨機存取記憶體單元400 不具有第一部份絕緣覆蓋層206A。在對金屬材料層303、上方電極層302和過渡金屬氧化物層301進行平坦化製程時，是以層間介電層204作為停止層。由於製作電阻式隨機存取記憶體單元400的其他製程步驟以詳述如上，故不再贅述。

根據上述實施例，本說明書是在提供一種接觸開口結構及其製作方法，以及應用此一接觸開口結構所製作的電阻式隨機存取記憶體單元。其係先在介電層中形成導電層使其經由第一開口暴露於外。再形成一個絕緣覆蓋層部分地填充第一開口，並在絕緣覆蓋層上覆蓋一個含金屬緩衝層。在移除覆蓋於層間介電層上的一部份含金屬緩衝層之後，將一部分的含金屬緩衝層餘留在第一開口中，藉以覆蓋位於第一開口之側壁上的一部分絕緣覆蓋層。之後，再移除位於第一開口底部的一部分絕緣覆蓋層，藉以在第一開口中定義出一個第二開口，將導電層暴露在外。

藉由含金屬緩衝層的保護，可使餘留在第一開口側壁上的一部分絕緣覆蓋層不會受到後續蝕刻製程的毀損，可精確地控制第二開口的寬度尺寸，以在層間介電層中形成一個具有較小寬度尺寸的接觸開口。可進一步微縮後續形成在接觸開口中之元件或內連線結構的尺寸，進而提高整體電路的元件密度。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

1. 一種接觸開口(contact hole)結構，包括：一基材；一層間介電層，位於該基材之上，且具有一第一開口；一導電層，位於該層間介電層中，並對準該第一開口；以及一絕緣覆蓋層，具有位於該第一開口的一第一側壁上的一間隙壁，其中該間隙壁與該導電層接觸，並在該第一開口中定義出一第二開口，藉以將一部份該導電層暴露於外；一含金屬緩衝層，位於該第二開口的一第二側壁上，且與該導電層相隔一距離。
2. 如申請專利範圍第1項所述之接觸開口結構，其中該含金屬緩衝層包括氮化鈦(TiN)、氮化鉭(TaN)、鈦金屬和鉭金屬中至少一者。
3. 一種接觸開口結構的製作方法，包括：提供一基材；於該基材上形成一層間介電層；於該層間介電層中形成一導電層，並使至少一部份該導電層經由該層間介電層中的一第一開口暴露於外；以及於該層間介電層上形成一絕緣覆蓋層，並延伸進入該第一開口之中；形成一含金屬緩衝層，以覆蓋該絕緣覆蓋層；移除位於該層間介電層上方的一部份該含金屬緩衝層；以及移除位於該第一開口中的一部分該絕緣覆蓋層，以使剩餘的該絕緣覆蓋層在該第一開口的一第一側壁上形成一間隙壁，而與該導電層接觸，藉以在該第一開口中定義出一第二開口，將至少一部份該導電層暴露於外；其中，該含金屬緩衝層位於該第二開口的一第二側壁上，且與該導電層相隔一距離。
4. 如申請專利範圍第3項所述之接觸開口結構的製作方法，其中該層間介電層包括一第一部份層間介電層和一第二部份層間介電層，且形成該第一開口的步驟，包括：於該基材上形成該第一部份層間介電層；於該第一部份層間介電層中形成該導電層；形成該第二部份層間介電層，覆蓋該第一部份層間介電層和該導電層；以及移除位於該導電層上方的一部份該第二部份層間介電層。
5. 如申請專利範圍第3項所述之接觸開口結構的製作方法，形成該第一開口的步驟，包括：於該基材上形成該層間介電層；於該層間介電層中形成該導電層；以及回蝕該導電層。
6. 如申請專利範圍第3項所述之接觸開口結構的製作方法，其中移除位於該第一開口中的該部分該絕緣覆蓋層的同時，完全地移除覆蓋於該層間介電層上的另一部份該絕緣覆蓋層。
7. 如申請專利範圍第3項所述之接觸開口結構的製作方法，其中移除位於該第一開口中的該部分該絕緣覆蓋層的同時，僅部份地移除覆蓋於該層間介電層上的另一部份該絕緣覆蓋層。
8. 如申請專利範圍第3項所述之接觸開口結構的製作方法，其中移除位於該層間介電層上方的該部份該含金屬緩衝層的同時，包括餘留一部份該含金屬緩衝層，部分地覆蓋在該第二開口之該第二側壁上。
9. 一種電阻式隨機存取記憶體(Resistance.Random Access Memory,ReRAM)單元包括：一基材；一層間介電層，位於該基材之上，且具有一第一開口；一底部電極層，位於該層間介電層中，並對準該第一開口；一絕緣覆蓋層，具有位於該第一開口的一第一側壁上的一間隙壁，其中該間隙壁與該底部電極層接觸，並在該第一開口中定義出一第二開口；一過渡金屬氧化物(transition metal oxides，TMO)層，位於該第二開口中，並與該底部電極層接觸；一上方電極層，位於該第二開口中，並與該過渡金屬氧化物層接觸；以及一含金屬緩衝層，位於該第二開口的一第二側壁上，且與一導電層相隔一距離。
10. 如申請專利範圍第9項所述之電阻式隨機存取記憶體單元，更包括：一金屬-氧化物-半導體場效電晶體(Metal-Oxide-Semiconductor Filed Effect Transistor，MOSFET)單元位於該基材之中，具有一源極/汲極結構，與該底部電極層接觸；其中，該含金屬緩衝層包括氮化鈦、氮化鉭、鈦金屬和鉭金屬中至少一者。