TW201731089A - 電阻式隨機存取記憶體單元 - Google Patents

電阻式隨機存取記憶體單元 Download PDF

Info

Publication number
TW201731089A
TW201731089A TW105124922A TW105124922A TW201731089A TW 201731089 A TW201731089 A TW 201731089A TW 105124922 A TW105124922 A TW 105124922A TW 105124922 A TW105124922 A TW 105124922A TW 201731089 A TW201731089 A TW 201731089A
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
electrode
insulating
random access
Prior art date
Application number
TW105124922A
Other languages
English (en)
Inventor
楊仁盛
朱文定
廖鈺文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201731089A publication Critical patent/TW201731089A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露係關於一電阻式隨機存取記憶體單元及其相關形成方法，電阻式隨機存取記憶體單元包括一多層下電極，上述多層下電極有一絕緣核心提供良好的間隙填充能力。在一些實施例中，電阻式隨機存取記憶體單元有一多層下電極，上述多層下電極有一下電極絕緣層橫向地置於一下電極下部導電層之側壁間且垂直地置於下電極下部導電層及下電極上部導電層之間。一具有可變電阻之介電資料儲存層置於多層下電極之上，且一上電極置於介電資料儲存層之上。下電極絕緣核心相較於導電材料，在填充大深寬比之間隙時，有較佳之填充能力，使多層下電極有一平坦上表面而避免覆蓋層之表面形貌問題。

Description

電阻式隨機存取記憶體單元
本揭露係有關於一種半導體技術，且特別有關於一種電阻式隨機存取記憶體與其形成方法。
許多現代電子裝置具有用來儲存資料的電子記憶體。電子記憶體可以是揮發性記憶體或非揮發性記憶體。揮發性記憶體在有電源時儲存資料，然而非揮發性記憶體在電源被移除時也能夠保存資料。電阻式隨機存取記憶體(Resistive Random Access Memory，簡稱RRAM)因其結構簡單及與互補式金氧半場效電晶體(CMOS)邏輯相關製程技術相容之特性，在下一世代的非揮發性記憶體技術中極具發展潛力而備受期待。電阻式隨機存取記憶體單元包含可變電阻的一介電資料儲存層設置於兩電極之間，上述電極設於後段製程(Back End Of Line，簡稱BEOL)金屬化層中。
一種電阻式隨機存取記憶體(Resistive Random Access Memory)單元，包括：一多層下電極包含一下電極上部導電層、一下電極下部導電層及一下電極絕緣層，其中下電極絕緣層橫向地設置於下電極下部導電層側壁之間，且下電極絕緣層垂直地設置於下電極上部導電層與下電極下部導電層之 間；一電阻可變之介電資料儲存層，設置於多層下電極之上；以及一上電極，設置於介電資料儲存層之上。
一種電阻式隨機存取記憶體(Resistive Random Access Memory)單元，包括：一下方絕緣層置於被一下方層間介電層包圍之一下方金屬互連層上；一多層下電極置於一開口中，上述開口垂直延伸穿過下方絕緣層，其中多層下電極包括一下電極絕緣層及一下電極下部導電層，下電極下部導電層之上表面接觸一下電極上部導電層之下表面；一電阻可變之介電資料儲存層，其中介電資料儲存層位於多層下電極之上；以及一上電極，置於介電資料儲存層之上。
一種電阻式隨機存取記憶體單元形成之方法，包括：形成包含一下電極絕緣層、下電極下部導電層及下電極上部導電層的一多層下電極，其中下電極絕緣層橫向地設置於下電極下部導電層側壁之間，且下電極絕緣層垂直地設置於下電極上部導電層與下電極下部導電層之間；形成一電阻可變之介電資料儲存層於多層下電極之上；以及形成一上電極於介電資料儲存層之上。
100‧‧‧電阻式隨機存取記憶體單元
102‧‧‧半導體基板
104‧‧‧下方層間介電層
106‧‧‧下方金屬互連層
108‧‧‧下方絕緣層
109‧‧‧開口或微溝槽
110‧‧‧多層下電極
110a‧‧‧下電極下部導電層
110b‧‧‧下電極絕緣層
110c‧‧‧下電極上部導電層
112‧‧‧介電資料儲存層
114‧‧‧上電極
116‧‧‧上方層間介電層
118‧‧‧上方金屬互連層
118a‧‧‧上方金屬介層窗
118b‧‧‧上方金屬線
200‧‧‧電阻式隨機存取記憶體單元
201‧‧‧孔穴
202‧‧‧蓋層
204‧‧‧罩幕層
206‧‧‧側壁間隔物
300‧‧‧電阻式隨機存取記憶體單元
302‧‧‧多層下方絕緣層
302a‧‧‧第一絕緣材料
302b‧‧‧第二絕緣材料
304‧‧‧上方介電層
306‧‧‧俯視圖
400‧‧‧電阻式隨機存取記憶體單元
402‧‧‧多層下電極
402a‧‧‧第一下電極下部導電層
402b‧‧‧第二下電極下部導電層
402c‧‧‧下電極絕緣層
402d‧‧‧下電極上部導電層
500‧‧‧積體電路
501‧‧‧半導體基板
502‧‧‧電晶體
504s‧‧‧源極區
504d‧‧‧汲極區
506‧‧‧通道區
508‧‧‧閘極區
510‧‧‧閘極介電層
512‧‧‧閘極電極
514‧‧‧隔離區
516a‧‧‧接觸窗
516b‧‧‧金屬線層
516c‧‧‧金屬介層窗層
518‧‧‧層間介電層
520‧‧‧電阻式隨機存取記憶體單元
522‧‧‧層間介電層
524‧‧‧上方金屬介層窗
526‧‧‧上方金屬線
600、700、800、900、1000、1100、1200、1300、1400、1500‧‧‧剖面圖
601‧‧‧下方絕緣結構
602‧‧‧第三絕緣材料
702‧‧‧下電極下部導電薄膜
704‧‧‧下電極絕緣薄膜
802‧‧‧平坦表面
902‧‧‧下電極上部導電薄膜
904‧‧‧多層下電極層
1002‧‧‧介電資料儲存層
1102‧‧‧蓋層
1104‧‧‧上電極層
1201、1201’‧‧‧電阻式隨機存取記憶體薄膜堆疊
1202‧‧‧罩幕層
1204‧‧‧蝕刻劑
1302‧‧‧第二蝕刻劑
1402‧‧‧介層窗孔
1600‧‧‧方法
1602-1626‧‧‧步驟
以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。
第1圖繪示出具有一多層下電極之電阻式隨機存取記憶體單元的一些實施例之剖面圖，其中多層下電極包含一絕緣核心 (core)。
第2圖繪示出具有一多層下電極之電阻式隨機存取記憶體單元的一些其他實施例之剖面圖，其中多層下電極包含一絕緣核心。
第3圖繪示出具有一多層下電極之電阻式隨機存取記憶體單元的一些其他實施例，其中多層下電極包含一絕緣核心。
第4圖為繪示出具有一多層下電極之電阻式隨機存取記憶體單元的一些替代實施例之剖面圖，其中多層下電極包含一絕緣核心。
第5圖繪示出一具有電阻式隨機存取記憶體單元之積體晶片的一些其他實施例之剖面圖，其中電阻式隨機存取記憶體單元包含一具有絕緣核心之多層下電極。
第6-15圖繪示出一些實施例的剖面圖，以呈現一具有多層下電極之一電阻式隨機存取記憶體單元的形成方法，其中多層下電極包含一絕緣核心。
第16圖繪示出一具有多層下電極之電阻式隨機存取記憶體單元的形成方法的一些實施例的流程圖，其中多層下電極包含一絕緣核心。
以下公開許多不同的實施方法或是例子來實行本揭露之不同特徵，以下描述具體的元件及其排列的實施例以闡述本揭露。當然這些實施例僅用以例示，且不該以此限定本揭露的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也 包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
近幾年來電阻式隨機存取記憶體崛起，在下一電子資料儲存世代中極具發展潛力而備受期待。一電阻式隨機存取記憶體單元包括一導電下電極，上述導電下電極與一導電上電極被一可變電阻的介電資料儲存層隔開。電阻式隨機存取記憶體單元根據電阻切換儲存資料，電阻切換使得電阻式隨機存取記憶體單元可以在一高電阻態及一低電阻態之間改變電阻，其中高電阻態對應一第一資料態(如：”0”)，低電阻態對應一第二資料態(如：”1”)。
電阻式隨機存取記憶體單元的導電下電極的形成方法通常包括：在一介電層形成一開口後，形成一導電下電極延伸進入該開口。然而發明人發現，隨著電阻式隨機存取記憶體單元之尺寸持續降低，其下電極金屬經常無法適當地填充介 電層之開口，而導致下電極之上表面形成凹陷，進而可能造成其上之覆蓋層不平坦之表面形貌，進而影響電阻式隨機存取記憶體單元儲存資料之能力及其可靠度。
本揭露相關於一具有多層下電極之電阻式隨機存取記憶體單元及其相關形成方法，其中多層下電極有一提供良好間隙填充能力之絕緣核心(core)。在一些實施例中，電阻式隨機存取記憶體單元有一多層下電極，上述多層下電極有一下電極絕緣層橫向地置於一下電極下部導電層之側壁間且垂直地置於下電極下部導電層及下電極上部導電層之間。一可變電阻之介電資料儲存層置於多層下電極之上，且一上電極置於該介電資料儲存層之上。多層下電極之下電極絕緣核心相較於導電材料，在填充大深寬比之間隙時，有較佳之填充能力，使多層下電極有一平坦上表面而避免覆蓋層之表面形貌問題。
第1圖繪示出具有一多層下電極之電阻式隨機存取記憶體單元100的一些實施例之剖面圖，其中多層下電極包含一絕緣核心。
電阻式隨機存取記憶體單元100包括一下方層間介電層104置於一半導體基板102上。一下方金屬互連層106被下方層間介電層104包圍。在一些實施例中，一下方絕緣層108位於下方層間介電層104及/或下方金屬互連層106之上。下方絕緣層108包括一開口或微溝槽109延伸穿過下方絕緣層108至下方金屬互連層106。
一多層下電極110位於下方金屬互連層106之上。多層下電極110有一被導電材料包圍之絕緣核心(亦即，鑲嵌於 其中)。多層下電極110從開口109內部向外延伸至開口109相對側之下方絕緣層上。在一些實施例中，多層下電極110包含一下電極下部導電層110a、一下電極絕緣層110b及一下電極上部導電層110c。下電極下部導電層110a置於下方絕緣層108之開口109中。下電極絕緣層110b置於下電極下部導電層110a之側壁間。下電極上部導電層110c置於下電極下部導電層110a及下電極絕緣層110b之上。
一介電資料儲存層112置於多層下電極110上。介電資料儲存層112有一可變電阻可根據一外加電壓改變。一上電極114位於介電資料儲存層112之上。在操作電阻式隨機存取記憶體單元時，外加於多層下電極110及上電極114之電壓會產生電場延伸至介電資料儲存層112。該電場作用於介電資料儲存層112內之氧空位(oxygen vacancy)，引起橫越介電資料儲存層112之導電路徑(例如：包括氧空位)的形成。根據該外加電壓，介電資料儲存層112將於一高電阻態及一低電阻態間進行一可逆變化，高電阻態對應一第一資料態(如：”0”)而低電阻態對應一第二資料狀態(如”1”)。
多層下電極110之下電極絕緣層110b，相較於導電材料，在填充大深寬比之間隙時，有較佳之填充能力，這使得下電極絕緣層110b可填充下方絕緣層108中之開口109，因此使下電極上部導電層110c有一平坦上表面，該平坦上表面使得介電資料儲存層112及上電極114可有一平坦之表面形貌以提供電阻式隨機存取記憶體單元100良好的效能及可靠度。
第2圖繪示出具有一多層下電極之電阻式隨機存 取記憶體單元200的一些其他實施例之剖面圖，其中多層下電極包含一絕緣核心。
電阻式隨機存取記憶體單元200包含一下方絕緣層108置於一下方金屬互連層106之上，下方金屬互連層106被一下方層間介電層104包圍。具有一絕緣核心之一多層下電極110置於下方金屬互連層106之上。在一些實施例中，下方金屬互連層106可包括複數個設於多層下電極110及下方半導體基板102之間的金屬互連層的其中之一。
多層下電極110包括一下電極下部導電層110a、一下電極絕緣層110b及一下電極上部導電層110c。下電極下部導電層110a可包含一”U”型層，該U型層在下電極下部導電層110a之上表面中有一孔穴201。在一些實施例中，下電極下部導電層110a可抵靠下方金屬互連層106及下方絕緣層108。在一些其他實施例中，一擴散阻障層(未繪示)可設於下電極下部導電層110a及下方金屬互連層106及/或下方絕緣層108之間。在一些實施例中，擴散阻障層可包含金屬如Al、Mn、Co、Ti、Ta、W、Ni、Sn、Mg及其組合之導電氧化物、氮化物或氮氧化物。
下電極絕緣層110b，沿著一平分下方絕緣層108中的開口109之一中心線，置於下電極下部導電層110a上。下電極絕緣層110b可嵌套於下電極下部導電層110a之U形孔穴201中。舉例來說，下電極絕緣層110b可拘限並填充於孔穴201中，使下電極下部導電層110a及下電極絕緣層110b有一平坦上表面沿著實質上平坦的水平表面對齊。下電極上部導電層110c置於下電極下部導電層110a及下電極絕緣層110b上，在一些實施 例中，下電極上部導電層110c直接接觸下電極下部導電層110a及下電極絕緣層110b之上表面。在一些實施例中，下電極上部導電層110c可能橫向地延伸超過下電極下部導電層110a之側壁，使下電極上部導電層110c覆蓋於下方絕緣層108之上。
下電極下部導電層110a包括一第一導電材料。在一些實施例中，第一導電材料可包括Ti、TiN、Ta、TaN、W或Cu...等。下電極絕緣層110b包含一絕緣材料。在一些實施例中，該絕緣材料可包含氧化物或富矽氧化物(Silicon Rich Oxide，簡稱SRO)。下電極上部導電層110c包含一第二導電材料。在一些實施例中，第二導電材料可包含Ti、TiN、Ta、TaN、W或Cu...等。在不同實施例中，第一及第二導電材料可包含相同或不同之材料。
一介電資料儲存層112置於多層下電極110之上。在一些實施例中，介電資料儲存層112可能直接接觸下電極上部導電層110c之上表面。介電資料儲存層112可包含實質上平坦的一層。於不同的實施例中，介電資料儲存層112可包含一高介電常數材料。舉例來說，介電資料儲存層112可包含氧化鉿(HfOx)、氧化鎳(NiOX)、氧化鉭(TayOX)、氧化鈦(TiOX)、氧化鎢(WOX)、氧化鋯(ZrOX)及/或其他相似之材料。
在一些實施例中，一蓋層202可能設於介電資料儲存層112之上。蓋層202被配置以儲存可促進介電資料儲存層112內之電阻改變的氧。在一些實施例中，蓋層202可包括金屬或氧濃度相對較低之金屬氧化物。
一上電極114設於蓋層202上，上電極114包括一導 電材料如Ti、TiN、Ta、TaN、W或Cu...等。一罩幕層204可能設於上電極114上。在一些實施例中，罩幕層204可包括一SiON硬罩幕層、SiO2硬罩幕層或PE-SiN硬罩幕。在一些實施例中，側壁間隔物206設於蓋層202、上電極114及罩幕層204之相對側。
一上方層間介電層116設於罩幕層204上，上方層間介電層116包圍一上方金屬互連層118。上方金屬互連層118包含一上方金屬介層窗118a延伸穿過罩幕層204介於上電極114及一上方金屬線118b之間。
第3圖繪示出具有一多層下電極之電阻式隨機存取記憶體單元300的一些其他實施例，其中多層下電極包含一絕緣核心。
電阻式隨機存取記憶體單元300包括一多層下方絕緣層302置於一下方金屬互連層106上，下方金屬互連層106被一下方層間介電層104包圍。在一些實施例中，多層下方絕緣層302可包括一第一絕緣材料302a及一第二絕緣材料302b，其中第一絕緣材料302a置於下方層間介電層104上，第二絕緣材料302b置於第一絕緣材料302a上。在一些實施例中，第一絕緣材料302a及第二絕緣材料302b可包括氧化物、富矽氧化物、SiC或SiN...等。在一些實施例中，第一絕緣材料302a可為與第二絕緣材料302b不同之材料。
一開口延伸穿過第一絕緣材料302a及第二絕緣材料302b。一多層下電極110從開口109中延伸並覆蓋在多層下方絕緣層302之上。在一些實施例中，多層下電極110包括一下電 極下部導電層110a、一下電極絕緣層110b及一下電極上部導電層110c。下電極下部導電層110a可能沿著第一絕緣材料302a及第二絕緣材料302b之側壁延伸。下電極上部導電層110c可能垂直地與第一絕緣材料302a被第二絕緣材料302b隔開。在一些實施例中，下電極上部導電層110c接觸第二絕緣材料302b。在一些實施例中，下電極絕緣層110b可為一與第二絕緣材料302b相同之材料。
多層下電極110與一上電極114被一介電資料儲存層112及一蓋層202隔開。在一些實施例中，一上方介電層304可能設於置於上電極114上之罩幕層204上。上方介電層304，從抵靠罩幕層204上表面的一第一位置，沿罩幕層204、上電極114、蓋層202及介電資料儲存層112之側壁，連續延伸至抵靠第二絕緣材料302b上表面的第二位置。上方介電層304將介電資料儲存層112、蓋層202、上電極114及罩幕層204與一上方層間介電層116隔開。
如俯視圖306中所示，下電極下部導電層110a可能置於多層下方絕緣層302中之開口109側壁周邊。下電極絕緣層110b與多層下方絕緣層302之側壁，被下電極下部導電層110a隔開，使得下電極下部導電層110a形成圍繞下電極絕緣層110b的環，並橫向地分隔下電極絕緣層110b與多層下方絕緣層302。
雖然上述繪示之多層下電極有三層，應可理解的是在不同的實施例中多層下電極可包括更多層。例如，第4圖繪示出一具有一多層下電極之電阻式隨機存取記憶體單元400的一些替代實施例之剖面圖，其中多層下電極有四層。
電阻式隨機存取記憶體單元400包括一多層下電極402，多層下電極402有一第一下電極下部導電層402a置於一多層下方絕緣層302之開口109的底部及側壁表面上，其中多層下方絕緣層302置於一層間介電層104之上。一下電極絕緣層402c垂直地及橫向地與第一下電極下部導電層402a被一第二下電極下部導電層402b隔開，其中第二下電極下部導電層402b置於第一下電極下部導電層402a的底部及側壁表面上。第一下電極下部導電層402a、第二下電極下部導電層402b及下電極絕緣層402c之平坦表面延著一實質上平坦的水平面垂直對齊。一下電極上部導電層402d置於第一下電極下部導電層402a、第二下電極下部導電層402b及下電極絕緣層402c之上。在一些實施例中，舉例來說，第一下電極下部導電層402a可包含TiN，第二下電極下部導電層402b可包含TaN，下電極絕緣層402c可包含SRO，而下電極上部導電層402d可包含TiN。
第5圖繪示出一具有電阻式隨機存取記憶體單元之積體晶片500的一些替代實施例之剖面圖，其中電阻式隨機存取記憶體單元包含一具有絕緣核心之多層下電極。
積體晶片500包含一電晶體502，電晶體502包含與汲極區504d被通道區506隔開的源極區504s。源極區504s及汲極區504d包含高摻雜區域。一閘極區域508包含一閘極電極512，其中閘極電極512與通道區506被一閘極介電層510隔開。在一些實施例中，電晶體502可能置於半導體基板501中的隔離區514之間(例如，淺溝槽隔離區)。
一後段製程金屬化堆疊(metallization stack)置於 半導體基板501上的層間介電層518中。在一些實施例中，層間介電層518可包含一個或更多層之氧化層、低介電常數層或超低介電常數層。後段製程金屬化堆疊包含複數個接觸窗516a、金屬線層516b及金屬介層窗層516c。在一些實施例中，複數個接觸窗516a、金屬線層516b及金屬介層窗層516c可能包含銅、鎢及/或鋁。金屬線層516b包含一源極線SL，源極線SL包含電性連接電晶體502之源極區504s的第一金屬互連線。在一些實施例中，源極線SL可能置於連接源極區504s的一第二金屬線層中，第二金屬線層藉由接觸窗、第一金屬線層及第一金屬介層窗連接源極區504s。金屬線層516b更包括字元線WL，字元線WL包括電性連接電晶體502之閘極電極512的第二金屬互連線。在一些實施例中，字元線WL可能置於以接觸窗連結閘極電極512的第一金屬線層中。
一電阻式隨機存取記憶體520置於後段製程金屬化堆疊中並垂直地介於金屬互連層之間。電阻式隨機存取記憶體520與層間介電層518垂直地被多層下方絕緣層302隔開。電阻式隨機存取記憶體520包括一具有一絕緣核心的多層下電極110。一可變電阻的介電資料儲存層112位於多層下電極110之上，一上電極114設於介電資料儲存層112之上，且一蓋層202可能置於介電資料儲存層112及上電極114之間。在一些實施例中，一罩幕層204可能置於上電極114之上。一上方金屬介層窗524延伸穿過罩幕層204以接觸上電極114。上方金屬介層窗524可能置於一層間介電層522中，層間介電層522包圍上方金屬介層窗524及一覆蓋其上之上方金屬線526。
第6-16圖繪示出剖面圖的一些實施例，以呈現一具有多層下電極之一電阻式隨機存取記憶體單元的形成方法，其中多層下電極包含一絕緣核心。
如第6圖中之剖面圖600所示，一下方金屬互連層106形成於一下方層間介電層104中(例如，氧化物、低介電常數材料或超低介電常數材料)。在一些實施例中，可選擇性蝕刻下方層間介電層104(例如，氧化物、低介電常數材料、超低介電常數材料)而形成一介層窗孔於下方層間介電層104中，隨後沉積金屬(例如，銅或鋁...等)以填充介層窗孔，然後進行一平坦化製程移除多餘之金屬而形成下方金屬互連層106。
一下方絕緣結構601隨後形成於下方金屬互連層106及/或下方層間介電層104之上。在一些實施例中，下方絕緣結構601可包括一多層結構，其具有一第一絕緣材料302a、一第二絕緣材料302b及一第三絕緣材料602。在一些實施例中，第一絕緣材料302a、第二絕緣材料302b及第三絕緣材料602可以汽相沉積技術(例如，物理汽相沉積或化學汽相沉積...等)形成。下方絕緣結構601隨後被選擇性蝕刻(例如，使用乾蝕刻劑)以形成一開口或微溝槽109延伸穿過下方絕緣結構601至下方金屬互連層106。
如第7圖中之剖面圖700所示，一下電極下部導電薄膜702形成於開口109中。下電極下部導電薄膜702沿著開口109之底表面及側壁及下方絕緣結構601之上表面設置。在一些實施例中，下電極下部導電薄膜702可能以一汽相沉積技術形成(例如，ALD、CVD或PE-CVD...等)至大約50埃至大約150埃 之間的厚度t。在一些其他實施例中，下電極下部導電薄膜702可能形成不同的厚度。在一些實施例中，下電極下部導電薄膜702可包含一導電材料，舉例來說如Ti、TiN、Ta、TaN、W或Cu。
一下電極絕緣薄膜704形成於下電極下部導電薄膜702之上。下電極絕緣薄膜704填充開口109之剩餘部分且延伸於下方絕緣結構601之上。在一些實施例中，下電極絕緣薄膜704可能以汽相沉積技術(例如，ALD、CVD或PE-CVD...等)形成。在一些實施例中，下電極絕緣薄膜704，舉例來說可包含氧化物或富矽氧化物。在一些實施例中，下電極絕緣薄膜704可包含一與第二絕緣材料302b相同之材料。
如第8圖之剖面圖800所示，進行一平坦化製程以移除下電極下部導電薄膜(例如，第7圖的702)及下電極絕緣薄膜(例如，第7圖的704)位於下方絕緣層302之開口109之外的材料，以形成一平坦表面802。平坦化製程形成一下電極下部導電層110a及一下電極絕緣層110b，下電極下部導電層110a及下電極絕緣層110b之平坦上表面沿著一實質上水平的平坦表面對齊。下電極下部導電層110a及下電極絕緣層110b之上表面垂直地與下方絕緣層302之上表面對齊。在一些實施例中，平坦化製程可能包括一化學機械研磨製程(CMP)。
如第9圖之剖面圖900所示，一下電極上部導電薄膜902可形成於第二絕緣材料302b、下電極下部導電層110a及下電極絕緣層110b之上以形成一多層下電極層904。下電極上部導電薄膜902可為在平坦表面802上形成之實質上平坦的 層。在一些實施例中，下電極上部導電薄膜902可以一汽相沉積技術(例如，ALD、CVD或PE-CVD...等)形成。在一些實施例中，下電極上部導電薄膜902，舉例來說可能包括一導電材料如Ti、TiN、Ta、TaN、W或Cu。
如第10圖之剖面圖1000所示，一介電資料儲存層1002形成於下電極上部導電薄膜902之上。在一些實施例中，介電資料儲存層1002可包括一可變電阻的高介電常數材料。舉例來說，在一些實施例中，介電資料儲存層1002可包括氧化鉿(HfOx)、氧化鋯(ZrOx)、氧化鋁(AlOx)、氧化鎳(NiOx)、氧化鉭(TaOx)或氧化鈦(TiOx)。在一些實施例中，介電資料儲存層1002可能以汽相沉積技術(例如：物理汽相沉積或化學汽相沉積...等)沉積。
如第11圖之剖面圖1100所示，一蓋層1102形成於介電資料儲存層1002之上。在一些實施例中，蓋層1102可包括一金屬如Ti、Hf、Pt、Ru及/或Al。在一些其他實施例中，蓋層1102可包括一金屬氧化物如TiOx、HfOx、ZrOx、GeOx及CeOx。一上電極1104形成於蓋層1102之上。在不同實施例中，上電極1104可包括金屬氮化物(例如，TiN或TaN)或金屬(例如，Ti或Ta)。
如第12圖之剖面圖1200所示，進行一第一圖案化製程選擇性圖案化電阻式隨機存取記憶體薄膜堆疊1201以形成一上電極114於一蓋層202之上。在一些實施例中，將蓋層(例如，第11圖之1102)及上電極層(例如，第11圖之1104)未被一罩幕層1202覆蓋之區域暴露於一蝕刻劑1204中而圖案化電阻式 隨機存取記憶體薄膜堆疊1201。在一些實施例中，罩幕層1202可能包括一硬罩幕層(例如，SiO2或SiON)。在一些實施例中，蝕刻劑1204可能包括一乾蝕刻劑(例如：電漿蝕刻劑或RIE蝕刻劑...等)或一濕蝕刻劑(例如，包含HF)。
如第13圖之剖面圖1300所示，側壁間隔物206形成於上電極114及蓋層202之相對側。在一些實施例中，可藉由沉積氮化物並選擇性蝕刻該氮化物而形成側壁間隔物206。隨後進行一第二圖案化製程圖案化電阻式隨機存取記憶體薄膜堆疊1201’以定義介電資料儲存層112及多層下電極110。在一些實施例中，將介電資料儲存層(例如，第12圖之1002)及下電極上部導電薄膜(例如，第12圖之902)未被罩幕層1202及側壁間隔物206覆蓋之區域暴露於一第二蝕刻劑1302中而圖案化電阻式隨機存取記憶體薄膜堆疊1201’。
如第14圖之剖面圖1400所示，一上方層間介電層116隨後形成於電阻式隨機存取記憶體薄膜堆疊1201’上。上方層間介電層116及罩幕層204可能隨後圖案化，以形成一介層窗孔1402從上方層間介電層116之上表面延伸至抵靠上電極114處。
如第15圖之剖面圖1500所示，一上方金屬互連層118形成於抵靠上電極114處。在一些實施例中，上方金屬互連層118包括一上方金屬介層窗118a及一上方金屬線118b。在一些實施例中，可能由填充一金屬(例如，銅)於介層窗孔1402及其上之溝槽分別形成上方金屬介層窗118a及上方金屬線118b而形成上方金屬互連層118。
第16圖繪示出一電阻式隨機存取記憶體單元的一形成方法1600的一些實施例的流程圖。其中電阻式隨機存取記憶體單元包括一具有一絕緣核心的多層下電極。
雖然本揭露之方法1600在此以一系列動作及事件被繪示及描述出來，應可理解的是該繪示之動作及事件的順序不應該被詮釋為一種限制。例如，一些動作可能發生在不同的順序且/或與其他未於此繪示及/或描述之動作或事件同時發生。此外，執行於此描述之一或多個層面或實施例時，可能並非需要所有繪示的動作。另外，一或更多此處描述之動作可能以一或更多分開的動作及/或階段被執行。
於1602中，一下方絕緣層被選擇性蝕刻以形成一開口延伸穿過下方絕緣層於一下方金屬互連層之上。
於1604中，一具有一絕緣核心的多層下電極層形成於開口中、下方絕緣層及下方金屬互連層之上。多層下電極層包括被一或更多之導電材料包圍之絕緣核心。
在一些實施例中，多層下電極層可能形成方法如下：於1606形成一下電極下部導電薄膜於開口中及下方絕緣層上；於1608一下電極絕緣薄膜可能形成於下電極下部導電薄膜上以填充開口之剩餘部分；於1610進行一平坦化製程，移除下電極下部導電薄膜、下電極絕緣薄膜及下方絕緣結構位於開口之外之部分的材料，以形成一下電極下部導電層及一下電極絕緣層拘限於一下方絕緣層中。於1612一下電極上部導電薄膜隨後形成於下電極下部導電薄膜、下電極絕緣薄膜及下方絕緣層之上。
於1614中，一介電資料儲存層形成於多層下電極之上。
在一些實施例中，於1616中，一蓋層可形成於介電資料儲存層之上。
於1618中，一上電極層形成於蓋層之上。
於1620中，根據一罩幕層進行一第一圖案化製程以圖案化蓋層及上電極層。第一圖案化製程形成一上電極。
在一些實施例中，於1622中，側壁間隔物可能形成於上電極之相對側。
於1624中，根據罩幕層及側壁間隔物進行一第二圖案化製程以圖案化介電資料儲存層及多層下電極層。第二圖案化製程形成一多層下電極。
於1626中，一介層窗層形成於上方層間介電層之中。介層窗層垂直地從上電極延伸至一覆蓋其上的上方金屬線層。
因此，本揭露相關於具有多層下電極的電阻式隨機存取記憶體單元及其製造方法，其中多層下電極具有一絕緣核心。
在一些實施例中，本揭露相關於一電阻式隨機記憶體單元。電阻式隨機記憶體單元包括一多層下電極，該多層下電極包括一下電極絕緣層橫向地置於一下電極下部導電層的側壁間且垂直地置於下電極下部導電層及一下電極上部導電層之間。電阻式隨機存取記憶體單元更包括一具有可變電阻的介電資料儲存層，其中介電資料儲存層置於多層下電極之 上。電阻式隨機存取記憶體單元亦包括一上電極置於介電資料儲存層上。
在一些其他實施例中，本揭露相關於一電阻式隨機存取記憶體單元。電阻式隨機存取記憶體單元包括一下方絕緣層置於一下方金屬互連層上，該下方金屬互連層被一下方層間介電層包圍。電阻式隨機存取記憶體單元更包括一多層下電極置於一開口中，該開口垂直地延伸穿過下方絕緣層，其中多層下電極包括一下電極絕緣層及一下電極下部導電層，下電極絕緣層及下電極下部導電層的上表面接觸一下電極上部導電層之下表面。電阻式隨機存取記憶體單元更包括一具有一可變電阻的介電資料儲存層，其中介電資料儲存層置於多層下電極之上。電阻式隨機存取記憶體單元亦包括一上電極置於介電資料儲存層之上。
在一些更其他的實施例中，本揭露相關於一電阻式隨機存去記憶體單元之形成方法。上述形成方法包括形成一包括一下電極絕緣層的多層下電極，該多層下電極橫向地置於一下電極下部導電層之側壁間且垂直地置於下電極下部導電層及一下電極上部導電層之間。上述形成方法更包括形成一具有可變電阻的介電資料儲存層於多層下電極上。上述形成方法亦包括形成一上電極於介電資料儲存層之上。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本揭露之各層面。任何所屬技術領域中具有通常知識者，可能無困難地以本揭露為基礎，設計或修改其他製程及結構，以達到與本揭露實施例相 同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本揭露之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本揭露的精神及範圍。
100‧‧‧電阻式隨機存取記憶體單元
102‧‧‧半導體基板
104‧‧‧下方層間介電層
106‧‧‧下方金屬互連層
108‧‧‧下方絕緣層
109‧‧‧開口或微溝槽
110‧‧‧多層下電極
110a‧‧‧下電極下部導電層
110b‧‧‧下電極絕緣層
110c‧‧‧下電極上部導電層
112‧‧‧介電資料儲存層
114‧‧‧上電極
116‧‧‧上方層間介電層
118‧‧‧上方金屬互連層
118a‧‧‧上方金屬介層窗
118b‧‧‧上方金屬線

Claims (1)

  1. 一種電阻式隨機存取記憶體(Resistive Random Access Memory)單元，包括：一多層下電極，該多層下電極包含一下電極上部導電層、一下電極下部導電層及一下電極絕緣層，該下電極絕緣層橫向地設置於該下電極下部導電層側壁之間，且該下電極絕緣層垂直地設置於該下電極上部導電層與該下電極下部導電層之間；一電阻可變之介電資料儲存層，設置於該多層下電極之上；以及一上電極，設置於該介電資料儲存層之上。
TW105124922A 2015-11-13 2016-08-05 電阻式隨機存取記憶體單元 TW201731089A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/940,442 US9461245B1 (en) 2015-11-13 2015-11-13 Bottom electrode for RRAM structure

Publications (1)

Publication Number Publication Date
TW201731089A true TW201731089A (zh) 2017-09-01

Family

ID=56995303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124922A TW201731089A (zh) 2015-11-13 2016-08-05 電阻式隨機存取記憶體單元

Country Status (6)

Country Link
US (2) US9461245B1 (zh)
JP (1) JP2017092471A (zh)
KR (1) KR101933269B1 (zh)
CN (1) CN107039585A (zh)
DE (1) DE102016117561A1 (zh)
TW (1) TW201731089A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI747366B (zh) * 2020-07-08 2021-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
TWI681541B (zh) * 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
US10164183B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
US10008387B1 (en) * 2017-02-15 2018-06-26 Globalfoundries Singapore Pte. Ltd. Embedded memory in back-end-of-line low-k dielectric
US10164182B1 (en) 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10516106B2 (en) 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US10504963B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
DE102018107724B4 (de) 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US11342499B2 (en) * 2017-09-18 2022-05-24 Intel Corporation RRAM devices with reduced forming voltage
US10157963B1 (en) 2017-09-22 2018-12-18 Macronix International Co., Ltd. Semiconductor device with memory structure
US10176866B1 (en) * 2017-09-25 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Recap layer scheme to enhance RRAM performance
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10510954B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory device
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10686011B2 (en) * 2018-03-01 2020-06-16 United Microelectronics Corp. Semiconductor device integrated with memory device and fabrication method thereof
US10672983B2 (en) 2018-06-27 2020-06-02 International Business Machines Corporation Compact resistive random access memory integrated with a pass gate transistor
US10727407B2 (en) * 2018-08-08 2020-07-28 International Business Machines Corporation Resistive switching memory with replacement metal electrode
US10559751B1 (en) 2018-09-24 2020-02-11 International Business Machines Corporation Bottom electrode for semiconductor memory device
US11217742B2 (en) 2018-09-24 2022-01-04 International Business Machines Corporation Bottom electrode for semiconductor memory device
US11189788B2 (en) 2018-10-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM bottom electrode
WO2020131179A2 (en) * 2018-11-21 2020-06-25 The Research Foundation For The State University Of New York Resistive random access memory device
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN110867464B (zh) * 2019-11-21 2022-04-22 中国科学院微电子研究所 基于1t1r结构的忆阻器及其制备方法、集成结构
KR20210132538A (ko) * 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 강유전 소자 및 이를 포함하는 크로스 포인트 어레이 장치
CN111640862B (zh) * 2020-05-14 2021-04-16 厦门半导体工业技术研发有限公司 一种集成电路器件和其形成方法及电子设备
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
US20210391470A1 (en) * 2020-06-15 2021-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layered structure, semiconductor device including the same, and manufacturing method thereof
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US20070252127A1 (en) * 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101994280B1 (ko) * 2012-07-26 2019-07-01 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20140089639A (ko) * 2013-01-03 2014-07-16 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
JP6391009B2 (ja) 2014-03-17 2018-09-19 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶素子の製造方法
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
KR102162733B1 (ko) * 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR20160006485A (ko) * 2014-07-09 2016-01-19 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
US9431609B2 (en) * 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure
KR102202603B1 (ko) * 2014-09-19 2021-01-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102259259B1 (ko) * 2014-10-14 2021-06-02 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
US20170077180A1 (en) * 2015-09-10 2017-03-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI747366B (zh) * 2020-07-08 2021-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法

Also Published As

Publication number Publication date
DE102016117561A1 (de) 2017-05-18
US20170141305A1 (en) 2017-05-18
JP2017092471A (ja) 2017-05-25
CN107039585A (zh) 2017-08-11
US10109793B2 (en) 2018-10-23
US9461245B1 (en) 2016-10-04
KR20170056403A (ko) 2017-05-23
KR101933269B1 (ko) 2018-12-27

Similar Documents

Publication Publication Date Title
TW201731089A (zh) 電阻式隨機存取記憶體單元
US11889705B2 (en) Interconnect landing method for RRAM technology
TWI569272B (zh) 電阻式隨機存取記憶單元與其形成方法
US10510953B2 (en) Top electrode for device structures in interconnect
TWI594405B (zh) 積體電路及其製造方法
CN109390466B (zh) 电阻式随机存取存储器（rram）单元及其形成方法
TWI714667B (zh) 半導體結構及其製造方法
CN106252505B (zh) Rram器件和方法
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
CN110875353B (zh) 存储器装置及其形成方法
KR20160021005A (ko) Ｒｒａｍ 구조를 위한 산화막 기법
TW201820424A (zh) 具有複合式頂部電極的內嵌式記憶體裝置
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US10164183B2 (en) Semiconductor device and manufacturing method thereof
TWI641096B (zh) 接觸開口結構與製作方法及其應用