CN111640862B - 一种集成电路器件和其形成方法及电子设备 - Google Patents

一种集成电路器件和其形成方法及电子设备 Download PDF

Info

Publication number
CN111640862B
CN111640862B CN202010408257.6A CN202010408257A CN111640862B CN 111640862 B CN111640862 B CN 111640862B CN 202010408257 A CN202010408257 A CN 202010408257A CN 111640862 B CN111640862 B CN 111640862B
Authority
CN
China
Prior art keywords
layer
oxygen
resistive switching
oxide
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010408257.6A
Other languages
English (en)
Other versions
CN111640862A (zh
Inventor
邱泰玮
沈鼎瀛
康赐俊
刘宇
王丹云
单利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202010408257.6A priority Critical patent/CN111640862B/zh
Publication of CN111640862A publication Critical patent/CN111640862A/zh
Application granted granted Critical
Publication of CN111640862B publication Critical patent/CN111640862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种集成电路器件和其形成方法及电子设备。集成电路器件包括：下部金属互联层，被下部介电层围绕；底部氧化层，设置在所述下部介电层上方；底部电极，设置在所述下部金属互联层上方，并且被所述底部氧化层围绕；电阻转换层，具有可变电阻，设置在所述底部电极上方；电阻转换层保护层，设置在所述底部氧化层上方，并且覆盖所述电阻转换层的侧面；阻氧层，设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；抓氧层，设置在所述阻氧层上方；顶部电极，设置在所述抓氧层上方。

Description

一种集成电路器件和其形成方法及电子设备
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成电路器件和形成方法及电子设备。
背景技术
现代的许多电子器件包括被配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器仅当对其供电时才存储数据，而非易失性存储器当其掉电时仍能保持数据。阻变式存储器(RRAM)由于其简单的结构以及包括CMOS逻辑兼容工艺技术，所以会成为下一代非易失性存储技术的颇具前景的候选对象。RRAM单元包括具有可变电阻的电子数据存储层，该电子数据存储层置于设置在互连金属化层内的两个电极之间。
传统的RRAM单元是在一次沉积完后，对多种材料层进行刻蚀，才产生阻变结构。图1示出了现有技术中对RRAM单元进行刻蚀的示意图。如图1所示，现有技术对RRAM单元进行刻蚀时，会对阻变材料的侧壁造成损坏，并且阻变层的形状也遭到了破坏，阻变层的侧壁氧浓度也受到影响，进而影响RRAM单元的性能。另外，现有技术在对RRAM单元进行刻蚀时很难控制RRAM单元的轮廓。
发明内容
本发明实施例为了解决以上问题中的至少一个，创造性地提供一种RRAM器件。
根据本发明实施例第一方面，提供一种集成电路器件，其特征在于，包括：下部金属互联层，被下部介电层围绕；底部氧化层，设置在所述下部介电层上方；底部电极，设置在所述下部金属互联层上方，并且被所述底部氧化层围绕；电阻转换层，具有可变电阻，设置在所述底部电极上方；电阻转换层保护层，设置在所述底部氧化层上方，并且覆盖所述电阻转换层的侧面；阻氧层，设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；抓氧层，设置在所述阻氧层上方；顶部电极，设置在所述抓氧层上方。
优选地，所述阻氧层的两侧与所述抓氧层的两侧对齐。
优选地，所述阻氧层的横向宽度大于所述抓氧层的横向宽度。
优选地，所述电阻转换层保护层的上方积有电阻转换层的材料。
优选地，所述底部电极或所述顶部电极的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种，所述电阻转换层的材料包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种，所述抓氧层的材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种，所述电阻转换层保护层或所述阻氧层包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
根据本发明实施例第二方面，提供一种形成集成电路器件的方法，包括：在底部氧化层和底部电极上沉积电阻转换层保护层材料，其中，所述底部氧化层围绕所述底部电极；刻蚀所述底部电极上方的电阻转换层保护层材料；在所述底部电极上方沉积电阻转换层材料，其中，所述电阻转换层，具有可变电阻；在所述电阻转换层上方沉积阻氧层材料，其中，所述阻氧层设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；在所述阻氧层上方沉积抓氧层材料，其中，所述抓氧层设置在所述阻氧层上方；在所述抓氧层上方沉积顶部电极材料，其中，所述顶部电极设置在所述抓氧层上方；刻蚀所述抓氧层材料和所述顶部电极材料以形成所述抓氧层和所述顶部电极。
优选地，该方法还包括：在所述底部电极上方沉积所述电阻转换层材料后，对所述电阻转换层材料作化学机械抛光(CMP)处理。
优选地，该方法还包括：在形成所述抓氧层和所述顶部电极层后，沉积隔绝氧的保护材料以形成隔氧层。
优选地，对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述阻氧层停止。
优选地，对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述底部氧化层停止。
与现有技术相比，本发明方案不会对阻变结构的侧壁造成损坏，固定了阻变结构侧壁的氧浓度，容易控制RRAM单元的轮廓。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了现有技术中对RRAM单元进行刻蚀的示意图；
图2示出了本发明一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图；
图3示出了本发明另一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图；
图4示出了本发明再一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图；
图5示出了本发明又一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图；
图6示出了本发明一个实施例形成集成电路器件的方法的流程示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
阻变式存储器(RRAM)单元包括置于在两个电极之间的阻变材料存储层。根据施加于该电极的电压，该阻变材料存储层将与在第一数据状态(例如，“0”或“RESET”)相关的高阻态和与第二数据状态(例如，“1”或“SET”)相关的低阻态之间进行可逆变化。一旦设置了阻态，RRAM单元将保持阻性状态直到施加另一个电压以引起RESET操作(导致高阻态)或SET操作(导致低阻态)。
现有技术是将MIM(Metal-Insulator-Metal)结构一次沉积完，再经过刻蚀而产生阻变结构。如图1所示，由HfO2组成了阻变式存储器(RRAM)单元的TMO层，TMO层的上方是顶部电极层(TE)，TMO层的下方是底部电极层(BE)。为了获得阻变结构，需要刻蚀TMO层、顶部电极层、底部电极层等多种材料的薄膜，很容易对阻变层的侧壁造成损坏。
因此，本发明提供了改进的RRAM器件以及相关的形成方法。
图2示出了本发明一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图。如图2所示，集成电路器件包括：下部金属互联层104、下部介电层102、底部氧化层114、底部电极100、顶部电极200、电阻转换层109、电阻转换层保护层110、阻氧层911、抓氧层108。下部金属互联层104被下部介电层102围绕，底部氧化层114位于下部介电层102上方，底部电极100位于下部金属互联层104上方并且被底部氧化层114围绕，电阻转换层109位于底部电极100上方并且覆盖底部电极100的顶面，电阻转换层保护层110位于电阻转换层109的两侧并且覆盖电阻转换层109的两个侧面，阻氧层911位于电阻转换层109上方并且覆盖电阻转换层109的顶面，抓氧层108位于阻氧层911的上方，顶部电极200位于抓氧层108的上方。阻氧层911用于使得抓氧层108无法容易的从电阻转换层109抓到氧，从而防止氧的扩散，并固定电阻转换层109顶面的氧浓度。电阻转换层保护层110用于保护电阻转换层109，并固定电阻转换层109侧面的氧浓度。作为一个优选的实施例，电阻转换层保护层110和阻氧层911由相同的材料组成，例如三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种，需要说明的是，此处对组成材料的列举不是穷举性的，其他的可以防止电阻转换层109中的氧进行扩散的金属氧化物也属于本发明实施例的保护范围。抓氧层108用于抓取电阻转换层109中的氧分子，进而在向RRAM单元施加不同的电压情况下，电阻转换层109可呈现出低阻态或高阻态的变化，可选择地，抓氧层108的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。作为一个优选的实施例，电阻转换层109的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。与现有技术相比，本发明实施例中的底部电极100不再位于半导体衬底之上，而是埋入到半导体衬底之中，即将现有技术中的下部金属互联层所处的位置替换成了底部电极100，该结构设计更容易保护过渡金属氧化层(TMO)。作为一个优选的实施例，底部电极100或顶部电极200的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。
回到图2，阻氧层911的横向宽度大于抓氧层108的横向宽度。采用本发明实施例，通过将电阻转换层的阻变材料埋入到保护层中，可以避免在对阻变结构进行刻蚀时对最重要的阻变材料造成损坏，进而固定了电阻转换层的形状以及阻变材料的侧壁氧浓度。
图3示出了本发明另一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图。如图3所示，集成电路器件包括：下部金属互联层104、下部介电层102、底部氧化层114、底部电极100、顶部电极200、电阻转换层109、电阻转换层保护层110、阻氧层911、抓氧层108。下部金属互联层104被下部介电层102围绕，底部氧化层114位于下部介电层102上方，底部电极100位于下部金属互联层104上方并且被底部氧化层114围绕，电阻转换层109位于底部电极100上方并且覆盖底部电极100的顶面，电阻转换层保护层110位于电阻转换层109的两侧并且覆盖电阻转换层109的两个侧面，阻氧层911位于电阻转换层109上方并且覆盖电阻转换层109的顶面，抓氧层108位于阻氧层911的上方，顶部电极200位于抓氧层108的上方。阻氧层911用于使得抓氧层108无法容易的从电阻转换层109抓到氧，从而防止氧的扩散，并固定电阻转换层109顶面的氧浓度。电阻转换层保护层110用于保护电阻转换层109，并固定电阻转换层109侧面的氧浓度。作为一个优选的实施例，电阻转换层保护层110和阻氧层911由相同的材料构成，例如三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种，需要说明的是，此处对组成材料的列举不是穷举性的，其他的可以防止电阻转换层109中的氧进行扩散的金属氧化物也属于本发明实施例的保护范围。抓氧层108用于抓取电阻转换层109中的氧分子，进而在向RRAM单元施加不同的电压情况下，电阻转换层109可呈现出低阻态或高阻态的变化，可选择地，抓氧层108的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。作为一个优选的实施例，电阻转换层109的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。与现有技术相比，本发明实施例中的底部电极100不再位于半导体衬底之上，而是埋入到半导体衬底之中，即将现有技术中的下部金属互联层所处的位置替换成了底部电极100，该结构设计更容易保护过渡金属氧化层(TMO)。作为一个优选的实施例，底部电极100或顶部电极200的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。
回到图3，阻氧层911的两侧与抓氧层108的两侧对齐。采用本发明实施例，通过将电阻转换层的阻变材料埋入到保护层中，可以避免在对阻变结构进行刻蚀时对最重要的阻变材料造成损坏，进而固定了电阻转换层的形状以及阻变材料的侧壁氧浓度。
图4示出了本发明再一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图。如图4所示，集成电路器件包括：下部金属互联层104、下部介电层102、底部氧化层114、底部电极100、顶部电极200、电阻转换层109、电阻转换层保护层110、阻氧层911、抓氧层108。下部金属互联层104被下部介电层102围绕，底部氧化层114位于下部介电层102上方，底部电极100位于下部金属互联层104上方并且被底部氧化层114围绕，电阻转换层109位于底部电极100上方并且覆盖底部电极100的顶面，电阻转换层保护层110位于电阻转换层109的两侧并且覆盖电阻转换层109的两个侧面，阻氧层911位于电阻转换层109上方并且覆盖电阻转换层109的顶面，抓氧层108位于阻氧层911的上方，顶部电极200位于抓氧层108的上方。电阻转换层保护层110的上方积有电阻转换层109的组成材料。与图2、图3示出的实施例不同，本实施例由于未对电阻转换层109作化学机械抛光(CMP)处理，因而保留了电阻转换层保护层110的上方的电阻转换层109的组成材料，进而最大化保护了电阻转换层材料的电学性能。阻氧层911用于使得抓氧层108无法容易的从电阻转换层109抓到氧，从而防止氧的扩散，并固定电阻转换层109顶面的氧浓度。电阻转换层保护层110用于保护电阻转换层109，并固定电阻转换层109侧面的氧浓度。作为一个优选的实施例，电阻转换层保护层110和阻氧层911由相同的材料构成，例如三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种，需要说明的是，此处对组成材料的列举不是穷举性的，其他的可以防止电阻转换层109中的氧进行扩散的金属氧化物也属于本发明实施例的保护范围。抓氧层108用于抓取电阻转换层109中的氧分子，进而在向RRAM单元施加不同的电压情况下，电阻转换层109可呈现出低阻态或高阻态的变化，可选择地，抓氧层108的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。作为一个优选的实施例，电阻转换层109的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。与现有技术相比，本发明实施例中的底部电极100不再位于半导体衬底之上，而是埋入到半导体衬底之中，即将现有技术中的下部金属互联层所处的位置替换成了底部电极100，该结构设计更容易保护过渡金属氧化层(TMO)。作为一个优选的实施例，底部电极100或顶部电极200的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。
回到图4，阻氧层911的横向宽度大于抓氧层108的横向宽度。采用本发明实施例，通过将电阻转换层的阻变材料埋入到保护层中，可以避免在对阻变结构进行刻蚀时对最重要的阻变材料造成损坏，进而固定了电阻转换层的形状以及阻变材料的侧壁氧浓度。
图5示出了本发明又一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图。图5示出了本发明再一个实施例包含阻变式存储器(RRAM)单元的集成电路器件的截面图。如图4所示，集成电路器件包括：下部金属互联层104、下部介电层102、底部氧化层114、底部电极100、顶部电极200、电阻转换层109、电阻转换层保护层110、阻氧层911、抓氧层108。下部金属互联层104被下部介电层102围绕，底部氧化层114位于下部介电层102上方，底部电极100位于下部金属互联层104上方并且被底部氧化层114围绕，电阻转换层109位于底部电极100上方并且覆盖底部电极100的顶面，电阻转换层保护层110位于电阻转换层109的两侧并且覆盖电阻转换层109的两个侧面，阻氧层911位于电阻转换层109上方并且覆盖电阻转换层109的顶面，抓氧层108位于阻氧层911的上方，顶部电极200位于抓氧层108的上方。电阻转换层保护层110的上方积有电阻转换层109的组成材料。与图2、图3示出的实施例不同，本实施例由于未对电阻转换层109作化学机械抛光(CMP)处理，因而保留了电阻转换层保护层110的上方的电阻转换层109的组成材料，进而最大化保护了电阻转换层材料的电学性能。阻氧层911用于使得抓氧层108无法容易的从电阻转换层109抓到氧，从而防止氧的扩散，并固定电阻转换层109顶面的氧浓度。电阻转换层保护层110用于保护电阻转换层109，并固定电阻转换层109侧面的氧浓度。作为一个优选的实施例，电阻转换层保护层110和阻氧层911由相同的材料构成，例如三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种，需要说明的是，此处对组成材料的列举不是穷举性的，其他的可以防止电阻转换层109中的氧进行扩散的金属氧化物也属于本发明实施例的保护范围。抓氧层108用于抓取电阻转换层109中的氧分子，进而在向RRAM单元施加不同的电压情况下，电阻转换层109可呈现出低阻态或高阻态的变化，可选择地，抓氧层108的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。作为一个优选的实施例，电阻转换层109的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。与现有技术相比，本发明实施例中的底部电极100不再位于半导体衬底之上，而是埋入到半导体衬底之中，即将现有技术中的下部金属互联层所处的位置替换成了底部电极100，该结构设计更容易保护过渡金属氧化层(TMO)。作为一个优选的实施例，底部电极100或顶部电极200的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。
回到图5，阻氧层911的两侧与抓氧层108的两侧对齐。采用本发明实施例，通过将电阻转换层的阻变材料埋入到保护层中，可以避免在对阻变结构进行刻蚀时对最重要的阻变材料造成损坏，进而固定了电阻转换层的形状以及阻变材料的侧壁氧浓度。
根据本发明实施例第二方面，提供一种形成集成电路器件的方法，包括：S101：在底部氧化层和底部电极上沉积电阻转换层保护层材料，其中，所述底部氧化层围绕所述底部电极；S102：刻蚀所述底部电极上方的电阻转换层保护层材料；S103：在所述底部电极上方沉积电阻转换层材料，其中，所述电阻转换层，具有可变电阻；S104：在所述电阻转换层上方沉积阻氧层材料，其中，所述阻氧层设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；S105：在所述阻氧层上方沉积抓氧层材料，其中，所述抓氧层设置在所述阻氧层上方；S106：在所述抓氧层上方沉积顶部电极材料，其中，所述顶部电极设置在所述抓氧层上方；S107：刻蚀所述抓氧层材料和所述顶部电极材料以形成所述抓氧层和所述顶部电极。
优选地，该方法还包括：在所述底部电极上方沉积所述电阻转换层材料后，对所述电阻转换层材料作化学机械抛光(CMP)处理。
优选地，该方法还包括：在形成所述抓氧层和所述顶部电极层后，沉积隔绝氧的保护材料以形成隔氧层。
优选地，对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述阻氧层停止。
优选地，对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述底部氧化层停止。
这里需要指出的是：以上对针对形成集成电路器件的方法实施例的描述，与前述图2、图3、图4、图5所示的集成电路器件实施例的描述是类似的，具有同前述图2、图3、图4、图5所示的集成电路器件实施例相似的有益效果，因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种集成电路器件，其特征在于，包括：
下部金属互联层，被下部介电层围绕；
底部氧化层，设置在所述下部介电层上方；
底部电极，设置在所述下部金属互联层上方，并且被所述底部氧化层围绕；
电阻转换层，具有可变电阻，设置在所述底部电极上方；
电阻转换层保护层，设置在所述底部氧化层上方，并且覆盖所述电阻转换层的侧面；
阻氧层，设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；
抓氧层，设置在所述阻氧层上方；
顶部电极，设置在所述抓氧层上方。
2.根据权利要求1所述的集成电路器件，其特征在于，所述阻氧层的两侧与所述抓氧层的两侧对齐。
3.根据权利要求1所述的集成电路器件，其特征在于，所述阻氧层的横向宽度大于所述抓氧层的横向宽度。
4.根据权利要求1所述的集成电路器件，其特征在于，所述电阻转换层保护层的上方积有电阻转换层的材料。
5.根据权利要求1所述的集成电路器件，其特征在于，所述底部电极或所述顶部电极的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种，所述电阻转换层的材料包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种，所述抓氧层的材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种，所述电阻转换层保护层或所述阻氧层包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
6.一种形成集成电路器件的方法，包括：
在底部氧化层和底部电极上沉积电阻转换层保护层材料，其中，所述底部氧化层围绕所述底部电极；
刻蚀所述底部电极上方的电阻转换层保护层材料；
在所述底部电极上方沉积电阻转换层材料，其中，所述电阻转换层，具有可变电阻；
在所述电阻转换层上方沉积阻氧层材料，其中，所述阻氧层设置在所述电阻转换层上方，并且覆盖所述电阻转换层的顶面；
在所述阻氧层上方沉积抓氧层材料，其中，所述抓氧层设置在所述阻氧层上方；
在所述抓氧层上方沉积顶部电极材料，其中，所述顶部电极设置在所述抓氧层上方；
刻蚀所述抓氧层材料和所述顶部电极材料以形成所述抓氧层和所述顶部电极。
7.根据权利要求6所述的方法，还包括：
在所述底部电极上方沉积所述电阻转换层材料后，对所述电阻转换层材料作化学机械抛光(CMP)处理。
8.根据权利要求6所述的方法，还包括：
在形成所述抓氧层和所述顶部电极层后，沉积隔绝氧的保护材料以形成隔氧层。
9.根据权利要求8所述的方法，还包括：
对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述阻氧层停止。
10.根据权利要求8所述的方法，还包括：
对所述隔氧层进行刻蚀操作，并且所述刻蚀操作在所述底部氧化层停止。
CN202010408257.6A 2020-05-14 2020-05-14 一种集成电路器件和其形成方法及电子设备 Active CN111640862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010408257.6A CN111640862B (zh) 2020-05-14 2020-05-14 一种集成电路器件和其形成方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010408257.6A CN111640862B (zh) 2020-05-14 2020-05-14 一种集成电路器件和其形成方法及电子设备

Publications (2)

Publication Number Publication Date
CN111640862A CN111640862A (zh) 2020-09-08
CN111640862B true CN111640862B (zh) 2021-04-16

Family

ID=72333255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010408257.6A Active CN111640862B (zh) 2020-05-14 2020-05-14 一种集成电路器件和其形成方法及电子设备

Country Status (1)

Country Link
CN (1) CN111640862B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133826B (zh) * 2020-09-29 2024-01-26 厦门半导体工业技术研发有限公司 阻变存储器、阻变元件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN105280812A (zh) * 2014-07-16 2016-01-27 台湾积体电路制造股份有限公司 用于rram的保护侧壁技术
CN106654004A (zh) * 2015-10-29 2017-05-10 华邦电子股份有限公司 电阻式存储器及其制造方法
CN107039585A (zh) * 2015-11-13 2017-08-11 台湾积体电路制造股份有限公司 用于rram结构的底部电极、rram单元及其形成方法
CN107403822A (zh) * 2016-05-20 2017-11-28 华邦电子股份有限公司 电阻式随机存取内存及其制造方法
CN108123031A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN110943160A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876167B2 (en) * 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
KR102532018B1 (ko) * 2016-04-26 2023-05-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN105280812A (zh) * 2014-07-16 2016-01-27 台湾积体电路制造股份有限公司 用于rram的保护侧壁技术
CN106654004A (zh) * 2015-10-29 2017-05-10 华邦电子股份有限公司 电阻式存储器及其制造方法
CN107039585A (zh) * 2015-11-13 2017-08-11 台湾积体电路制造股份有限公司 用于rram结构的底部电极、rram单元及其形成方法
CN107403822A (zh) * 2016-05-20 2017-11-28 华邦电子股份有限公司 电阻式随机存取内存及其制造方法
CN108123031A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN110943160A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法

Also Published As

Publication number Publication date
CN111640862A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN106876583B (zh) 电阻式随机存取存储器
US8492743B2 (en) Nonvolatile memory device and method of manufacturing the same
KR102022744B1 (ko) 통합된 산소 격리 구조를 갖는 비휘발성 저항 메모리 소자
JP5442876B2 (ja) 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
US9806255B1 (en) Resistive random access memory and method of forming the same
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
JP4971522B2 (ja) 不揮発性記憶装置及びその製造方法
WO2013038641A1 (ja) 不揮発性記憶素子の製造方法及び不揮発性記憶素子
TWI644421B (zh) 半導體記憶裝置
KR20150064709A (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
KR101942606B1 (ko) 저항성 스위칭 메모리 소자들을 형성하는 방법
CN111584711B (zh) 一种rram器件及形成rram器件的方法
CN111640862B (zh) 一种集成电路器件和其形成方法及电子设备
WO2022017137A1 (zh) 半导体器件和半导体器件的制造方法
JP2014127566A (ja) 不揮発性記憶装置の製造方法および不揮発性記憶装置
CN112687793A (zh) 一种半导体器件及其制备方法
CN114078901A (zh) 电阻式存储装置以及其制作方法
CN112420921B (zh) 一种半导体集成电路器件及其制造方法
US8872152B2 (en) IL-free MIM stack for clean RRAM devices
CN112467029A (zh) 一种半导体器件及其制造方法
US11785868B2 (en) Semiconductor structure and method of forming the same
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
CN112018235A (zh) 半导体器件和半导体器件的制造方法
CN106992248A (zh) 存储装置与电阻式存储单元的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant