CN112018235A - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN112018235A
CN112018235A CN202010724793.7A CN202010724793A CN112018235A CN 112018235 A CN112018235 A CN 112018235A CN 202010724793 A CN202010724793 A CN 202010724793A CN 112018235 A CN112018235 A CN 112018235A
Authority
CN
China
Prior art keywords
layer
oxygen
composition material
resistance change
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010724793.7A
Other languages
English (en)
Inventor
康赐俊
单利军
刘宇
邱泰玮
王丹云
沈鼎瀛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202010724793.7A priority Critical patent/CN112018235A/zh
Publication of CN112018235A publication Critical patent/CN112018235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件及半导体器件的制造方法,该半导体器件包括:半导体衬底;位于所述半导体衬底上的底电极和顶电极;位于所述底电极和顶电极之间的阻变层,所述阻变层具有可变电阻;位于所述底电极和顶电极之间的抓氧层,所述抓氧层位于所述阻变层之上,所述抓氧层的上轮廓为具有特定曲率的曲线,所述顶电极覆盖所述抓氧层。

Description

半导体器件和半导体器件的制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体器件和半导体器件的制造方法。
背景技术
阻变存储器(RRAM,Resistive Random Access Memory)作为一种新型非挥发性存储器,其具有结构简单、工作速度快、功耗低以及信息保持稳定等优点,是下一代非挥发性存储器的有力竞争者之一。
图1是现有的一种阻变存储器的结构示意图,所述阻变存储器包括由下而上依次层叠设置的底电极101、阻变层108、抓氧层110、顶电极103,具有阻变效应的阻变层108在外加电压作用下发生电阻状态(高阻态和低阻态)间的相互转换,形成“0”态和“1”态的二进制信息存储。包括金属氧化物在内的许多材料都有显著的阻变性能,阻变机理以氧空位等缺陷的聚集形成导电丝为基础,抓氧层抓取金属氧化物阻变材料中的氧原子后,在阻变材料中留下氧空位,氧空位是金属氧化物阻变材料中主要的缺陷。
现有的阻变存储器,其阻变结构是在一次性沉积完后,再经过刻蚀产生的。如图1所示,现有的阻变存储器的抓氧层110属于平面式,抓氧层110在中心位置和边缘位置的抓氧能力相同,导电丝形成的区域位置无法预测,在阻变层108的中心区域和边缘区域形成导电丝的概率相同。由于导电丝是在阻变层108中的任意位置形成,阻变存储器的阻值分布较大,阻变存储器的高阻态和低阻态之间区别不明显,造成功能失效。
发明内容
本发明的发明人发现上述现有技术中存在问题,并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面,提供了一种半导体器件,包括:半导体衬底;位于所述半导体衬底上的底电极和顶电极;位于所述底电极和顶电极之间的阻变层,所述阻变层具有可变电阻;位于所述底电极和顶电极之间的抓氧层,所述抓氧层位于所述阻变层之上,所述抓氧层的上轮廓为具有特定曲率的曲线,所述顶电极覆盖所述抓氧层。
在一个实施例中,所述抓氧层中心的厚度大于所述抓氧层边缘的厚度。
根据本发明的第二方面,提供了一种半导体器件的制造方法,包括:在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、抓氧层组成材料;蚀刻所述抓氧层组成材料,使得抓氧层的上轮廓为具有特定曲率的曲线;在所述抓氧层上方沉积顶电极组成材料;图案化所述底电极组成材料、阻变层组成材料、抓氧层组成材料、顶电极组成材料,形成底电极、阻变层、抓氧层、顶电极。
在一个实施例中,采用各向同性刻蚀工艺对所述抓氧层组成材料进行刻蚀,使得抓氧层的上轮廓为具有特定曲率的曲线。
在一个实施例中,所述抓氧层中心的厚度大于所述抓氧层边缘的厚度。
在上述实施例中,半导体器件的抓氧层的上轮廓为具有特定曲率的曲线,抓氧层不同区域的抓氧能力也不相同,半导体器件的阻变层在抓氧能力较强的区域会形成更多的氧空位,进而导电丝也在该区域形成,从而提高了半导体器件阻值的均一性。
根据本发明的第三方面,提供了一种半导体器件,包括:半导体衬底;位于所述半导体衬底上的底电极和顶电极;位于所述底电极和顶电极之间的阻变层,所述阻变层中具有轮廓呈特定曲率的损伤区,所述阻变层具有可变电阻。
在一个实施例中,所述损伤区的中心的厚度大于所述损伤区的边缘的厚度。
根据本发明的第四方面,提供了一种半导体器件的制造方法,在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、硬掩膜组成材料;在所述硬掩膜表面涂上一层光阻,曝光所述光阻,蚀刻所述硬掩膜组成材料的上半部分,使得硬掩膜的上轮廓为具有特定曲率的曲线;继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区,其中,所述损伤区的轮廓呈特定曲率;通过蚀刻工艺去除掉所述硬掩膜组成材料,并在所述阻变层组成材料上沉积顶电极组成材料;图案化所述底电极组成材料、阻变层组成材料、顶电极组成材料,形成底电极、阻变层、顶电极。
在一个实施例中,所述损伤区的中心的厚度大于所述损伤区的边缘的厚度。
在一个实施例中,所述继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区,包括:采用各向异性刻蚀工艺,继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区。
在上述实施例中,半导体器件的阻变层中具有轮廓呈特定曲率的损伤区,阻变层中的不同区域其损伤高低也不相同,在损伤较高的区域会形成更多的缺陷,进而导电丝也在该区域形成,从而提高了半导体器件阻值的均一性。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1示出了现有的一种阻变存储器的结构示意图;
图2a示出了根据本发明一个实施例的半导体器件的截面图;
图2b示出了根据本发明一个实施例的半导体器件中形成导电丝的示意图;
图3a示出了根据本发明另一个实施例的半导体器件的截面图;
图3b示出了根据本发明另一个实施例的半导体器件中形成导电丝的示意图;
图4示出根据本发明一个实施例的半导体器件的制造方法的流程图;
图5示出根据本发明一个实施例的半导体器件的制造方法的流程图;
图6示意性地示出根据本发明一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图;
图7示意性地示出根据本发明一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图;
图8示意性地示出根据本发明一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图;
图9示意性地示出根据本发明一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图;
图10示意性地示出根据本发明一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
图2a示出了根据本发明一个实施例的半导体器件的截面图。
首先参看图2a,半导体器件包括:半导体衬底100;位于半导体衬底100上的底电极101和顶电极103;位于底电极101和顶电极103之间的阻变层108,阻变层108具有可变电阻;位于底电极101和顶电极103之间的抓氧层110,抓氧层110位于阻变层108之上,抓氧层110的上轮廓为具有特定曲率的曲线,顶电极103覆盖抓氧层110。底电极101和顶电极103构成半导体器件的导电连接层,作为一个优选的实施例,底电极101和顶电极103的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的一种或多种。
回到图2a,抓氧层110位于阻变层108之上,抓氧层110的作用为抓取阻变层108中的氧原子。阻变层108的组成材料为过渡性金属氧化物,作为一个优选的实施例,阻变层108的组成材料包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。作为一个优选的实施例,阻变层108之上可以覆盖一层阻氧层(未在图2a中示出),抓氧层110覆盖所述阻氧层,阻氧层用于防止阻变层108中的氧原子向抓氧层110扩散,示例性地,所述阻氧层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
继续参看图2a,抓氧层110的上轮廓为具有特定曲率的曲线,抓氧层110的不同区域的抓氧能力也不相同,对于抓氧层110厚度较大的区域(如图2a中抓氧层110的中心区域)其抓氧能力更强,阻变层108中与该区域对应的区域(即阻变层108的中心区域)会形成更多的氧空位,从而导电丝也会在阻变层108的中心区域形成,如图2b所示。示例性地,图2a中抓氧层110具有特定曲率的上轮廓可以通过利用各向同性刻蚀工艺对平面式的抓氧层(如图1中的抓氧层110)加工而成。图2a中抓氧层110的组成材料可以是金属材料或是其未饱和氧化态,作为一个优选的实施例,抓氧层110的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种,也可以是未饱和氧化钛(TiOx)、未饱和氧化锆(ZrOx)、未饱和氧化铪(HfOx)、未饱和氧化钽(TaOx)中的一种或多种。
与现有技术相比,本发明实施例半导体器件的抓氧层的上轮廓为具有特定曲率的曲线,抓氧层不同区域的抓氧能力也不相同,半导体器件的阻变层在抓氧能力较强的区域会形成更多的氧空位,进而导电丝也在该区域形成,从而提高了半导体器件阻值的均一性。
本发明还提供了一种半导体器件的制造方法,如图4所示,包括:
步骤S11:在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、抓氧层组成材料;
步骤S12:蚀刻所述抓氧层组成材料,使得抓氧层的上轮廓为具有特定曲率的曲线;
步骤S13:在所述抓氧层上方沉积顶电极组成材料;
步骤S14:图案化所述底电极组成材料、阻变层组成材料、抓氧层组成材料、顶电极组成材料,形成底电极、阻变层、抓氧层、顶电极。
在一个实施例中,所述步骤S12包括:采用各向同性刻蚀工艺对所述抓氧层组成材料进行刻蚀,使得抓氧层的上轮廓为具有特定曲率的曲线。
在一个实施例中,所述抓氧层中心的厚度大于所述抓氧层边缘的厚度。
这里需要指出的是:以上对针对半导体器件的制造方法实施例的描述,与前述图2a所示的半导体器件实施例的描述是类似的,具有同前述图2a所示的半导体器件实施例相似的有益效果,因此不做赘述。
图3a示出了根据本发明另一个实施例的半导体器件的截面图。
首先参看图3a,半导体器件包括:半导体衬底100;位于半导体衬底100上的底电极101和顶电极103;位于底电极101和顶电极103之间的阻变层108,阻变层108中具有下轮廓呈特定曲率的损伤区109,阻变层108具有可变电阻。底电极101和顶电极103构成半导体器件的导电连接层,作为一个优选的实施例,底电极101和顶电极103的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的一种或多种。
回到图3a,损伤区109位于阻变层108中,损伤区109的下轮廓为具有特定曲率的曲线,示例性地,损伤区109的下轮廓为椭圆形或圆形曲线的一部分。阻变层108的组成材料为过渡性金属氧化物,作为一个优选的实施例,阻变层108的组成材料包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。由于阻变层108中存在损伤区109,阻变层108不同区域的缺陷数量也不同,对于损伤区109厚度较大的区域(如图3a中损伤区109的中心区域)其所对应的阻变层108的区域的缺陷数量也较多,在对半导体器件施加形成电压时,阻变层108中的缺陷会在该区域聚集并形成导电丝(如图3b所示),从而实现控制导电丝在阻变层108的特定区域处形成的技术效果。
与现有技术相比,本发明实施例半导体器件的阻变层中具有轮廓呈特定曲率的损伤区,使阻变层不同区域的损伤面积不同,半导体器件的阻变层在损伤面积较大的区域会形成更多的缺陷,进而导电丝也在该区域形成,从而提高了半导体器件阻值的均一性。
本发明还提供了一种半导体器件的制造方法,如图5所示,包括:
步骤S21:在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、硬掩膜组成材料(图6所示);
步骤S22:在所述硬掩膜组成材料的表面涂上一层光阻,曝光所述光阻,并蚀刻所述硬掩膜组成材料的上半部分,使得硬掩膜的上轮廓为具有特定曲率的曲线(图7所示);
步骤S23:继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区,其中,所述损伤区的轮廓呈特定曲率(图8所示);
步骤S24:通过蚀刻工艺去除掉所述硬掩膜组成材料,并在所述阻变层组成材料上沉积顶电极组成材料(图9所示);
步骤S25:图案化所述底电极组成材料、阻变层组成材料、顶电极组成材料,形成底电极、阻变层、顶电极(图10所示)。
在一个实施例中,所述损伤区的中心的厚度大于所述损伤区的边缘的厚度。
在一个实施例中,所述步骤23包括:采用各向异性刻蚀工艺,继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区。
这里需要指出的是:以上对针对半导体器件的制造方法实施例的描述,与前述图3a所示的半导体器件实施例的描述是类似的,具有同前述图3a所示的半导体器件实施例相似的有益效果,因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容,并且在特定应用及其要求的上下文中提供。此外,仅出于例证和描述的目的,给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此,许多修改和变型对于本领域熟练的从业者将显而易见,并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外,前述实施例的论述并非旨在限制本公开。因此,本公开并非旨在限于所示出的实施例,而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种半导体器件,其特征在于,包括:
半导体衬底;
位于所述半导体衬底上的底电极和顶电极;
位于所述底电极和顶电极之间的阻变层,所述阻变层具有可变电阻;
位于所述底电极和顶电极之间的抓氧层,所述抓氧层位于所述阻变层之上,所述抓氧层的上轮廓为具有特定曲率的曲线,所述顶电极覆盖所述抓氧层。
2.根据权利要求1所述的半导体器件,其特征在于,所述抓氧层中心的厚度大于所述抓氧层边缘的厚度。
3.一种半导体器件的制造方法,其特征在于,包括:
在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、抓氧层组成材料;
蚀刻所述抓氧层组成材料,使得抓氧层的上轮廓为具有特定曲率的曲线;
在所述抓氧层上方沉积顶电极组成材料;
图案化所述底电极组成材料、阻变层组成材料、抓氧层组成材料、顶电极组成材料,形成底电极、阻变层、抓氧层、顶电极。
4.根据权利要求3所述的制造方法,其特征在于,采用各向同性刻蚀工艺对所述抓氧层组成材料进行刻蚀,使得抓氧层的上轮廓为具有特定曲率的曲线。
5.根据权利要求3所述的制造方法,其特征在于,所述抓氧层中心的厚度大于所述抓氧层边缘的厚度。
6.一种半导体器件,其特征在于,包括:
半导体衬底;
位于所述半导体衬底上的底电极和顶电极;
位于所述底电极和顶电极之间的阻变层,所述阻变层中具有轮廓呈特定曲率的损伤区,所述阻变层具有可变电阻。
7.根据权利要求6所述的半导体器件,其特征在于,所述损伤区的中心的厚度大于所述损伤区的边缘的厚度。
8.一种半导体器件的制造方法,其特征在于,包括:
在半导体衬底上依次沉积底电极组成材料、阻变层组成材料、硬掩膜组成材料;
在所述硬掩膜组成材料的表面涂上一层光阻,曝光所述光阻,并蚀刻所述硬掩膜组成材料的上半部分,使得硬掩膜的上轮廓为具有特定曲率的曲线;
继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区,其中,所述损伤区的轮廓呈特定曲率;
通过蚀刻工艺去除所述硬掩膜组成材料,并在所述阻变层组成材料上沉积顶电极组成材料;
图案化所述底电极组成材料、阻变层组成材料、顶电极组成材料,形成底电极、阻变层、顶电极。
9.根据权利要求8所述的制造方法,其特征在于,所述损伤区的中心的厚度大于所述损伤区的边缘的厚度。
10.根据权利要求8所述的制造方法,其特征在于,所述继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区,包括:采用各向异性刻蚀工艺,继续蚀刻所述硬掩膜组成材料,并在所述阻变层组成材料中留下损伤区。
CN202010724793.7A 2020-07-24 2020-07-24 半导体器件和半导体器件的制造方法 Pending CN112018235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010724793.7A CN112018235A (zh) 2020-07-24 2020-07-24 半导体器件和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724793.7A CN112018235A (zh) 2020-07-24 2020-07-24 半导体器件和半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN112018235A true CN112018235A (zh) 2020-12-01

Family

ID=73499621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724793.7A Pending CN112018235A (zh) 2020-07-24 2020-07-24 半导体器件和半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN112018235A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681913A (zh) * 2007-05-10 2010-03-24 夏普株式会社 可变电阻元件及其制造方法和非易失性半导体存储装置
CN101981695A (zh) * 2009-01-29 2011-02-23 松下电器产业株式会社 电阻变化元件及其制造方法
CN102544365A (zh) * 2012-01-18 2012-07-04 北京大学 阻变存储器及其制造方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN103270592A (zh) * 2011-10-24 2013-08-28 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
CN103650142A (zh) * 2011-01-20 2014-03-19 松下电器产业株式会社 电阻变化元件及其制造方法
US20140117305A1 (en) * 2012-09-26 2014-05-01 Panasonic Corporation Non-volatile memory element and manufacturing method thereof
US9773975B1 (en) * 2016-03-22 2017-09-26 Winbond Electronics Corp. Resistive random access memory
CN111223987A (zh) * 2020-03-06 2020-06-02 厦门半导体工业技术研发有限公司 阻变式存储器以及阻变式存储器的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681913A (zh) * 2007-05-10 2010-03-24 夏普株式会社 可变电阻元件及其制造方法和非易失性半导体存储装置
CN101981695A (zh) * 2009-01-29 2011-02-23 松下电器产业株式会社 电阻变化元件及其制造方法
CN103650142A (zh) * 2011-01-20 2014-03-19 松下电器产业株式会社 电阻变化元件及其制造方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN103270592A (zh) * 2011-10-24 2013-08-28 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
CN102544365A (zh) * 2012-01-18 2012-07-04 北京大学 阻变存储器及其制造方法
US20140117305A1 (en) * 2012-09-26 2014-05-01 Panasonic Corporation Non-volatile memory element and manufacturing method thereof
US9773975B1 (en) * 2016-03-22 2017-09-26 Winbond Electronics Corp. Resistive random access memory
CN111223987A (zh) * 2020-03-06 2020-06-02 厦门半导体工业技术研发有限公司 阻变式存储器以及阻变式存储器的制造方法

Similar Documents

Publication Publication Date Title
US8389972B2 (en) Nonvolatile memory device and method of manufacturing the same
TWI374561B (en) Resistive memory device and method of fabricating the same
US20130168628A1 (en) Variable resistance memory device and method for fabricating the same
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
CN111769196B (zh) 阻变存储器、阻变元件及其制备方法
CN111584711B (zh) 一种rram器件及形成rram器件的方法
WO2022017137A1 (zh) 半导体器件和半导体器件的制造方法
CN112018237B (zh) 半导体器件和半导体器件的制造方法
CN112018234B (zh) 半导体器件和半导体器件的制造方法
CN109473546B (zh) 阻变存储器及其制备方法
CN112687793A (zh) 一种半导体器件及其制备方法
CN112018235A (zh) 半导体器件和半导体器件的制造方法
US20160118580A1 (en) Method for forming rram cell including v-shaped structure
CN111640862B (zh) 一种集成电路器件和其形成方法及电子设备
US20220085288A1 (en) Rram bottom electrode
CN112420921B (zh) 一种半导体集成电路器件及其制造方法
US20140138606A1 (en) Resistance variable memory device
CN111640863A (zh) 一种半导体集成电路器件及其制造方法
CN112467029A (zh) 一种半导体器件及其制造方法
KR102405553B1 (ko) 멀티레벨 저항 변화형 메모리 소자 및 이의 제조 방법
US11785868B2 (en) Semiconductor structure and method of forming the same
TWI667816B (zh) 電阻式記憶體元件及其製作方法
TW202418964A (zh) 半導體裝置及用以形成其之方法
KR20130126331A (ko) 반도체 장치의 제조 방법
KR20130120701A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination