CN112467029A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN112467029A CN112467029A CN202011336044.3A CN202011336044A CN112467029A CN 112467029 A CN112467029 A CN 112467029A CN 202011336044 A CN202011336044 A CN 202011336044A CN 112467029 A CN112467029 A CN 112467029A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- resistance change
- semiconductor device
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 230000008859 change Effects 0.000 claims abstract description 71
- 239000007772 electrode material Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 176
- 239000010936 titanium Substances 0.000 description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法，该半导体器件的顶电极和底电极中至少有一个电极包括多种电极材料所形成的多层级结构，且多层级结构中的每一层均与阻变层平行。采用上述结构可使多层级结构中每一层电极材料薄膜的厚度变薄，减少晶柱的产生，使电极表面更为光滑和平整，进而使导电细丝在形成时分布更为均匀；此外，上述结构因为粒径更小，更易于通过沉积各层电极材料的过程填补上一层电极材料中的缝隙，且每一层均与所述阻变层平行，可形成阻拦氧逃逸的多层屏障，增强了产品的耐用性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
现有技术中，阻变式存储器(RRAM，Resistive Random Access Memory)是当前最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可缩性、三维集成潜力等方面都具有明显的优势。
RRAM的基本结构为金属-绝缘体-金属(MIM)结构，通常包括底电极、阻变层和顶电极。其中，顶电极和底电极一般都采用沉积单层金属薄膜的工艺制造而成，如此形成的电极结构为晶柱，且在每个晶柱邻接处会有缝隙。因此，在电场作用下发生氧化反应后，氧很容易从这些缝隙处向外逃逸，从而会缩短RRAM的使用寿命、降低了RRAM的耐用性。此外，晶柱结构还会造成电极表面粗糙，在形成导电细丝(filament)时，导电细丝的分布较不均匀，导致RRAM阻变参数的离散性大，稳定性差。
由此可见，如何克服晶柱结构的电极所带来的上述问题，进一步减少氧逃逸、提高导电细丝形成的均匀性是尚待解决的一个技术问题。
发明内容
为了解决以上技术问题，本发明提供了一种半导体器件及其制造方法。
第一方面，提供一种半导体器件，该半导体器件包括：阻变层；位于阻变层上下两侧的第一电极和第二电极，其中，第一电极和/或第二电极包括至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行。
示例性的，至少两种电极材料形成的多层级结构包括至少两种电极材料交替堆叠形成的多层级结构。
示例性的，至少两种电极材料交替堆叠形成的多层级结构包括Ti/TiN交替堆叠形成的多层级结构。
第二方面，提供一种半导体器件的制造方法，该方法包括：获取一带有金属互联部件的衬底；在衬底上形成第一电极层，其中，第一电极层包括至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；在第一电极层之上形成阻变层；在阻变层之上形成第二电极层；对第一电极层、阻变层和第二电极层进行图案化处理。
示例性的，在衬底上形成第一电极层，其中，第一电极层为至少两种电极材料形成的多层级结构，包括：在衬底上交替沉积至少两种电极材料以形成第一电极层。
示例性的，沉积包括物理气相沉积。
示例性的，在第一电极层之上形成阻变层之后，该方法还包括：在阻变层之上沉积阻氧层。
示例性的，在阻变层之上形成第二电极层之前，该方法还包括：沉积抓氧层。
第三方面，提供一种半导体器件的制造方法，该方法包括：获取一带有金属互联部件的衬底；在衬底上形成第一电极层；在第一电极层之上形成阻变层；在阻变层之上形成第二电极层，其中，第二电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；对第一电极层、阻变层和第二电极层进行图案化处理。
第四方面，提供一种半导体器件的制造方法，该方法包括：获取一带有金属互联部件的衬底；在衬底上形成第一电极层，其中，第一电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；在第一电极层之上形成阻变层；在阻变层之上形成第二电极层，其中，第二电极层包括至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；对第一电极层、阻变层和第二电极层进行图案化处理得到该半导体器件。
本发明提供一种半导体器件及其制造方法，该半导体器件的顶电极和底电极中至少有一个电极包括多种电极材料所形成的多层级结构，且多层级结构中的每一层均与所述阻变层平行。采用上述结构可使多层级结构中每一层电极材料薄膜的厚度变薄，减少晶柱的产生，使电极表面更为光滑和平整，进而使导电细丝在形成时分布更为均匀；此外，上述结构因为粒径更小，更易于通过沉积各层电极材料的过程填补上一层电极材料中的缝隙，且每一层均与所述阻变层平行，可形成阻拦氧逃逸的多层屏障，增强了产品的耐用性。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了现有技术中RRAM的组成结构示意图；
图2示出了本发明一实施例半导体器件的组成结构示意图；
图3示出了本发明另一实施例半导体器件的组成结构示意图；
图4示出了本发明另一实施例半导体器件的组成结构示意图；
图5示出了本发明一实施例半导体器件的制造方法的实现流程示意图；
图6示出了本发明一实施例半导体器件制造过程示意图；
图7示出了本发明另一实施例半导体器件的制造方法的实现流程示意图；
图8示出了本发明另一实施例半导体器件制造过程示意图；
图9示出了本发明另一实施例半导体器件的制造方法的实现流程示意图；
图10示出了本发明另一实施例半导体器件制造过程示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参考图1，现有技术中RRAM的基本结构主要包括底电极(BE)101、阻变层102和顶电极(TE)105。此外，为了强化产品的性能，使导电细丝的形成更为稳定，在阻变层102和顶电极(TE)105之间，还会依次堆叠阻氧层(OBL)103和抓氧层(Getting Layer)104，在顶电极之上堆叠硬掩模(HM)106，在并整个RRAM的外侧包裹一层隔氧层(Spacer)107。
其中，底电极(BE)101和顶电极(TE)105通常都是通过沉积单层金属薄膜的制造工艺形成的，如此形成的电极结构为晶柱，且在每个晶柱邻接处会有缝隙。因此，在电场作用下发生氧化反应后，氧很容易从这些缝隙处向外逃逸，从而会缩短RRAM的使用寿命、降低了RRAM的耐用性。此外，晶柱结构还会造成电极表面粗糙，在形成导电细丝(filament)时，导电细丝的分布较不均匀，导致RRAM阻变参数的离散性大，稳定性差。
为了有效克服上述RRAM所存在的问题，本发明实施例创造性地提供了一种半导体器件，参考图2、图3和图4，该半导体器件至少包括：阻变层202；位于阻变层202上下两侧的第一电极201和第二电极205，其中，第一电极201和/或第二电极205包括至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行。
其中，阻变层可以由任何适用的阻变材料中的一种或多种制备而成，例如，氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)等。
电极材料可以是任何适用的电极材料，例如钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。
由至少两种电极材料形成的多层级结构，使用多个不同电极材料层进行堆叠，每一层都相对较薄，不易形成晶柱；且多层堆叠的结构通常是通过逐层沉积不同的电极材料形成的，在沉积每一层电极材料时还可以进一步填充上一层电极材料形成的缝隙。如此形成的电极：表面更为光滑，在导电细丝形成时，分布更为均匀；内部更为紧密，粒径更小、缝隙也更少，且多层级结构中的每一层均与阻变层平行，可在形成导电细丝时，形成多层阻挡屏障氧逃逸，使产品的耐用性更强。
理想情况下，在电极厚度确定的情况下，分层越多，每一层电极材料越薄，效果也越好。但层数过多会增加制造成本，因此，实施者还需要具体实施条件和实验结果在实施效果和实施成本之间进行平衡。
理想情况下，当第一电极201和第二电极205均包括至少两种电极材料形成的多层级结构(如图2所示)时效果最佳，但制造工艺也最复杂，成本较高。如果想简化制造工艺，节约制造成本，实施者还可根据实施条件，选择只在第一电极201(如图3所示)或只在第二电极205(如图4所示)包括至少两种电极材料形成的多层级结构。
示例性的，至少两种电极材料形成的多层级结构包括至少两种电极材料交替堆叠形成的多层级结构。
其中，至少两种电极材料交替堆叠的次序可以是任意的。例如，如果仅使用电极材料A和电极材料B，则可采用ABAB的堆叠顺序；如果使用电极材料A、电极材料B和电极材料C，则：可以是ABCABC的堆叠顺序；也可以是ABACABAC的堆叠顺序；还可以是ABACBACBC的堆叠顺序等。
由至少两种电极材料交替堆叠形成的多层级结构可最大限度地节省实现上述多层级结构所需电极材料的种类(最少只要两种即可)。
示例性的，至少两种电极材料交替堆叠形成的多层级结构包括Ti/TiN交替堆叠形成的多层级结构。
Ti和TiN都是比较常用的电极材料，且性价比较高，在本发明的一个实施例中就采用了Ti/TiN交替堆叠形成的多层级结构的电极，且效果较好。
图5示出了图3所示的本发明实施例半导体器件的制造方法的实现流程示意图。如图5所示，本发明还提供一种半导体器件的制造方法，包括：
步骤510，获取一带有金属互联部件的衬底；
其中，衬底通常设置有与电源连通的各种电路，而金属互联部件可将第一电极和与电路电连通，以在通电后施加电压或电流时，可在阻变层中形成导电细丝。
步骤520，在衬底上形成第一电极层，其中，第一电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；
在衬底上形成第一电极层可采用任意适用的沉积方法逐层沉积多种不同的电极材料来实现的。当所需层数大于电极材料的种类时，可采取交替沉积不同电极材料的方式来实现。
其中，常用的沉积方法包括化学气相沉积法、物理气相沉积或原子层沉积等。但相对来说，物理气相沉积更快，制造时间更短。
常用的电极材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。
本发明人在一个具体实施例中采用了交替沉积Ti/TiN形成多层级结构的电极，并对所形成的电极进行了粗糙度和导电细丝形成情况等各种检测。从检测结果来看，与现有制造工艺制造出来的RRAM相比，本发明实施例电极的粗糙度更低，且导电细丝在形成时分布更均匀。
步骤530，在第一电极层之上形成阻变层；
在第一电极层之上形成阻变层，可采用任意适用的沉积方法沉积任意适用的阻变材料来实现。其中，常用的沉积方法包括化学气相沉积法、物理气相沉积或原子层沉积等。常用的阻变材料包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)等。
在沉积阻变层时，可以是沉积单层阻变材料，也可以是逐层沉积多种阻变材料所形成的，在本发明实施例中，对阻变层的具体结构和制造工艺并不加以限定。
步骤540，在阻变层之上形成第二电极层；
在阻变层之上形成第二电极层可采用任意适用的沉积方法沉积任意适用的电极材料来实现。其中，常用的沉积方法包括化学气相沉积法、物理气相沉积或原子层沉积等。常用的电极材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。
此外，为了进一步阻止氧逃逸，还可在第一电极层之上形成阻变层之后，在阻变层之上沉积阻氧层。
其中，沉积阻氧层主要通过使用物理气相沉积方法或化学气相沉积方法沉积一层阻氧层材料，阻氧层的材料主要包括氧化铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)、氧化铪(HFOx)等可以阻止氧逃逸的材料。
此外，为了使导电细丝更容易形成，还可在阻变层之上形成第二电极层之前，再沉积一层抓氧层以在施加电压时吸引或储备更多的氧。
其中，沉积抓氧层主要通过使用物理气相沉积方法或化学气相沉积方法沉积一层抓氧层(getting layer)材料来实现。抓氧层材料主要包括钛(Ti)、氢氟酸(Hf)、锆(Zr)等。
步骤550，对第一电极层、阻变层和第二电极层进行图案化处理。
图案化处理，主要指对第一电极层、阻变层和第二电极层进行先光刻然后蚀刻以使半导体器件具有预先定义好的形状或结构。如果是多个RRAM存储单元组成的矩阵，则在进行图案化处理时，还需要在RRAM之间形成隔断以防止短路。
此外，为了定义刻蚀的图案，还可以在第二电极层之上再沉积一层硬掩模。为了防止外界氧对器件的功能和耐用性产生影响，还可以在整个半导体器件的外侧沉积一层隔氧层。
图6示出了上述实施例半导体器件一具体应用的制造过程。其中，图6(a)所示的结构是在带有金属互联部件的衬底之上逐层沉积第一电极层、阻变层、阻氧层、抓氧层、第二电极层和顶部硬掩模之后形成的结构；图6(b)所示的结构是对图6(a)所示结构进行图案化处理后得到的结构；图6(c)所示的结构在图6(b)所示结构基础之上沉积硬掩模和隔氧层后得到的如图3所示的本发明实施例半导体器件。
图7示出了如图4所示的本发明实施例半导体器件的制造方法的实现流程示意图。如图7所示，本发明还提供一种半导体器件的制造方法，包括：
步骤S710，获取一带有金属互联部件的衬底；
步骤S720，在衬底上形成第一电极层；
步骤S730，在第一电极层之上形成阻变层；
步骤S740，在阻变层之上形成第二电极层，其中，第二电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；
步骤S750，对第一电极层、阻变层和第二电极层进行图案化处理。
其中，对每一步骤的具体实现方法可参照对图5所示的制造方法中相应步骤的详细说明，在此不再赘述。
图8示出了上述实施例半导体器件一具体应用的制造过程。其中，图8(a)所示的结构是在带有金属互联部件的衬底之上逐层沉积第一电极层、阻变层、阻氧层、抓氧层、第二电极层和顶部硬掩模之后形成的结构；图8(b)所示的结构是对图8(a)所示结构进行图案化处理后得到的结构；图8(c)所示的结构在图6(b)所示结构基础之上沉积硬掩模和隔氧层后得到的如图4所示的本发明实施例半导体器件。
图9示出了如图2所示的本发明实施例半导体器件的制造方法的实现流程示意图。如图9所示，本发明还提供一种半导体器件的制造方法，包括：
步骤S910，获取一带有金属互联部件的衬底；
步骤S920，在衬底上形成第一电极层，其中，第一电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；
步骤S930，在第一电极层之上形成阻变层；
步骤S940，在阻变层之上形成第二电极层，其中，第二电极层为至少两种电极材料形成的多层级结构，且多层级结构中的每一层均与阻变层平行；
步骤S950，对第一电极层、阻变层和第二电极层进行图案化处理。
其中，对每一步骤的具体实现方法可参照对图5所示的制造方法中相应步骤的详细说明，在此不再赘述。
图10示出了上述实施例半导体器件一具体应用的制造过程。其中，图10(a)所示的结构是在带有金属互联部件的衬底之上逐层沉积第一电极层、阻变层、阻氧层、抓氧层、第二电极层和顶部硬掩模之后形成的结构；图10(b)所示的结构是对图10(a)所示结构进行图案化处理后得到的结构；图10(c)所示的结构在图10(b)所示结构基础之上沉积硬掩模和隔氧层后得到的如图2所示的本发明实施例半导体器件。
这里需要指出的是：以上对针对半导体器件的制造方法实施例的描述，与前述图2至图4所示的半导体器件实施例的描述是类似的，具有同前述图2至图4所示的半导体器件实施例相似的有益效果，因此不做赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。
Claims (10)
1.一种半导体器件，其特征在于，所述半导体器件包括：
阻变层；
位于阻变层上下两侧的第一电极和第二电极，其中，所述第一电极和/或第二电极包括至少两种电极材料形成的多层级结构，且所述多层级结构中的每一层均与所述阻变层平行。
2.根据权利要求1所述的半导体器件，其特征在于，所述至少两种电极材料形成的多层级结构包括至少两种电极材料交替堆叠形成的多层级结构。
3.根据权利要求2所述的半导体器件，其特征在于，所述至少两种电极材料交替堆叠形成的多层级结构包括Ti/TiN交替堆叠形成的多层级结构。
4.一种半导体器件的制造方法，其特征在于，所述方法包括：
获取一带有金属互联部件的衬底；
在所述衬底上形成第一电极层，其中，所述第一电极层包括至少两种电极材料形成的多层级结构，且所述多层级结构中的每一层均与所述阻变层平行；
在所述第一电极层之上形成阻变层；
在所述阻变层之上形成第二电极层；
对所述第一电极层、所述阻变层和所述第二电极层进行图案化处理。
5.根据权利要求4所述的制造方法，其特征在于，所述在所述衬底上形成第一电极层，其中，所述第一电极层为至少两种电极材料形成的多层级结构，包括：
在所述衬底上交替沉积至少两种电极材料以形成第一电极层。
6.根据权利要求5所述的制造方法，其中，所述沉积包括物理气相沉积。
7.根据权利要求4所述的制造方法，其特征在于，在所述第一电极层之上形成阻变层之后，所述方法还包括：
在所述阻变层之上沉积阻氧层。
8.根据权利要求7所述的制造方法，其特征在于，在所述阻变层之上形成第二电极层之前，所述方法还包括：
沉积抓氧层。
9.一种半导体器件的制造方法，其特征在于，所述方法包括：
获取一带有金属互联部件的衬底；
在所述衬底上形成第一电极层；
在所述第一电极层之上形成阻变层；
在所述阻变层之上形成第二电极层，其中，所述第二电极层为至少两种电极材料形成的多层级结构，且所述多层级结构中的每一层均与所述阻变层平行；
对所述第一电极层、所述阻变层和所述第二电极层进行图案化处理。
10.一种半导体器件的制造方法，其特征在于，所述方法包括：
获取一带有金属互联部件的衬底；
在所述衬底上形成第一电极层，其中，所述第一电极层为至少两种电极材料形成的多层级结构，且所述多层级结构中的每一层均与所述阻变层平行；
在所述第一电极层之上形成阻变层；
在所述阻变层之上形成第二电极层，其中，所述第二电极层包括至少两种电极材料形成的多层级结构，且所述多层级结构中的每一层均与所述阻变层平行；
对所述第一电极层、所述阻变层和所述第二电极层进行图案化处理得到所述半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011336044.3A CN112467029A (zh) | 2020-11-25 | 2020-11-25 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011336044.3A CN112467029A (zh) | 2020-11-25 | 2020-11-25 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112467029A true CN112467029A (zh) | 2021-03-09 |
Family
ID=74799008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011336044.3A Pending CN112467029A (zh) | 2020-11-25 | 2020-11-25 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112467029A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024066427A1 (zh) * | 2022-09-27 | 2024-04-04 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| WO2024130965A1 (zh) * | 2022-12-21 | 2024-06-27 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
| TWI854230B (zh) | 2021-05-21 | 2024-09-01 | 大陸商廈門半導體工業技術研發有限公司 | 半導體積體電路器件及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010079827A1 (ja) * | 2009-01-09 | 2010-07-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR20190047884A (ko) * | 2017-10-30 | 2019-05-09 | 서울대학교산학협력단 | 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 |
| CN110635032A (zh) * | 2019-09-26 | 2019-12-31 | 上海华力微电子有限公司 | Rram阻变结构下电极的工艺方法 |
| CN111640864A (zh) * | 2020-05-28 | 2020-09-08 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN111987118A (zh) * | 2019-05-24 | 2020-11-24 | 台湾积体电路制造股份有限公司 | 半导体结构和用于形成存储器结构的方法 |
-
2020
- 2020-11-25 CN CN202011336044.3A patent/CN112467029A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010079827A1 (ja) * | 2009-01-09 | 2010-07-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR20190047884A (ko) * | 2017-10-30 | 2019-05-09 | 서울대학교산학협력단 | 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 |
| CN111987118A (zh) * | 2019-05-24 | 2020-11-24 | 台湾积体电路制造股份有限公司 | 半导体结构和用于形成存储器结构的方法 |
| CN110635032A (zh) * | 2019-09-26 | 2019-12-31 | 上海华力微电子有限公司 | Rram阻变结构下电极的工艺方法 |
| CN111640864A (zh) * | 2020-05-28 | 2020-09-08 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI854230B (zh) | 2021-05-21 | 2024-09-01 | 大陸商廈門半導體工業技術研發有限公司 | 半導體積體電路器件及其製造方法 |
| WO2024066427A1 (zh) * | 2022-09-27 | 2024-04-04 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| WO2024130965A1 (zh) * | 2022-12-21 | 2024-06-27 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7265570B2 (ja) | 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法 | |
| US11024802B2 (en) | Method of fabricating resistive memory | |
| US10497865B2 (en) | RRAM device and method for manufacturing the same | |
| US10236061B2 (en) | Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof | |
| TWI686931B (zh) | 三維記憶體陣列及其形成方法 | |
| CN112467029A (zh) | 一种半导体器件及其制造方法 | |
| TWI709166B (zh) | 電阻式隨機存取記憶體陣列及其製造方法 | |
| KR101942606B1 (ko) | 저항성 스위칭 메모리 소자들을 형성하는 방법 | |
| TW201411814A (zh) | 電阻式記憶胞、電阻式記憶陣列及其形成方法 | |
| CN111769196A (zh) | 阻变存储器、阻变元件及其制备方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| CN111640864A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN112467030B (zh) | 一种半导体器件及其制造方法 | |
| CN112687793A (zh) | 一种半导体器件及其制备方法 | |
| US10636967B2 (en) | Method for manufacturing electrode and resistive random access memory | |
| TWI828295B (zh) | 半導體元件及其製造方法 | |
| CN115768251A (zh) | 一种半导体器件及其制造方法 | |
| CN111640862B (zh) | 一种集成电路器件和其形成方法及电子设备 | |
| CN112420921B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN110752291B (zh) | 一种侧壁电极阻变存储结构及其制备方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114220915A (zh) | 一种半导体集成电路器件及其制造方法 | |
| TWI622128B (zh) | 電阻式隨機存取記憶體、其製造方法及其操作 | |
| CN112018235B (zh) | 半导体器件和半导体器件的制造方法 | |
| TWI851248B (zh) | 半導體器件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |