CN111640863B - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN111640863B CN111640863B CN202010423651.7A CN202010423651A CN111640863B CN 111640863 B CN111640863 B CN 111640863B CN 202010423651 A CN202010423651 A CN 202010423651A CN 111640863 B CN111640863 B CN 111640863B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- included angle
- angle structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 51
- 239000000463 material Substances 0.000 claims abstract description 97
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000008859 change Effects 0.000 claims abstract description 25
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- 239000001301 oxygen Substances 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 230000004888 barrier function Effects 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 210
- 230000008569 process Effects 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxygen anions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体集成电路器件及其制造方法。其中，在制造过程中，巧妙地利用蚀刻终止层在第一电极侧面形成一阶梯形状并暴露出第一电极的侧面；然后，在形成电阻转变层时，使电阻转变层覆盖在第一电极的侧面及上方，如此形成至少一个夹角结构；之后，在电阻转变层之上制备阻氧层等其他间质层，形成第一电极和第二电极之间的阻变材料层；在阻变材料层制备完毕后，可在其上形成绝缘层并在绝缘层中位于夹角结构上方、与第一电极相对的位置刻孔形成孔洞，并在孔洞内制备第二电极，使第一电极和第二电极在夹角结构处相对，以形成最大电场，从而控制导电细丝的生长位置和方向，改善RRAM器件转变参数的均匀性。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种电阻式随机存取存储器(RRAM)及其制造方法。
背景技术
近年来，以电阻转变效应为工作原理的电阻式随机存取存储器(ResistiveRandom Access Memory，RRAM)是最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可微缩性、三维集成潜力等方面都具有明显的优势。
电阻式随机存取存储器的基本结构为金属-阻变材料层-金属(MIM)结构，由上电极、阻变材料层和下电极三层组成，其中，阻变材料层中有一层是电阻转变层。电阻转变层为各种氧化薄膜材料，它在外加电压、电流等电信号的作用下会在不同电阻状态之间进行可逆的转变，电阻状态通常为高、低两种阻态，在多值存储或忆阻器中则有多种电阻态。
大多数情况下，刚制备得到的RRAM器件的材料中导电缺陷(金属阳离子或氧阴离子)很少，因而通常表现出具有很高电阻的初始阻态(IRS)，这时若实施一个电形成(Forming)过程，即给RRAM器件施加正电压，当电压增高到形成电压(VForming)时，器件将转变为低阻态(LRS)。在此过程中，电阻转变层产生了导电缺陷，导电缺陷连通形成了导电细丝，进而获得可重复的电阻转变效应。随后给器件施加负电压，当电压增大至重置电压临界值(VRESET)时，阻变材料层中的导电细丝断裂，器件从低阻态转变为高阻态(HRS)。再次施加正电压扫描，器件从高阻态转变为低阻态，导电细丝连通。
其中，导电细丝可能由氧化物自身分解出来的氧空位组成，也可能由电极引入的金属离子组成。但是，不管是哪种情况，导电细丝的生长过程都是随机的，不易控制，因此会造成RRAM器件转变参数的离散性较大。
目前，大多研究都集中通过优化器件的材料体系来改善RRAM器件转变参数的均匀性，例如，优化RRAM的功能层材料的晶格结构；采用活性电极(如：钛、和氮化钛等)代替传统的惰性电极；采用掺杂技术来改善器件的转变特性；在电极与电阻转变层之间增加薄层金属等。但这种方法，一方面会限制材料的选择范围、增加制造成本；另一方面，替代材料能带来的改善也非常有限。
因此，近年来越来越多的科研人员着力于研究导电细丝的各种形成机理，并试图从通过控制细丝的形成过程来达到改善RRAM器件转变参数的均匀性。
根据最新的研究成果，如果能够增强电阻转变层的局域电场就有可能控制导电细丝的生长位置和方向，但如何增强功能层薄膜中的局域电场还是亟待解决的一个技术问题。
发明内容
在本发明人对上述问题进行研究的过程中，发现两电极在夹角结构处产生的电场最大，如果能设法使上电极与下电极位于某个夹角结构的两侧，就可以利用夹角结构处较大的电场控制导电细丝的生长位置和方向。
基于以上发明思路，本发明人创造性地发明了一种半导体集成电路器件及其制备方法，使RRAM器件的阻变材料层形成夹角结构，并使上电极和下电极在夹角结构处相对，以形成最大电场，从而控制导电细丝的生长位置和方向。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：阻变材料层，具有至少一个夹角结构；第一电极和第二电极，分别位于夹角结构的两侧，第一电极和第二电极在夹角结构处相对，以在夹角结构处形成最大电场。
根据本发明实施例一实施方式，阻变材料层的一侧包括第一表面和第二表面，第一表面和第二表面连接形成第一夹角结构，其中第一表面和第二表面均与第一电极连接；阻变材料层的另一侧在与第一夹角结构对应的位置与第二电极连接，使第二电极与第一电极相对。
根据本发明实施例一实施方式，阻变材料层的一侧还包括第三表面，第三表面与第二表面连接形成第二夹角结构，其中第三表面和第二表面均与第一电极连接；阻变材料层的另一侧在与第二夹角结构对应的位置与第二电极连接，使第二电极与第一电极相对。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成第一电极；在第一电极之上形成阻变材料层，使阻变材料层具有至少一个夹角结构；在阻变材料层之上形成第二电极，使第二电极在夹角结构处与第一电极相对。
根据本发明实施例一实施方式，在底板上形成第一电极，包括：在底板上形成第一绝缘层；在第一绝缘层上形成蚀刻终止层；在蚀刻终止层上形成第一牺牲层；在第一牺牲层上刻孔，依次穿过第一牺牲层、蚀刻终止层和第一绝缘层形成孔洞；在第一牺牲层上和孔洞内沉积第一金属层；在第一金属层上形成填充层；移除第一牺牲层上方的填充层，保留孔洞内的填充层；移除第一牺牲层上方的第一金属层，保留孔洞内的金属层；移除蚀刻终止层上方的第一牺牲层，使第一金属层的部分侧面暴露出来形成第一电极。
根据本发明实施例一实施方式，在移除蚀刻终止层上方的第一牺牲层之后，方法还包括：在蚀刻终止层、第一金属层的侧面和填充层的上方沉积第二金属层，使第二金属层与第一金属层连接形成第一电极。
根据本发明实施例一实施方式，在第一电极之上形成阻变材料层，使阻变材料层具有至少一个夹角结构，包括：在第一电极之上形成阻变材料层以得到两个夹角结构：第一夹角结构和第二夹角结构，其中夹角结构覆盖在第一电极暴露出来的侧面和第一电极的上表面。
根据本发明实施例一实施方式，在阻变材料层之上形成第二电极，包括：在阻变材料层之上形成第二绝缘层；在第二绝缘层中与第一夹角结构处对应的位置刻孔形成第一孔洞使第一夹角结构暴露于第一孔洞的底部；在第一孔洞处制备第二电极。
根据本发明实施例一实施方式，在阻变材料层之上形成第二电极，包括：在阻变材料层之上形成第二绝缘层；在第二绝缘层中与第一夹角结构处对应的位置刻孔形成第一孔洞使第一夹角结构暴露于第一孔洞的底部，在第二夹角结构处对应的位置刻孔形成第二孔洞使第二夹角结构暴露于第二孔洞的底部；在第一孔洞和第二孔洞处制备第二电极。
本发明实施例一种半导体集成电路器件及其制造方法，在制造RRAM的过程中，巧妙地利用蚀刻终止层在第一电极侧面形成一阶梯形状并暴露出第一电极的侧面；然后，在形成电阻转变层时，使电阻转变层覆盖在第一电极的侧面及上方，如此形成至少一个夹角结构；之后，在电阻转变层之上制备阻氧层等其他间质层，形成第一电极和第二电极之间的阻变材料层；在阻变材料层制备完毕后，可在其上形成绝缘层并在绝缘层中位于夹角结构上方、与第一电极相对的位置刻孔形成孔洞，并在孔洞内制备第二电极，使第一电极和第二电极在夹角结构处相对，以形成最大电场，从而控制导电细丝的生长位置和方向，改善RRAM器件转变参数的均匀性。
需要理解的是，本发明的教导并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本发明的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明一实施例半导体集成电路器件的结构剖面示意图；
图2示出了本发明另一实施例半导体集成电路器件的结构剖面示意图；
图3示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图4示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图5示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图6示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图7示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图8示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图9示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图10示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图11示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图12示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：阻变材料层，具有至少一个夹角结构；第一电极和第二电极，分别位于夹角结构的两侧，第一电极和第二电极在夹角结构处相对，以在夹角结构处形成最大电场。
其中，阻变材料层是指第一电极和第二电极之间所有间质层的总和。此处的间质层，主要指用于实现电阻转变功能的电阻转变层、具有防止氧扩散导致半导体器件氧化的阻氧层(oxygen barrier layer)等。其中，电阻转变层的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。
夹角结构指任意两个以上表面连接后，在表面之间形成角度并具有一定空间的结构。在本发明实施例中，并不限定该夹角结构的具体形状、所处位置以及角度的大小等具体参数，实施者可以根据具体实施条件来确定。但从形成电场强弱的效果来说，锐角的效果最佳、其次是直角、再其次是钝角。
第一电极和第二电极可采用任何制造电极所使用的常用材料，包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。第一电极和第二电极分别位于所述夹角结构的两侧，这样，当给RRAM器件施加电压时，就可以在夹角结构处形成较强的电场，从而达到控制细丝的形成过程来达到改善RRAM器件转变参数的均匀性。
根据本发明实施例一实施方式，阻变材料层的一侧包括第一表面和第二表面，第一表面和第二表面连接形成第一夹角结构，其中第一表面和第二表面均与第一电极连接；阻变材料层的另一侧在与第一夹角结构对应的位置与第二电极连接，使第二电极与第一电极相对。
在这一实施方式中，阻变材料层的一侧通过第一表面和第二表面形成夹角结构，其中，阻变材料层下的第一电极结构可以是圆柱体的，也可以是沟槽状的，第一表面和第二表面也并不一定是平面、或是具有特定的形状。本实施方式也不限定第一表面和第二表面的连接方式，只要能形成夹角结构即可。
图1示出采用这一实施方式的一个实施例，所述实施例为一个电阻转变层对一个晶体管(1T1R)结构的RRAM。如图1所示，RRAM包括：阻变材料层108、第一金属层105和第二金属层107共同形成的下电极(第一电极)和上电极110(第二电极)。其中，阻变材料层108一侧的第一表面B1和第二表面B2形成第一夹角结构A1，且第一表面B1和第二表面B2均覆盖在下电极的第二金属层107上。上电极110位于阻变材料层108的另一侧与第一夹角结构A1对应的位置，与下电极相对。
根据本发明实施例一实施方式，阻变材料层的一侧还包括第三表面，第三表面与第二表面连接形成第二夹角结构，其中第三表面和第二表面均与第一电极连接；阻变材料层的另一侧在与第二夹角结构对应的位置与第二电极连接，使第二电极与第一电极相对。
在这一实施方式中，阻变材料层下的第一电极结构可以是圆柱体的，也可以是沟槽状的，第三表面也并不一定是平面、或是具有特定的形状，本实施方式也不限定第二表面和第三表面的连接方式，只要能形成夹角结构即可。
图2示出采用这一实施方式的一个实施例，所述实施例为一个电阻转变层对两个晶体管(1T2R)结构的RRAM。如图2所示，RRAM包括：阻变材料层108、第一金属层105和第二金属层107共同形成的下电极(第一电极)和与两个晶体管相连的上电极110(第二电极)。其中，阻变材料层108一侧的第一表面B1和第二表面B2形成第一夹角结构A1，第二表面B2和第三表面B3形成第二夹角A2，且第一表面B1、第二表面B2和第三表面B3均覆盖在下电极的第二金属层107上。两个上电极110位于阻变材料层108的另一侧，分别在第一夹角结构A1和第二夹角结构A2对应的位置与下电极相对。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的至少一种。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成第一电极；在第一电极之上形成阻变材料层，使阻变材料层具有至少一个夹角结构；在阻变材料层之上形成第二电极，使第二电极在夹角结构处与第一电极相对。
根据本发明实施例一实施方式，在底板上形成第一电极，包括：在底板上形成第一绝缘层；在第一绝缘层上形成蚀刻终止层；在蚀刻终止层上形成第一牺牲层；在第一牺牲层上刻孔，依次穿过第一牺牲层、蚀刻终止层和第一绝缘层形成孔洞；在第一牺牲层上和孔洞内沉积第一金属层；在第一金属层上形成填充层；移除第一牺牲层上方的填充层，保留孔洞内的填充层；移除第一牺牲层上方的第一金属层，保留孔洞内的金属层；移除蚀刻终止层上方的第一牺牲层，使第一金属层的部分侧面暴露出来形成第一电极。
根据本发明实施例一实施方式，在移除蚀刻终止层上方的第一牺牲层之后，方法还包括：在蚀刻终止层、第一金属层的侧面和填充层的上方沉积第二金属层，使第二金属层与第一金属层连接形成第一电极。
根据本发明实施例一实施方式，在第一电极之上形成阻变材料层，使阻变材料层具有至少一个夹角结构，包括：在第一电极之上形成阻变材料层以得到两个夹角结构：第一夹角结构和第二夹角结构，其中夹角结构覆盖在第一电极暴露出来的侧面和第一电极的上表面。
根据本发明实施例一实施方式，在阻变材料层之上形成第二电极，包括：在阻变材料层之上形成第二绝缘层；在第二绝缘层中与第一夹角结构处对应的位置刻孔形成第一孔洞使第一夹角结构暴露于第一孔洞的底部；在第一孔洞内制备第二电极。
根据本发明实施例一实施方式，在阻变材料层之上形成第二电极，包括：在阻变材料层之上形成第二绝缘层；在第二绝缘层中与第一夹角结构处对应的位置刻孔形成第一孔洞使第一夹角结构暴露于第一孔洞的底部，在第二夹角结构处对应的位置刻孔形成第二孔洞使第二夹角结构暴露于第二孔洞的底部；在第一孔洞内和第二孔洞内制备第二电极。
下面就结合图3至图10描述图1所示的本发明实施例的制造过程，包括：
步骤S210，获取一带有金属导线的底板101；
其中，本发明实施例所指的底板包括在其上已经埋设好的字线电路和可以与底板进行电导通的连接插塞，由于这些元器件均为现有技术，且制备方法也是该邻域内常用的制备方法，故不在此赘述。
步骤S220，在底板101之上形成第一绝缘层102；
其中，形成第一绝缘层的制备工艺主要是沉积绝缘材料，可以根据实施者的具体条件，选择具体的沉积方法，例如，化学气相沉积法。绝缘层的材料可以是任何适用的绝缘材料，例如氧化硅(SiOx)。
步骤S230，在第一绝缘层102上形成蚀刻终止层103；
其中，形成蚀刻终止层的制备工艺可以是化学气相沉积法。蚀刻终止层的材料包括氮化硅(Si3N4)和/或氮氧化硅(SiON)。
步骤S240，在蚀刻终止层103上形成第一牺牲层104；
其中，形成牺牲层的制备工艺可以是化学气相沉积法，牺牲层的材料可以使用氧化硅(SiOx)等。
步骤S250，在第一牺牲层104上刻孔，依次穿过第一牺牲层104、蚀刻终止层103和第一绝缘层102形成孔洞；
其中，刻孔所采用的工艺主要是先光刻然后蚀刻。
步骤S260，在第一牺牲层104上和孔洞内沉积第一金属层105；
其中，沉积法可以是化学气相沉积法、物理气相沉积法和原子层沉积法等，第一金属层所用的材料可以是钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)的至少一种。
步骤S270，在第一金属层上形成填充层106，得到如图3所示的结构；
其中，形成填充层的工艺可以是化学气相沉积法和原子层沉积法等，填充层所用材料可以为氮化钛(TiN)、氮化物或钨(W)、氮化硅(Si3N4),氮氧化硅(SiON)等。
步骤S280，移除第一牺牲层104上方的填充层106，保留孔洞内的填充层106；
步骤S290，移除第一牺牲层104上方的第一金属层105，保留孔洞内的金属层105，得到如图4所示的结构；
步骤S300，移除蚀刻终止层103上方的第一牺牲层104，使第一金属层105的部分侧面暴露出来，得到如图5所示的结构；
其中，上述步骤中的移除各层所采用的工艺可以是干蚀刻、湿蚀刻或是化学机械抛光等。
步骤S310，在蚀刻终止层103、第一金属层105的侧面和填充层106的上方沉积第二金属层107，使第二金属层107与第一金属层105连接形成第一电极，得到如图6所示的结构；
这里的沉积法主要采用原子层沉积法或化学气相沉积法，这样可以使第二金属层能完整地覆盖在第一金属层的侧面以及上方。第二金属层的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的至少一种。
需要说明的是，这一步也可以跳过直接使用第一金属层作为下电极，但这一步骤可以减少对下电极侧壁的损坏，并使更多部分的下电极位于夹角结构下，从而提高整个产品的耐用性。
步骤S320，在第二金属层107之上形成阻变材料层108以得到两个夹角结构，得到图7所示的结构；
如前所述，阻变材料层并不是单一的一层，而是多个间质层的总和，在本发明实施例中就包括电阻转变层和阻氧层。其中，每一层都可以通过原子层沉积法进行沉积，以使得各个间质层完整地覆盖在第二金属层的侧面以及上方。电阻转变层的材料可以是任意适用的阻变材料，例如，二氧化铪(HfO2)。阻氧层的材料可以是氧化铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)、氧化铪(HFOx)等可以阻止氧扩散的材料。
步骤S330，在阻变材料层108上形成第二绝缘层109，得到如图8所示的结构；
其中，形成第二绝缘层的工艺和材料与步骤120中，形成第一绝缘层的材料和工艺类似，故不再赘述。
步骤S340，在第二绝缘层109中与第一夹角结构处对应的位置刻孔形成第一刻孔，使第一夹角结构暴露于第一孔洞的底部，得到如图9所示的结构；
其中，刻孔所采用的工艺主要是先光刻然后蚀刻。
步骤S350，在第一孔洞内制备第二电极110，如此就得到如图10所示的结构，其中就包括图1所示的本发明实施例。
其中，制备第二电极110的过程可以是先用物理气相沉积方法或化学气相沉积方法沉积一层抓氧层(getting layer)之后，再沉积第二电极所用金属材料，例如钨(W)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等，填满孔洞。
下面结合图3至图8和图11至图12描述图2所示的本发明实施例的制造过程，包括执行：
步骤S210至步骤S230得到如图8所示的结构；
在步骤S340中，除了在第二绝缘层109中与第一夹角结构处对应的位置刻孔形成第一孔洞之外，还在第二夹角结构处对应的位置刻孔形成第二孔洞，使第一夹角结构暴露于第一孔洞的底部，第二夹角结构暴露于第二孔洞的底部，得到如图11所示的结构；
在步骤S250，除了在第一孔洞内制备第二电极110外，还在第二孔洞内制备第二电极110，如此就得到如图12所示的结构，其中就包括图2所示的本发明实施例。
以上步骤中，步骤S220至步骤S310用于在底板上形成第一电极；步骤S320用于在第一电极之上形成阻变材料层，使阻变材料层具有至少一个夹角结构；步骤S330至步骤S350，用于在阻变材料层之上形成第二电极，使第二电极在夹角结构处与第一电极相对。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
阻变材料层，具有两个夹角结构，所述阻变材料层的一侧包括第一表面和第二表面，所述第一表面和所述第二表面连接形成第一夹角结构，所述阻变材料层的一侧还包括第三表面，所述第三表面与所述第二表面连接形成第二夹角结构；
第一电极和两个第二电极，所述第一表面、所述第二表面和所述第三表面均覆盖在所述第一电极上，所述两个夹角结构分别位于所述第一电极的两侧，所述两个第二电极位于所述阻变材料层的另一侧，分别在所述第一夹角结构和所述第二夹角结构对应的位置与所述第一电极相对，以在所述夹角结构处形成最大电场。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述第一电极和第二电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。
3.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取一带有金属导线的底板；
在所述底板上形成第一电极；
在所述第一电极之上形成阻变材料层，使所述阻变材料层具有两个夹角结构，所述两个夹角结构分别位于所述第一电极的两侧，所述阻变材料层的一侧包括第一表面和第二表面，所述第一表面和所述第二表面连接形成第一夹角结构，所述阻变材料层的一侧还包括第三表面，所述第三表面与所述第二表面连接形成第二夹角结构；
在所述阻变材料层之上形成两个第二电极，使所述第一表面、所述第二表面和所述第三表面均覆盖在所述第一电极上，所述两个第二电极位于所述阻变材料层的另一侧，分别在所述第一夹角结构和所述第二夹角结构对应的位置与所述第一电极相对。
4.根据权利要求3所述的方法，其特征在于，所述在所述底板上形成第一电极，包括：
在所述底板上形成第一绝缘层；
在所述第一绝缘层上形成蚀刻终止层；
在所述蚀刻终止层上形成第一牺牲层；
在所述第一牺牲层上刻孔，依次穿过所述第一牺牲层、蚀刻终止层和第一绝缘层形成孔洞；
在所述第一牺牲层上和所述孔洞内沉积第一金属层；
在所述第一金属层上形成填充层；
移除所述第一牺牲层上方的填充层，保留所述孔洞内的填充层；
移除所述第一牺牲层上方的第一金属层，保留所述孔洞内的金属层；
移除所述蚀刻终止层上方的第一牺牲层，使所述第一金属层的部分侧面暴露出来形成第一电极。
5.根据权利要求4所述的方法，其特征在于，在所述移除所述蚀刻终止层上方的第一牺牲层之后，所述方法还包括：
在所述蚀刻终止层、所述第一金属层的侧面和所述填充层的上方沉积第二金属层，使所述第二金属层与所述第一金属层连接形成第一电极。
6.根据权利要求4或5所述的方法，其特征在于，所述在所述第一电极之上形成所述阻变材料层，使所述阻变材料层具有两个夹角结构，所述两个夹角结构分别位于所述第一电极的两侧，包括：
在所述第一电极之上形成阻变材料层以得到两个夹角结构：第一夹角结构和第二夹角结构，其中所述夹角结构覆盖在所述第一电极暴露出来的侧面和所述第一电极的上表面。
7.根据权利要求6所述的方法，其特征在于，在所述阻变材料层之上形成第二电极，包括：
在所述阻变材料层之上形成第二绝缘层；
在所述第二绝缘层中与所述第一夹角结构处对应的位置刻孔形成第一孔洞使所述第一夹角结构暴露于所述第一孔洞的底部；
在所述第一孔洞内制备第二电极。
8.根据权利要求6所述的方法，其特征在于，在所述阻变材料层之上形成第二电极，包括：
在所述阻变材料层之上形成第二绝缘层；
在所述第二绝缘层中与所述第一夹角结构处对应的位置刻孔形成第一孔洞使所述第一夹角结构暴露于所述第一孔洞的底部，在所述第二夹角结构处对应的位置刻孔形成第二孔洞使所述第二夹角结构暴露于所述第二孔洞的底部；
在所述第一孔洞内和第二孔洞内制备第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010423651.7A CN111640863B (zh) | 2020-05-19 | 2020-05-19 | 一种半导体集成电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010423651.7A CN111640863B (zh) | 2020-05-19 | 2020-05-19 | 一种半导体集成电路器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640863A CN111640863A (zh) | 2020-09-08 |
| CN111640863B true CN111640863B (zh) | 2023-12-19 |
Family
ID=72330290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010423651.7A Active CN111640863B (zh) | 2020-05-19 | 2020-05-19 | 一种半导体集成电路器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640863B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380947B (zh) * | 2021-05-21 | 2023-12-19 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105940516A (zh) * | 2014-02-19 | 2016-09-14 | 密克罗奇普技术公司 | 具有减少的传导路径区域的电阻式存储器单元 |
| CN106206940A (zh) * | 2015-06-01 | 2016-12-07 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN106298832A (zh) * | 2015-06-11 | 2017-01-04 | 复旦大学 | 一种非易失性存储元件及制造方法 |
| CN107978675A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存储器存储单元及其制作方法、电子装置 |
| TW201828515A (zh) * | 2017-01-23 | 2018-08-01 | 聯華電子股份有限公司 | 電阻式記憶體及其製作方法 |
| CN109841733A (zh) * | 2017-11-09 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 存储器件及其形成方法 |
| CN110021704A (zh) * | 2017-11-29 | 2019-07-16 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9985203B2 (en) * | 2013-11-15 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company | Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making |
| US10608179B2 (en) * | 2017-11-30 | 2020-03-31 | International Business Machines Corporation | Resistive random access memory with metal fin electrode |
-
2020
- 2020-05-19 CN CN202010423651.7A patent/CN111640863B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105940516A (zh) * | 2014-02-19 | 2016-09-14 | 密克罗奇普技术公司 | 具有减少的传导路径区域的电阻式存储器单元 |
| CN106206940A (zh) * | 2015-06-01 | 2016-12-07 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN106298832A (zh) * | 2015-06-11 | 2017-01-04 | 复旦大学 | 一种非易失性存储元件及制造方法 |
| CN107978675A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存储器存储单元及其制作方法、电子装置 |
| TW201828515A (zh) * | 2017-01-23 | 2018-08-01 | 聯華電子股份有限公司 | 電阻式記憶體及其製作方法 |
| CN109841733A (zh) * | 2017-11-09 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 存储器件及其形成方法 |
| CN110021704A (zh) * | 2017-11-29 | 2019-07-16 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640863A (zh) | 2020-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833898B2 (en) | Method for manufacturing resistance RAM device | |
| KR100852206B1 (ko) | 저항 메모리 소자 및 그 제조 방법. | |
| US8933427B2 (en) | Variable resistance memory device and method for fabricating the same | |
| CN104124257B (zh) | 三维可变电阻存储器件及其制造方法 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| EP2202816B1 (en) | Method for manufacturing a resistive switching memory device | |
| US8035095B2 (en) | Resistive random access memory device | |
| US8618526B2 (en) | Nonvolatile memory device and manufacturing method thereof | |
| KR101375434B1 (ko) | 칼코게나이드 메모리 액세스 장치의 자기-정렬 성장 방법 | |
| TWI405331B (zh) | 電阻切換式記憶體 | |
| JP2014216646A (ja) | 抵抗変化型メモリ装置の製造方法 | |
| US9972778B2 (en) | Guided path for forming a conductive filament in RRAM | |
| WO2014003396A1 (ko) | 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| KR20140058278A (ko) | 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US7897959B2 (en) | Phase change memory device having a word line contact | |
| US20090302301A1 (en) | Resistance ram device having a carbon nano-tube and method for manufacturing the same | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| CN111640864A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| WO2009122349A2 (en) | Vertical phase change memory cell | |
| CN109216402A (zh) | 可变电阻存储器件及形成可变电阻存储器件的方法 | |
| TW201601288A (zh) | 電阻式非揮發性記憶體裝置及其製造方法 | |
| US9196656B2 (en) | Nonvolatile memory devices | |
| CN111584495A (zh) | 电阻式随机存取存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |