CN113380947B - 一种半导体集成电路器件及其制造方法 - Google Patents

Abstract

本申请公开了一种半导体集成电路器件机器制造方法，在该半导体集成电路器件中，阻变式存储器单元中的一个电极直接与金属层连接，减免了使用其他金属材料(例如，钨)对连接插塞进行填充并进行抛光的步骤。如此，既减少了制造工序，也相应减少了因抛光而产生的不同程度的凹陷，从而提高了阻变式存储器阻变性能的均匀性，使半导体集成电路器件的品质更高。此外，由于本申请实施例巧妙地利用原有连接插塞所在的沟槽形成沟槽结构的阻变层，使得整个阻变式存储单元嵌入到原有连接插塞所在的沟槽中，从而使单个阻变式存储单元的结构更为紧凑，各阻变式存储单元之间的间隙更小，进而能更好地满足微缩化和高密度的需求。

Description

一种半导体集成电路器件及其制造方法

技术领域

本申请涉及半导体器件领域，尤其涉及一种阻变式存储器(RRAM)及其制造方法。

背景技术

近些年来，由于阻变式存储器具有速度快、可靠性高、非挥发、高密度和可用于多值存储等能较好地满足现在新兴应用领域需求的特性，越来越受关注，也成为半导体领域的一个研究热点。

特别是，为了进一步提高阻变式存储器的空间利用率以满足日益增长的微缩化需求，阻变式存储器普遍采用堆叠结构。在这种情况下，往往需要在上下相邻的阻变式存储器之间进行连接。

目前，通常采用柱状结构的连接插塞(Via)在上下金属层之间进行连接，而连接插塞通常由金属材料，例如，金属钨(W)沉积而成，相应地，设置有连接插塞(Via)的这层结构也被称为金属互联层(Contact)。

本申请的发明人发现当填充连接插塞的颗粒度较大时，在使用化学机械抛光工艺(Chemical Mechanical Polishing，CMP)抛光之后，会形成不同程度的凹陷，从而影响到阻变式存储器阻变性能(特别是Forming/Set/Reset操作条件)的均匀性。

因此，如何避免在金属互连层形成不同程度凹陷，进一步提高阻变式存储器阻变性能的均匀性就成为亟需解决的一个技术问题。

发明内容

针对上述技术问题，本发明人创造性地提供了一种半导体集成电路器件及其制备方法。

根据本申请实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：第一金属层；阻变式存储器单元，阻变式存储器单元包括阻变层、第一电极和第二电极，其中，阻变层为沟槽结构，第一电极和第二电极分别位于沟槽结构的上下两侧且相对，第一电极与第一金属层直接连接。

可选地，第一电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。

可选地，第二电极的长度小于第一电极的长度。

可选地，阻变式存储器单元还包括：抓氧层，位于阻变层与第二电极之间。

根据本申请实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取带有第一金属层的衬底；在第一金属层上方沉积电介质材料形成电介质层；在电介质层上进行刻槽形成第一槽洞；在第一槽洞内沉积第一电极材料，使第一电极材料与第一金属层直接连接；对第一电极材料进行刻蚀，使第一电极材料低于第一槽洞的顶部形成第一电极，并在第一电极上方形成第二槽洞；在第二槽洞内沉积阻变层材料形成沟槽结构的阻变层；在阻变层之上沉积第二电极材料形成第二电极，使第二电极与第一电极相对。

可选地，在第一槽洞内沉积第一电极材料，包括：使用化学气相沉积工艺或原子沉积工艺在第一槽洞内沉积第一电极材料。

可选地，在阻变层之上沉积第二电极材料形成第二电极之前，该方法还包括：在阻变层之上沉积抓氧层材料形成抓氧层；相应地，在阻变层之上沉积第二电极材料形成第二电极，包括：在抓氧层之上沉积第二电极材料形成第二电极。

可选地，在阻变层之上沉积第二电极材料形成第二电极，包括：在阻变层之上沉积第二电极材料；移除电介质层之上的结构以形成第二电极，并使阻变式存储器单元与电介质层齐平。

可选地，在阻变层之上沉积第二电极材料，包括：使用化学气相沉积工艺或原子沉积工艺，在阻变层之上沉积第二电极材料。

可选地，移除电介质层之上的结构，包括：使用化学机械抛光工艺移除电介质层之上的结构。

本申请实施例提供一种半导体集成电路器件机器制造方法，在该半导体集成电路器件中，阻变式存储器单元中的一个电极直接与金属层连接，减免了使用其他金属材料(例如，钨)对连接插塞进行填充并进行抛光的步骤。

如此，既减少了制造工序，也相应减少了因抛光而产生的不同程度的凹陷，从而提高了阻变式存储器阻变性能的均匀性，使半导体集成电路器件的品质更高。

此外，由于本申请实施例巧妙地利用原有连接插塞所在的沟槽形成沟槽结构的阻变层，使得整个阻变式存储单元嵌入到原有连接插塞所在的沟槽中，从而使单个阻变式存储单元的结构更为紧凑，各阻变式存储单元之间的间隙更小，进而能更好地满足微缩化和高密度的需求。

需要理解的是，本申请实施例的实施并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本申请实施例的其他实施方式还能够实现上面未提到的有益效果。

附图说明

通过参考附图并阅读下文的详细描述，可使得本申请实施例的上述目的、特征和优点变得更易于理解。在附图中，将以示例性而非限制性的方式示出了本申请的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了现有技术一阻变式存储器的堆叠结构示意图；

图2示出了图1所示的阻变式存储器中连接插塞连接某一阻变式存储单元和金属层的结构剖面示意图；

图3示出了本申请半导体集成电路器件一实施例的结构剖面示意图；

图4示出了本申请半导体集成电路器件一实施例制造过程示意图；

图5示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图6示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图7示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图8示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图9示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图10示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图；

图11示出了本申请半导体集成电路器件一实施例制造过程中某一阶段的结构剖面示意图。

具体实施方式

为使本申请的目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示出了现有技术中，阻变式存储器常用的一种堆叠结构，其中，最下方是带有金属层101^～的衬底，在金属层之上设置有连接插塞102^～，该连接插塞由金属钨(W)填充而成，在连接插塞之上连接有阻变式存储器单元103^～，在阻变式存储器单元103^～还连接有其他金属材料层，各个金属层之间也通过金属材材料的连接插塞进行连接。

进一步地，图2示出了图1所示的阻变式存储器中连接插塞102^～连接阻变式存储单元103^～和金属层101^～的结构剖面示意图，其中，阻变式存储单元103^～包括第一电极1031^～、阻变层1032^～、抓氧层1033^～和第二电极1034^～。如图2所示，连接插塞102^～是金属材料(例如，钨)填充而成的，而在制造连接插塞102^～之上的阻变式存储单元103^～之前，需要对连接插塞102^～进行化学机器抛光。但由于钨等颗粒度较大的金属材料在沉积时排列得不是很紧密，因此会在进行完化学机器抛光之后出现如连接插塞102^～顶端所示的凹陷，进而会持续影响后续制造工艺，使依次沉积形成的第一电极1031^～、阻变层1032^～、抓氧层1033^～和第二电极1034^～也随之产生凹陷。

此外，由于凹陷的程度通常取决于金属材料钨在沉积时的排列情况，而金属材料钨在沉积时的排列情况有很大的随机性。因此，在图1所示的各个阻变式存储单元所形成的凹陷程度也会各不同，最终导致图1所示的堆叠结构的阻变式存储器的表面非常粗糙，阻变性能的均匀性较差，进而影响到阻变式存储器阻变性能的均匀性。

为了解决上述问题，本申请实施例提供了一种半导体集成电路器件，如图3所示，该半导体集成电路器件包括：第一金属层101；阻变式存储器单元，阻变式存储器单元包括阻变层1032、第一电极1031和第二电极1034，其中，阻变层1032为沟槽结构，第一电极1031和第二电极1034分别位于沟槽结构的上下两侧且相对，第一电极1031与第一金属层101直接连接。

其中，所述第一金属层可以是衬底上携带的各种电路形成的金属层；也可以是堆叠结构中其它半导体集成电路器件中的某些部件所形成的金属层等。例如，图3所示的第一金属层101，或相邻的另一阻变式存储单元的第一电极1031或第二电极1034。

阻变层1032可以由任何适用的阻变材料中的一种或多种制备而成，例如，氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)等。

第一电极1031和第二电极1034的材料可以采用任何适用的电极材料制造而成。可以由一种材料制造而成，也可以由几种电极材料以不同的排列方式组合而成的。常用的的电极材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。

需要说明的是，在图3所示的本申请实施例半导体集成电路器件中，第一电极为底电极，但在实际应用中，第一电极也可以是顶电极，或是其它布局结构中两个电极中的任意一个电极。

通过对比图2所示的现有技术中常常采用的半导体集成电路器件结构和图3所示的本申请实施例半导体集成电路器件，可以看出：本申请实施例半导体集成电路器件没有使用其他金属材料，例如，钨(W)填充连接插塞，也无须对其他金属材料进行抛光，而是使用第一电极材料替代其他金属材料与第一金属层直接相连。如此，就不会形成如图2中连接插塞102^～顶端所示的凹陷，从而提高了阻变式存储器阻变性能的均匀性，使阻变性能更佳。

此外，由于将第一电极材料填充进原有连接插塞的槽洞内所形成的电极结构更简洁，界面更少，所产生的界面效应(interface effect)的负面影响也会相应降低。

而且，本申请实施例巧妙地利用原有连接插塞所在的沟槽形成沟槽结构的阻变层，使得整个阻变式存储单元嵌入到原有连接插塞所在的沟槽中，使单个阻变式存储单元的高度更低，各阻变式存储单元之间的间隙更小，进而能更好地满足微缩化和高密度的需求。

另一方面，从半导体集成电路器件的制造工艺上讲，由于减免了使用其他金属材料，例如，钨(W)对连接插塞进行填充并进行抛光的步骤，还可相应简化制造工序。

可选地，第一电极的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的至少一种。

由于上述电极材料颗粒度较小，可通过适宜的制造工艺，例如，化学气相沉积工艺或原子气相沉积工艺得到台阶覆盖率良好的非晶体状结构，从而形成更为平坦的表面，可克服凹陷表面所导致的阻变性能不均匀性和品质不佳的问题。

可选地，如图3所示，第二电极1034的长度小于第一电极1031的长度。

其中，在如图3所示的半导体集成电路器件中，电极的长度指水平方向最左端到最右端的距离。当第二电极的长度小于第一电极的长度时，电场更为集中，从而使阻变式存储器单元的阻变性能更好。

可选地，如图3所示，阻变式存储器单元还包括：抓氧层1033，位于阻变层1032与第二电极1034之间。

抓氧层(getting layer)可以吸引或储备更多的氧，以使导电细丝地形成更为稳定，从而可增强阻变式存储器单元的阻变性能。

进一步地，本申请实施例还提供一种半导体集成电路器件的制造方法，如图4所示，该方法包括：

步骤S410，获取带有第一金属层101的衬底；

其中，衬底是具有特定晶面和适当电学、光学和机械特性的用于生长外延层的洁净单晶薄片。第一金属层101主要包含与电源连通的各种电路。电路与第一电极和第二电极电连通后，可以在通电后施加电压形成导电细丝。

步骤S420，在第一金属层101上方沉积电介质材料形成电介质层104，得到如图5所示的结构；

其中，电介质材料可以是任何适用的电介质材料，例如，氧化硅、氮化硅或超低k介质材料(Ultra Low K，ULK)等。

步骤S430，在电介质层104上进行刻槽形成第一槽洞103，得到如图6所示的结构；

其中，刻槽所采用任何适用的工艺，例如，根据预先设计的图案或形状先光刻，然后蚀刻。

步骤S440，在第一槽洞103内沉积第一电极材料，使第一电极材料1031与第一金属层直接连接，得到如图7所示的结构；

其中，在第一槽洞内沉积第一电极材料时，可采用任何适用的沉积方法沉积任何适用的电极材料。常用的沉积方法包括化学气相沉积法、物理气相沉积或原子层沉积等。常用的电极材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。

可选地，在第一槽洞内沉积第一电极材料时，可使用化学气相沉积工艺或原子沉积工艺在第一槽洞内沉积第一电极材料。

通常物理气相沉积法沉积得到电极层是晶体状结构的，表面较粗糙。当所用金属材料颗粒度较大的情况下，有可能会出现填充空隙，从而导致电容电阻增大，也会对阻变式存储单元的阻变性能产生负面影响。

而化学气相沉积法沉积或原子沉积工艺得到电极层是非晶体状结构的，表面较平整。因此，更有利于提高阻变式存储单元阻变性能的均匀性。

步骤S450，对第一电极材料1031进行刻蚀，使第一电极材料低于第一槽洞103的顶部形成第一电极1031，并在第一电极1031上方形成第二槽洞103a，得到如图8所示的结构；

其中，对第一电极材料进行刻蚀时，可采用干蚀(Dry Etec)、湿蚀(Wet Etec)或化学机械抛光工艺，以在第一电极上方形成第二沟槽。

步骤S460，在第二槽洞103a内沉积阻变层材料形成沟槽结构的阻变层1032，得到如图9所示的结构；

在第二槽洞103a内沉积阻变层材料形成沟槽结构的阻变层1032时，可采用任何适用的沉积方法沉积任何适用的阻变材料来实现。

常用的阻变材料包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)等。

此外，在沉积阻变层1032时，可以是沉积单层阻变材料，也可以是逐层沉积多种阻变材料所形成的，在本发明实施例中，对阻变层的具体结构和制造工艺并不加以限定。

可选地，在阻变层1031之上沉积第二电极材料形成第二电极1034之前，该方法还包括：在阻变层1031之上沉积抓氧层材料形成抓氧层1033，得到如图10所示的结构；

通常，在沉积电极材料得到第二电极之前，会用物理气相沉积方法或化学气相沉积方法形成抓氧层(getting layer)，以吸引或储备更多的氧，使导电细丝的形成更为稳定。常用的抓氧层材料主要包括钛(Ti)和袒(Ta)等。

需要说明的是，抓氧层1033并不是实施本发明半导体集成电路器件所必须的结构，是为提高产品性能而设置的增益结构。

步骤S470，在阻变层之1032上沉积第二电极材料形成第二电极1034，使第二电极1034与第一电极1031相对。

如果，在阻变层1031之上沉积第二电极材料形成第二电极1034之前，在阻变层1031之上，先沉积了抓氧层材料形成抓氧层1033，则步骤S470为在抓氧层1033之上沉积第二电极材料形成第二电极1034，得到如图11所示的结构。

如果，在阻变层1031之上沉积第二电极材料形成第二电极1034之前，没有沉积了抓氧层材料，则可直接在形成阻变层1031之上沉积第二电极材料形成第二电极1034，得到类似图11但不包含抓氧层1033的结构。

在沉积第二电极材料得到第二电极1034时，可采用任何适用的沉积方法沉积任何适用的一种或几种电极材料。常用的沉积工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。常用的电极材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。

但由于化学气相沉积法沉积或原子沉积工艺得到电极层是非晶体状结构的，表面较平整。因此，推荐使用化学气相沉积法工艺和原子层沉积工艺，在阻变层之上沉积第二电极材料得到第二电极1034。

此外，由于阻变式存储器通常是由多个阻变式存储器单元形成的，各个阻变式存储器单元之间需要彼此绝缘。因此，在得到类似于图11所示的结构(包含或不包含抓氧层1033)之后，需要对阻变式存储器单元进行图案化处理，例如，根据预先设计的图案或形状进行先光刻再刻蚀，或者直接适用抛光工具移除上端非必须的结构。

而通常，如果是进行垂直方向的刻蚀，由于需刻蚀不同种类的film,乾蚀刻容易刻蚀不干净,残留的film造成短路。因此，更推荐在阻变层之上沉积第二电极材料之后，采用抛光的方式移除电介质层104之上的结构以形成第二电极1034，并使阻变式存储器单元与电介质层104齐平，得到如图3所示的半导体集成电路器件。

如此，得到的半导体集成电路器件的高度更低，体积更小，结构也更紧密，能更好地满足微缩化需求。

可选地，移除电介质层之上的结构时，可使用化学机械抛光工艺移除电介质层之上的结构。

化学机械抛光技术是集成电路制造中获得全局平坦化的一种手段，这种工艺就是为了能够获得既平坦、又无划痕和杂质玷污的表面而专门设计的。通过该工艺得到的半导体集成电路器件，表面更平坦，阻变式存储器的阻变性能更均匀。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：

第一金属层，所述第一金属层为衬底上携带的电路形成的金属层，或，堆叠结构中其它半导体集成电路器件中的部件所形成的金属层；所述第一金属层上方形成有电介质层，所述电介质层上形成有第一槽洞；

阻变式存储器单元，所述阻变式存储器单元包括阻变层、第一电极和第二电极，其中，所述阻变层为沟槽结构，所述第一电极和所述第二电极分别位于所述沟槽结构的上下两侧且相对，所述第一电极与所述第一金属层直接连接；所述阻变式存储器单元嵌入所述第一槽洞；

所述阻变式存储器单元还包括：

抓氧层，位于所述阻变层与所述第二电极之间。

2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述第一电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。

3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述第二电极的长度小于所述第一电极的长度。

4.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：

获取带有第一金属层的衬底，所述第一金属层为衬底上携带的电路形成的金属层，或，堆叠结构中其它半导体集成电路器件中的部件所形成的金属层；

在所述第一金属层上方沉积电介质材料形成电介质层；

在所述电介质层上进行刻槽形成第一槽洞；

在所述第一槽洞内沉积第一电极材料，使所述第一电极材料与所述第一金属层直接连接；

对所述第一电极材料进行刻蚀，使所述第一电极材料低于所述第一槽洞的顶部形成第一电极，并在所述第一电极上方形成第二槽洞；

在所述第二槽洞内沉积阻变层材料形成沟槽结构的阻变层；

在所述阻变层之上沉积第二电极材料形成第二电极，使所述第二电极与所述第一电极相对；

在所述阻变层之上沉积第二电极材料形成第二电极之前，所述方法还包括：

在所述阻变层之上沉积抓氧层材料形成抓氧层；

相应地，在所述阻变层之上沉积第二电极材料形成第二电极，包括：

在所述抓氧层之上沉积第二电极材料形成第二电极。

5.根据权利要求4所述的方法，其特征在于，所述在所述第一槽洞内沉积第一电极材料，包括：

使用化学气相沉积工艺或原子沉积工艺在所述第一槽洞内沉积第一电极材料。

6.根据权利要求4所述的方法，其特征在于，所述在所述阻变层之上沉积第二电极材料形成第二电极，包括：

在所述阻变层之上沉积第二电极材料；

移除所述电介质层之上的结构以形成第二电极，并使阻变式存储器单元与所述电介质层齐平。

7.根据权利要求6所述的方法，其特征在于，在所述阻变层之上沉积第二电极材料，包括：

使用化学气相沉积工艺或原子沉积工艺，在所述阻变层之上沉积第二电极材料。

8.根据权利要求6所述的方法，其特征在于，所述移除所述电介质层之上的结构，包括：

使用化学机械抛光工艺移除所述电介质层之上的结构。