CN111640864A - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN111640864A CN111640864A CN202010468385.XA CN202010468385A CN111640864A CN 111640864 A CN111640864 A CN 111640864A CN 202010468385 A CN202010468385 A CN 202010468385A CN 111640864 A CN111640864 A CN 111640864A
- Authority
- CN
- China
- Prior art keywords
- electrode
- material layer
- layer
- integrated circuit
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 104
- 230000008859 change Effects 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000007517 polishing process Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 23
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例公开了一种半导体集成电路器件及其制造方法。该方法包括：首先，在第一电极的上方和侧壁沉积阻变材料层和第二电极；之后，使用化学机械抛光工艺(CMP)一次磨去顶部，使阻变材料层形成于第一电极的侧壁，并在水平方向形成导电细丝。化学机械抛光工艺一次去除顶部的工艺可大大减少对阻变材料层的损伤，对导电细丝形成的影响较小，从而改善了现有制造工艺对电阻转变层的损伤问题。此外，使用该制造方法制备半导体集成电路器件还大大简化了现有制造工艺的程序，进一步降低了制造成本，具有非常突出的有益效果。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种电阻式随机存取存储器(RRAM)及其制造方法。
背景技术
近年来，以电阻转变效应为工作原理的电阻式随机存取存储器(ResistiveRandom Access Memory，RRAM)是最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可微缩性、三维集成潜力等方面都具有明显的优势。
通常，RRAM的基本结构为金属-绝缘体-金属(MIM)结构，除了实现基本功能的第一电极、电阻变换层和第二电极之外，往往还设置有一些功能辅助层以增强功能或是防止漏电、氧扩散等功能损害，例如阻氧层(oxygen barrier layer)、抓氧层(oxygen gettinglayer)等。这些基本功能层以及功能辅助层堆叠在一起就形成了RRAM。
在制备RRAM时，往往需要一层一层地沉积各种材料形成堆叠结构，然后再通过刻蚀来定义RRAM阵列。但在刻蚀时，由于各种材料的刻蚀率不同，如果采用一次刻蚀来完成，很容易造成侧壁的损伤。对于平面叠加形成的RRAM结构，第一电极和第二电极上下相对，侧壁的损伤就会直接影响导电细丝的形成，并影响整个RRAM的稳定性。
为此，现有工艺大多，采用每沉积一层就刻蚀一层的方式来减轻侧壁损伤，但这一解决方案增加了制造工艺的复杂性。
由此可见，如何在减轻侧壁损伤对导电细丝形成的影响，并进一步简化RRAM的制造工艺是尚待解决的一个技术问题。
发明内容
针对以上技术问题，在本发明人创造性地发明了一种半导体集成电路器件及其制备方法。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：第一电极；阻变材料层，设置在非水平方向，阻变材料层的一侧与第一电极的侧壁连接，另一侧与第二电极连接；第二电极具有非水平方向的第一部分，其中，第一部分与阻变材料层的一侧连接并与阻变材料层另一侧连接的第一电极相对，以在水平方向形成导电细丝。
根据本发明实施例一实施方式，第二电极还具有水平方向的第二部分，第二部分与第一部分连接。
根据本发明实施例一实施方式，半导体集成电路器件还包括：至少一个导电金属，设置在第二电极的第二部分的上方，并与第二电极的第二部分连接。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括钛、钽、铝、氮化钛或氮化钽。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，其特征在于，该方法包括：获取一带有金属导线的底板；在底板上形成第一电极，使第一电极的侧壁暴露出来；在第一电极的侧壁形成阻变材料层，使阻变材料层的一侧与第一电极的侧壁连接；在阻变材料层的另一侧形成第二电极，使第二电极具有非水平方向的第一部分，其中，第一部分与阻变材料层的一侧连接并与阻变材料层另一侧连接的第一电极相对，以在水平方向形成导电细丝。
根据本发明实施例一实施方式，在底板上形成第一电极，包括：在底板上沉积第一金属层；对金属层进行蚀刻以形成第一电极，并使第一电极的侧壁暴露出来。
根据本发明实施例一实施方式，在第一电极的侧壁形成阻变材料层，包括：在第一电极上沉积阻变材料层，使阻变材料层覆盖在第一电极的侧壁和上方。
根据本发明实施例一实施方式，在阻变材料层的另一侧形成第二电极，包括：在阻变材料层之上沉积第二金属层；对第二金属层和阻变材料层进行蚀刻。
根据本发明实施例一实施方式，在对第二金属层和阻变材料层进行蚀刻之后，该方法还包括：采用化学机械抛光工艺磨去第一电极上方的部分阻变材料层以及位于部分阻变材料层上方的部分第二金属层。
根据本发明实施例一实施方式，在在阻变材料层的另一侧形成第二电极之后，该方法还包括：在第二电极上沉积超低介质层；在超低介质层上进行刻孔得到至少一个孔洞，使第二电极暴露于孔洞底部；在孔洞内制备导电金属，使导电金属与第二电极连接。
本发明实施例公开了一种半导体集成电路器件及其制造方法。该方法包括：首先，在第一电极的上方和侧壁沉积阻变材料层和第二电极；之后，使用化学机械抛光工艺(CMP)一次磨去顶部，使阻变材料层形成于第一电极的侧壁，并在水平方向形成导电细丝。化学机械抛光工艺一次去除顶部的工艺可大大减少对阻变材料层的损伤，对导电细丝形成的影响较小，从而解决了现有制造工艺对电阻转变层的损伤问题。此外，使用该制造方法制备半导体集成电路器件还大大简化了现有制造工艺的程序，进一步降低了制造成本，具有非常突出的有益效果。
需要理解的是，本发明的教导并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本发明的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明实施例半导体集成电路器件结构刨面示意图；
图2示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图3示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图4示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图5示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图6示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图7示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图8示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图9示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参考图1，本发明实施例提供了一种半导体集成电路器件，包括：第一电极102；阻变材料层103，设置在非水平方向，阻变材料层103的一侧与第一电极102的侧壁连接，另一侧与第二电极104连接；第二电极104具有非水平方向的第一部分B1，其中，第一部分B1与阻变材料层103的一侧连接并与阻变材料层103另一侧连接的第一电极102相对，以在水平方向形成导电细丝。
其中，阻变材料层103是指第一电极102和第二电极104之间所有间质层的总和。所谓的间质层，主要指用于实现电阻转变功能的电阻转变层、具有防止氧扩散导致半导体器件氧化的阻氧层(oxygen barrier layer)等。其中，电阻转变层的材料可以包括氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的一种或多种。
第一电极102和第二电极104则是金属层-阻变材料层-金属层(MIM)结构中的金属层，可采用任何制造电极所使用的常用材料，包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。
第一电极102、第二电极104和阻变材料层103的上表面是通过化学机械抛光工艺(CMP)磨平的，可大大减少侧壁损伤的问题；而第一电极102、第二电极104和阻变材料层103的下表面都是沉积形成的表面，也不存在侧壁损伤的问题。因此，在施加电压后，第一电极102和第二电极104非水平方向的第一部分B1就可以在非水平方向的阻变材料层103中的电阻转变层中形成导电细丝，进而也大大降低了侧壁损伤对形成导电细丝的影响。
根据本发明实施例一实施方式，第二电极104还具有水平方向的第二部分B2，第二部分B2与第一部分B1连接。
由于第二电极104还需要与一个导电金属连接以接受电压，而导电金属通常都是以非水平方向沉积形成的，因此第二电极104还设置有第二方向部分B2。
第二方向部分B2通常设置在半导体集成电路器件靠下的部分，这样可以缩短逻辑区导电金属的高度更充分地利用空间，以进一步满足微缩化的需求。
根据本发明实施例一实施方式，半导体集成电路器件还包括：至少一个导电金属，设置在第二电极104的第二部分B2的上方，并与第二电极104的第二部分B2连接。
第二电极104的第二方向部分B2可以根据需要与至少一个导电金属连接，很容易实现一个晶体管连接两个记忆单元(1T2R)的结构，甚至还可以实现一个晶体管连接多个记忆单元(1TNR)的结构。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括钛、钽、铝、氮化钛或氮化钽。
进一步地，基于以上半导体集成电路器件，本发明实施例还提供一种制造该半导体集成电路器件的制造方法。该方法包括：获取一带有金属导线的底板；在底板上形成第一电极，使第一电极的侧壁暴露出来；在第一电极的侧壁形成阻变材料层，使阻变材料层的一侧与第一电极的侧壁连接；在阻变材料层的另一侧形成第二电极，使第二电极非水平方向的第一部分，其中，第一部分与阻变材料层的一侧连接并与阻变材料层另一侧连接的第一电极相对，以在水平方向形成导电细丝。
根据本发明实施例一实施方式，在底板上形成第一电极，包括：在底板上沉积第一金属层；对金属层进行蚀刻以形成第一电极，并使第一电极的侧壁暴露出来。
根据本发明实施例一实施方式，在第一电极的侧壁形成阻变材料层，包括：在第一电极上沉积阻变材料层，使阻变材料层覆盖在第一电极的侧壁和上方。
根据本发明实施例一实施方式，在阻变材料层的另一侧形成第二电极，包括：在阻变材料层之上沉积第二金属层；对第二金属层和阻变材料层进行蚀刻。
根据本发明实施例一实施方式，在对第二金属层和阻变材料层进行蚀刻之后，该方法还包括：采用化学机械抛光工艺磨去第一电极上方的部分阻变材料层以及位于部分阻变材料层上方的部分第二金属层。
根据本发明实施例一实施方式，在在阻变材料层的另一侧形成第二电极之后，该方法还包括：在第二电极上沉积超低介质层；在超低介质层上进行刻孔得到至少一个孔洞，使第二电极暴露于孔洞底部；在孔洞内制备导电金属，使导电金属与第二电极连接。
下面就结合图2至图8描述图1所示的本发明实施例的制造过程，包括：
步骤S210，获取一带有金属导线的底板101；
其中，本发明实施例所指的底板包括在其上已经埋设好的字线电路和可以与底板进行电导通的连接插塞，由于这些元器件均为现有技术，且制备方法也是该邻域内常用的制备方法，故不在此赘述。
步骤S220，在底板上沉积第一金属层102，得到如图2所示的结构；
其中，沉积法可以是化学气相沉积法、物理气相沉积法和原子层沉积法等，第一金属层所用的材料可以是钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)的一种或多种。
步骤S230，对金属层102进行蚀刻以形成第一电极102，并使第一电极102的侧壁暴露出来，得到如图3所示的结构；
这里第一电极102可以采用任意形状或阵列，本发明实施例采用的是柱状结构。
步骤S240，在第一电极102之上沉积阻变材料层103，使阻变材料层103覆盖在第一电极102的侧面和上方；
如前，阻变材料层103并不是单一的一层，而是多个间质层的总和，在本发明实施例中就包括电阻转变层和阻氧层。其中，每一层都可以通过原子层沉积法进行沉积，以使得各个间质层完整地覆盖在第一电极102的侧壁和上方。电阻转变层的材料可以是任意适用的阻变材料，例如，二氧化铪(HfO2)。阻氧层的材料可以是氧化铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)、氧化铪(HFOx)等可以阻止氧扩散的材料。
步骤S250，在阻变材料层103之上沉积第二金属层104，得到图4所示的结构；
沉积第二金属层104的过程可以是先用物理气相沉积方法或化学气相沉积方法沉积一层抓氧层(getting layer)之后，再沉积第二电极所用金属材料，例如钨(W)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)等。
步骤S260，对第二金属层104和阻变材料层103进行蚀刻，得到如图5的结构；
需要说明的是，这里可以采取一次性蚀刻。由于此处水平方向的第二电极和电阻转换层，不用于形成导电细丝，因此，即使造成侧壁损失也不影响在非水平方向的阻变材料层形成导电细丝。
步骤S270，采用化学机械抛光工艺磨去第一电极102上方的部分阻变材料层103以及位于部分阻变材料层103上方的部分第二金属层104，得到如图6的结构；
化学机械抛光技术是集成电路制造中获得全局平坦化的一种手段，这种工艺就是为了能够获得既平坦、又无划痕和杂质玷污的表面而专门设计的。因此，在第一电极102、第二电极104和阻变材料层103的上表面是通过化学机械抛光工艺(CMP)磨平的，其损伤远小于蚀刻所造成的损伤，大大减小对形成导电细丝的影响，从而使产品性能更稳定。
步骤S280，在第二电极104上形成超低介质层105，得到如图7的结构；
其中，形成第一超低介质层的制备工艺主要是沉积超低介电常数材料(ultra lowk material)，可以根据实施者的具体条件，选择具体的沉积方法，例如，化学气相沉积法。超低介质层的材料可以是任何适用的超低介电常数材料。
步骤S290，在超低介质层105上进行刻孔得到至少一个孔洞，并使第二电极104暴露于孔洞底部，得到如图8所示的结构；
其中，刻孔所采用的工艺主要是先光刻然后蚀刻。
步骤S300，在孔洞内制备导电金属106，使导电金属106与第二电极104连接，得到如图9所示的结构。
制备导电金属可采用任何适用的沉积方法沉积适用任何材料。
以上步骤中，步骤S220至步骤S230用于在底板上形成第一电极，使第一电极的侧壁暴露出来；步骤S240用于在第一电极的侧壁形成阻变材料层，使阻变材料层的一侧与第一电极的侧壁连接；步骤S250至步骤S270，用于在在阻变材料层的另一侧形成第二电极，使第二电极非水平方向的第一部分，其中，第一部分与阻变材料层的一侧连接并与阻变材料层另一侧连接的第一电极相对，以在水平方向形成导电细丝。
此外，步骤S280至步骤S300用于在第二电极104的第二部分B2上方形成至少一个导电金属。
由此可见，采用上述制造方法，可以依次沉积阻变材料层、第二电极，之后一次性磨平阻变材料层和第二电极的顶部，简化了制作工艺，并改善多次蚀刻对侧面造成的损伤问题。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
第一电极；
阻变材料层，设置在非水平方向，所述阻变材料层的一侧与所述第一电极的侧壁连接，另一侧与第二电极连接；
所述第二电极具有非水平方向的第一部分，其中，所述第一部分与所述阻变材料层的一侧连接并与所述阻变材料层另一侧连接的所述第一电极相对，以在水平方向形成导电细丝。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述第二电极还具有水平方向的第二部分，所述第二部分与所述第一部分连接。
3.根据权利要求2所述的半导体集成电路器件，其特征在于，所述半导体集成电路器件还包括：
至少一个导电金属，设置在所述第二电极的第二部分的上方，并与所述第二电极的第二部分连接。
4.根据权利要求1所述的半导体集成电路器件，其特征在于，第一电极和第二电极的材料包括钛、钽、铝、氮化钛或氮化钽。
5.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取一带有金属导线的底板；
在所述底板上形成第一电极，使所述第一电极的侧壁暴露出来；
在所述第一电极的侧壁形成阻变材料层，使所述阻变材料层的一侧与所述第一电极的侧壁连接；
在所述阻变材料层的另一侧形成第二电极，使所述第二电极具有非水平方向的第一部分，其中，所述第一部分与所述阻变材料层的一侧连接并与所述阻变材料层另一侧连接的所述第一电极相对，以在水平方向形成导电细丝。
6.根据权利要求5所述的方法，其特征在于，所述在所述底板上形成第一电极，包括：
在所述底板上沉积第一金属层；
对所述金属层进行蚀刻以形成第一电极，并使所述第一电极的侧壁暴露出来。
7.根据权利要求5所述的方法，其特征在于，所述在所述第一电极的侧壁形成阻变材料层，包括：
在所述第一电极上沉积所述阻变材料层，使所述阻变材料层覆盖在所述第一电极的侧壁和上方。
8.根据权利要求5所述的方法，其特征在于，在所述阻变材料层的另一侧形成第二电极，包括：
在所述阻变材料层之上沉积第二金属层；
对所述第二金属层和所述阻变材料层进行蚀刻。
9.根据权利要求8所述的方法，其特征在于，在所述对所述第二金属层和所述阻变材料层进行蚀刻之后，所述方法还包括：
采用化学机械抛光工艺磨去所述第一电极上方的部分阻变材料层以及位于所述部分阻变材料层上方的部分第二金属层。
10.根据权利要求5所述的方法，其特征在于，在所述在所述阻变材料层的另一侧形成第二电极之后，所述方法还包括：
在所述第二电极上沉积超低介质层；
在所述超低介质层上进行刻孔得到至少一个孔洞，使所述第二电极暴露于所述孔洞底部；
在所述孔洞内制备导电金属，使所述导电金属与所述第二电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010468385.XA CN111640864A (zh) | 2020-05-28 | 2020-05-28 | 一种半导体集成电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010468385.XA CN111640864A (zh) | 2020-05-28 | 2020-05-28 | 一种半导体集成电路器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111640864A true CN111640864A (zh) | 2020-09-08 |
Family
ID=72332871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010468385.XA Pending CN111640864A (zh) | 2020-05-28 | 2020-05-28 | 一种半导体集成电路器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640864A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112467029A (zh) * | 2020-11-25 | 2021-03-09 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
| CN113380947A (zh) * | 2021-05-21 | 2021-09-10 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| WO2024119742A1 (zh) * | 2022-12-07 | 2024-06-13 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1954431A (zh) * | 2003-11-03 | 2007-04-25 | 斯班逊有限公司 | 高密度聚合物存储元件阵列的侧壁形成 |
| KR20110057641A (ko) * | 2009-11-24 | 2011-06-01 | 주식회사 하이닉스반도체 | 상변화 메모리 장치의 제조 방법 |
| CN103811656A (zh) * | 2012-11-09 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 可变电阻存储结构及其形成方法 |
| US20160087197A1 (en) * | 2014-09-18 | 2016-03-24 | Globalfoundries Singapore Pte. Ltd. | Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same |
| WO2018022027A1 (en) * | 2016-07-26 | 2018-02-01 | Intel Corporation | Array interconnects for rram devices and methods of fabrication |
| CN108123033A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存储器存储单元及其制作方法、电子装置 |
| CN110660909A (zh) * | 2018-06-28 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 存储器装置 |
| US10651380B1 (en) * | 2019-01-29 | 2020-05-12 | Globalfoundries Singapore Pte. Ltd. | Memory devices and methods of forming the same |
-
2020
- 2020-05-28 CN CN202010468385.XA patent/CN111640864A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1954431A (zh) * | 2003-11-03 | 2007-04-25 | 斯班逊有限公司 | 高密度聚合物存储元件阵列的侧壁形成 |
| KR20110057641A (ko) * | 2009-11-24 | 2011-06-01 | 주식회사 하이닉스반도체 | 상변화 메모리 장치의 제조 방법 |
| CN103811656A (zh) * | 2012-11-09 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 可变电阻存储结构及其形成方法 |
| US20160087197A1 (en) * | 2014-09-18 | 2016-03-24 | Globalfoundries Singapore Pte. Ltd. | Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same |
| WO2018022027A1 (en) * | 2016-07-26 | 2018-02-01 | Intel Corporation | Array interconnects for rram devices and methods of fabrication |
| CN108123033A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存储器存储单元及其制作方法、电子装置 |
| CN110660909A (zh) * | 2018-06-28 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 存储器装置 |
| US10651380B1 (en) * | 2019-01-29 | 2020-05-12 | Globalfoundries Singapore Pte. Ltd. | Memory devices and methods of forming the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112467029A (zh) * | 2020-11-25 | 2021-03-09 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
| CN113380947A (zh) * | 2021-05-21 | 2021-09-10 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN113380947B (zh) * | 2021-05-21 | 2023-12-19 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| WO2024119742A1 (zh) * | 2022-12-07 | 2024-06-13 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853213B2 (en) | Logic compatible RRAM structure and process | |
| US10014469B2 (en) | Resistive random access memory and manufacturing method thereof | |
| US9806255B1 (en) | Resistive random access memory and method of forming the same | |
| US7833898B2 (en) | Method for manufacturing resistance RAM device | |
| CN111640864A (zh) | 一种半导体集成电路器件及其制造方法 | |
| KR100539198B1 (ko) | 금속-절연체-금속 캐패시터 및 그 제조 방법 | |
| US11018299B2 (en) | Memory cell having resistance variable film and method of making the same | |
| US9425238B2 (en) | Semiconductor device and method for fabricating the same | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US9299927B2 (en) | Memory cell having resistance variable film and method of making the same | |
| US10651380B1 (en) | Memory devices and methods of forming the same | |
| US11737381B2 (en) | Resistive random access memory and method of forming the same | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| US11424408B2 (en) | ReRAM structure and method of fabricating the same | |
| CN113380947B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114220916A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| US20210013403A1 (en) | Resistive random access memory structure and method for manufacturing the same | |
| WO2023087750A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN114242748A (zh) | 一种存储单元组及其制造方法 | |
| TWI505446B (zh) | 半導體元件及其製造方法 | |
| CN111081707B (zh) | 一种半导体集成电路器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |