CN111081707B - 一种半导体集成电路器件 - Google Patents

一种半导体集成电路器件 Download PDF

Info

Publication number
CN111081707B
CN111081707B CN201911407524.1A CN201911407524A CN111081707B CN 111081707 B CN111081707 B CN 111081707B CN 201911407524 A CN201911407524 A CN 201911407524A CN 111081707 B CN111081707 B CN 111081707B
Authority
CN
China
Prior art keywords
insulating layer
cell
capacitor
dram
rram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911407524.1A
Other languages
English (en)
Other versions
CN111081707A (zh
Inventor
沈鼎瀛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN201911407524.1A priority Critical patent/CN111081707B/zh
Publication of CN111081707A publication Critical patent/CN111081707A/zh
Application granted granted Critical
Publication of CN111081707B publication Critical patent/CN111081707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体集成电路器件及其制造方法。其中，半导体集成电路器件包括：基板；在基板之上，并列有动态随机存取存储器(DRAM)单元和电阻式随机存取存储器(RRAM)单元；其中，DRAM单元和RRAM单元相互隔离，且DRAM单元的电容器与RRAM单元的可变电阻结构均采用金属‑绝缘体‑金属(MIM)结构，可使用相同的工艺和材料制备。如此，可将DRAM单元与RRAM单元以较为简易的生产工艺制备在同一块芯片上，既能减少数据传输损耗，还能节约空间，满足微缩化需求，从而大大提高了产品的性价比。

Description

一种半导体集成电路器件
技术领域
本发明涉及半导体器件领域，尤其涉及一种整合电阻式随机存取存储器(RRAM)与动态随机存取存储器(DRAM)的半导体集成电路器件。
背景技术
众所周知，易失性存储器存储速度较快，但只能用于暂时存放程序和数据，一旦关闭电源或发生断电，其中的程序和数据就会丢失。而非易失性存储器则正好弥补了这一缺陷，具有断电后依然可以保存数据的特性。但非易失性存储器也有耐久性差、读写不对称等方面的劣势。于是就出现一些模拟持久性内存存储器件将易失性存储器和非易失性存储器混合在一起以充分利用其各自优势，实现内存数据的断电保护。
目前已经投入商用的非易失性双列直插式内存模块(NVDIMM)就是其中一种，但由于闪存的容量不断增大，其传输速度也会相应降低， DRAM与闪存进行数据传输时，就会出现较大的速度差。
其次，随着智能可穿戴设备和物联网的不断进步和发展，对半导体集成芯片尺寸的需求也越来越趋向于微缩化。而无论是以NAND型Flash 为代表的高密度存储器，还是以NOR型闪存为代表的嵌入式存储器，都遭遇到了难以向更小尺寸微缩化的发展瓶颈。
而RRAM因为写入速度较快的，可充当DRAM与闪存之间的桥梁缓解速度差，并以所占面积较小的特性而备受青睐，成为下一代存储器的较优选择。
于是，在这种情况下，如何将DRAM和RRAM以较为节省空间的方式高效地集成到一个芯片就成为该邻域的一个研究热点。
发明内容
本发明人注意到DRAM的电容器可以采用与RRAM的可变电阻结构相同的金属-绝缘体-金属(MIM)结构，并由此想到可以利用这一结构，使用相同的材料和工艺将DRAM和RRAM同时制备在一块芯片上。如此，即可以简化工艺，也可满足半导体器件微缩化的需求，从而实现较优的性价比。
基于以上发明思路，本发明人创造性地发明了一种半导体集成电路器件及其制备方法，将DRAM和RRAM以紧密排列、节省面积的平铺方式集成在同一个芯片上。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：基板；绝缘层，绝缘层位于基板之上，在绝缘层内制备有电容器开口和连接插塞；动态随机存取存储器DRAM单元， DRAM单元包括电容器，电容器采用圆桶(Cylinder)结构，电容器形成于绝缘层的顶部、电容器开口的侧壁和电容器开口的底部；电阻式随机存取存储器RRAM单元，RRAM单元包括可变电阻结构，可变电阻结构采用平面结构，可变电阻结构形成于绝缘层的顶部与连接插塞相连；其中，DRAM单元和RRAM单元相互隔离，且DRAM单元的电容器与 RRAM单元的可变电阻结构是采用相同的材料制成的金属-绝缘体-金属 MIM结构。
根据本发明实施例一实施方式，其中，半导体集成电路器件还包括：外围电路单元，外围电路单元包括电路，电路位于绝缘层的顶部与连接插塞相连，电路用于连接DRAM单元和RRAM单元；外围电路单元与 DRAM单元和RRAM单元均相互隔离。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：提供一基板；在基板上形成绝缘层；在绝缘层中开口；在绝缘层拟制备DRAM电容的开口上方形成罩幕层；在绝缘层未沉积第一罩幕层的开口处制备连接插塞；移除罩幕层；在绝缘层拟制备 DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM 单元可变电阻结构的位置处制备RRAM单元的可变电阻结构。
根据本发明实施例一实施方式，其中，该方法还包括：在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备 RRAM单元可变电阻结构的位置处制备RRAM单元的可变电阻结构之前，在绝缘层之上拟制备外围电路单元电路的位置处沉积罩幕层；在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备RRAM单元的可变电阻结构之后，移除罩幕层；在绝缘层之上拟制备外围电路单元电路的位置处制备外围电路，外围电路单元包括连接DRAM单元和RRAM单元的电路。
根据本发明实施例一实施方式，其中，在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备RRAM单元的可变电阻结构，包括：形成底电极；在底电极之上形成绝缘体；在绝缘体之上形成顶电极。
根据本发明实施例一实施方式，其中，形成底电极包括：沉积底电极；形成第一牺牲层；使用光刻在第一牺牲层上定义阵列区域，使用干蚀法去除牺牲层，切掉部分底电极；移除第一牺牲层。
根据本发明实施例一实施方式，其中在底电极沉积层之上形成绝缘体包括：在底电极沉积层之上形成高介电常数绝缘材料的绝缘体。
根据本发明实施例一实施方式，其中，在绝缘体之上形成顶电极包括：在绝缘体之上形成第二牺牲层；对第二牺牲层进行蚀刻；沉积吸氧层；使用光刻在吸氧层上定义阵列区域，移除阵列区以外的吸氧层；移除第二牺牲层。
根据本发明实施例一实施方式，其中，在绝缘体之上形成顶电极包括：在绝缘体之上沉积顶电极；在顶电极之上沉积金属或半导体；使用光刻在金属或半导体沉积层上定义阵列区域，移除金属或半导体沉积层。
本发明实施例一种半导体集成电路器件包括：基板；在基板之上有一绝缘层，且并列有动态随机存取存储器DRAM单元和电阻式随机存取存储器RRAM单元；其中DRAM单元的电容器采用圆桶结构，形成于绝缘层的顶部、绝缘层内电容器开口的侧壁和底部；RRAM单元的可变电阻结构采用平面结构，形成于绝缘层的顶部与绝缘层内的连接插塞相连；DRAM单元和RRAM单元相互隔离，且DRAM单元的电容器与 RRAM单元的可变电阻结构是采用相同的材料制成的金属-绝缘体-金属 MIM结构。如此，将DRAM单元的电容器与RRAM单元制备在一块芯片上，一方面可突破频宽限制减少数据传输损耗，另一方面可使存储器器件所占面积较小，节约空间满足微缩化需求，以便应用于更多的微小设备中。而且，因为DRAM单元的电容器与RRAM单元的可变电阻结构是采用相同的材料制成的金属-绝缘体-金属MIM结构，还可进一步简化制备过程，提高产品的性价比。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明实施例半导体集成电路器件结构示意图；
图2示出了本发明实施例DRAM单元的MIM结构示意图；
图3示出了本发明实施例RRAM单元的MIM结构示意图；
图4示出了本发明实施例半导体集成电路器件制造方法的流程示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明实施例半导体集成电路器件的结构示意图。参考图1，本发明实施例提供了一种半导体集成电路器件，包括：基板101；绝缘层102，绝缘层102位于基板101之上，在绝缘层102内制备有电容器开口1021和连接插塞1022；动态随机存取存储器DRAM单元103， DRAM单元包括电容器1031，电容器1031采用圆桶结构，电容器1031 形成于绝缘层102的顶部、电容器开口1021的侧壁和电容器开口1021 的底部；电阻式随机存取存储器RRAM单元104，RRAM单元104包括可变电阻结构1041，可变电阻结构1041采用平面结构，可变电阻结构 1041形成于绝缘层102的顶部与连接插塞1022相连；其中，DRAM单元103和RRAM单元104相互隔离，且DRAM单元103的电容器1031 与RRAM单元104的可变电阻结构1041是采用相同的材料制成的金属- 绝缘体-金属MIM结构。
其中，本发明实施例所指的基板101还包括在其上已经埋设好的字线电路1011和可以与基板进行电导通的连接插塞1012，DRAM单元103 和RRAM单元104可通过这些连接插塞1012与基板101电连接，由于这些元件均为现有技术，且制备方法也是该邻域内常用的制备方法，故不在此赘述。基板101之上的绝缘层102的材料可以是任何适用的绝缘材料，比如氧化硅，形成的方法可以是化学气相沉积法，推荐厚度为 1000nm至1600nm。连接插塞1022中可填充金属或金属化合物形成导体层，导体层的材料可以是任何适用的材料，例如钨或氧化钛。连接插塞1022与连接插塞1012上下套接并与基板101电连通。
如图2所示，图1中的DRAM单元103的电容器1031为圆桶结构，采用MIM结构，包括底电极10311、绝缘体10312和顶电极10313。其中，底电极10311与连接插塞1012的上端相连。电容器1031形成于绝缘层102的电容器开口1021处，此开口1021的深度可以与绝缘层102的厚度接近，从而充分利用已有空间，使电容面积较大，可取得较优性能。
如图3所示，图1中的RRAM单元104的可变电阻结构1041，为平面结构，包括底电极10411、可变阻体10412和顶电极10413。其中，底电极10411与连接插塞1022的上端相连。RRAM单元104的可变电阻结构1041采用平面结构，可更好地节约空间，提高密集度。
需要说明的是，因为DRAM单元103的电容器1031和RRAM单元 104的可变电阻结构1041是采用相同的材料制备成的MIM结构，也就是说使用相同的材料制备图2中的底电极10311和图3中的底电极10411；使用相同的材料制备图2中的绝缘体10312和图3中的可变阻体10412；使用相同的材料制备图2中的顶电极10313和图3中顶电极10413，这样就可以通过使用相同的工艺同时制备DRAM单元103的电容器1031 和RRAM单元104的可变电阻结构1041。
此外，本发明实施例将DRAM单元103的电容器1031和RRAM单元104的可变电阻结构1041同位于绝缘层102的顶部，还可以同时形成布线和通孔。
如图2所示，其中，顶电极10313为第一金属层，例如，钛(Ti)、氮化钛(TiN)等；绝缘体10312为高介电常数绝缘材料，例如，氧化钛,氧化锆,氧化铪,氧化钽,氧化钨等；底电极10311，可使用金属作为下电极材料来取代硅半导体，例如，钛(Ti)、氮化钛(TiN)等。这样可以使DRAM单元103的电容器1031即使在绝缘体10312较厚的情况下仍能获得所需的电容密度，从而达到所需空间最小，密度最大的要求，且漏电更小，性能更高。
如图1所示，根据本发明实施例一实施方式，其中，半导体集成电路器件还包括：外围电路单元105，外围电路单元105包括电路1051，电路1051位于绝缘层102的顶部与连接插塞1022相连，电路1051用于连接DRAM单元103和RRAM单元104；外围电路单元105与DRAM 单元和RRAM单元均相互隔离。
其中，外围电路单元105的电路1051可以是任意适用的材料和结构，外围电路单元105主要用于布置驱动DRAM单元103或RRAM单元104 的电路，以及使DRAM单元103或RRAM单元104可相互进行数据传输所需的各种外围电路。
进一步地，基于以上半导体集成电路器件，本发明实施例还提供一种制造该半导体集成电路器件的制造方法。如图4所属，该制造方法包括：
步骤410，提供一基板；
其中，本发明实施例所指的基板还包括在其上已经埋设好的字线电路和可以与基板进行电导通的连接插塞，由于这些元件均为现有技术，且制备方法也是该邻域内常用的制备方法，故不在此赘述。
步骤420，在基板上形成绝缘层；
其中，形成第二绝缘层的主要制备工艺也是通过化学气相沉积法使用适用的材料进行沉积。这里，绝缘层的材料可以是任意适用的材料，例如氧化硅。
步骤430，在绝缘层中开口；
其中，进行开口的制备工艺主要是光刻或蚀刻。
步骤440，在绝缘层拟制备DRAM电容的开口上方形成罩幕层；
这里可以使用任何适用的材料和工艺形成罩幕层。
步骤450，在绝缘层未沉积第一罩幕层的开口处制备连接插塞；
其中，连接插塞的制备方法主要是在绝缘层的开口沉积金属形成导体层，此导体层覆盖于绝缘层上并且填入于插塞开口中，之后再经由化学机械研磨工艺或回蚀刻工艺移除绝缘层上的导体层。
步骤460，移除罩幕层；
这里，可以适用回蚀的工艺移除罩幕层。
步骤470，在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备RRAM单元的可变电阻结构。
如上文描述的，因为DRAM单元也采用MIM结构，且每一层所用材料与RRAM单元MIM结构每一次所用的材料一样，在这一步骤可以完成DRAM单元电容器和RRAM单元可变电阻结构的制备，从而达到简化制备过程和降低成本的功效。
据本发明实施例一实施方式，其中，该方法还包括：在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM 单元可变电阻结构的位置处制备RRAM单元的可变电阻结构之前，在绝缘层之上拟制备外围电路单元电路的位置处沉积罩幕层；在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM 单元可变电阻结构的位置处制备RRAM单元的可变电阻结构之后，移除罩幕层；在绝缘层之上拟制备外围电路单元电路的位置处制备外围电路，外围电路单元包括连接DRAM单元和RRAM单元的电路。
其中，外围电路主要用于连接DRAM单元和RRAM单元，打通二者的通信通道，这样DRAM单元和RRAM单元就可以组合成为一个非易失性存储器，从而实现在断电时，DRAM单元可将数据写入RRAM 单元，而通电时，DRAM单元再从RRAM单元中读取断电时写入的数据。
根据本发明实施例一实施方式，其中，在绝缘层拟制备DRAM单元电容器的开口处制备电容器，并绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备RRAM单元的可变电阻结构，包括：形成底电极；在底电极之上形成绝缘体；在绝缘体之上形成顶电极。
根据本发明实施例一实施方式，其中，形成底电极包括：沉积底电极；形成第一牺牲层；使用光刻在第一牺牲层上定义阵列区域，使用干蚀法去除牺牲层，切掉部分底电极；移除第一牺牲层。
根据本发明实施例一实施方式，其中在底电极沉积层之上形成绝缘体包括：在底电极沉积层之上形成高介电常数绝缘材料的绝缘体。其中，这里的高介电常数绝缘材料包括氧化钛,氧化锆,氧化铪,氧化钽,氧化钨。
根据本发明实施例一实施方式，其中，在绝缘体之上形成顶电极包括：在绝缘体之上形成第二牺牲层；对第二牺牲层进行蚀刻；沉积吸氧层；使用光刻在吸氧层上定义阵列区域，移除阵列区以外的吸氧层；移除第二牺牲层。
根据本发明实施例一实施方式，其中，在绝缘体之上形成顶电极包括：在绝缘体之上沉积顶电极；在顶电极之上沉积金属或半导体；使用光刻在金属或半导体沉积层上定义阵列区域，移除金属或半导体沉积层。这里的金属主要指钨，半导体主要指硅锗。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
基板；
绝缘层，所述绝缘层位于所述基板之上，在所述绝缘层内制备有电容器开口和连接插塞；
动态随机存取存储器DRAM单元，所述DRAM单元包括电容器，所述电容器采用圆桶Cylinder结构，所述电容器形成于所述绝缘层的顶部、所述电容器开口的侧壁和所述电容器开口的底部；
电阻式随机存取存储器RRAM单元，所述RRAM单元包括可变电阻结构，所述可变电阻结构采用平面结构，所述可变电阻结构形成于所述绝缘层的顶部与所述连接插塞相连；
其中，所述DRAM单元和所述RRAM单元相互隔离，且所述DRAM单元的电容器与所述RRAM单元的可变电阻结构是采用相同的材料制成的金属-绝缘体-金属MIM结构。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述半导体集成电路器件还包括：
外围电路单元，所述外围电路单元包括电路，所述电路位于所述绝缘层的顶部与所述连接插塞相连，所述电路用于连接所述DRAM单元和所述RRAM单元；
所述外围电路单元与所述DRAM单元和所述RRAM单元均相互隔离。
3.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
提供一基板；
在所述基板上形成绝缘层；
在所述绝缘层中开口；
在所述绝缘层拟制备DRAM电容的开口上方形成罩幕层；
在所述绝缘层未沉积第一罩幕层的开口处制备连接插塞；
移除所述罩幕层；
形成底电极；
在所述底电极之上形成绝缘体；
在所述绝缘体之上形成第二牺牲层；
对所述第二牺牲层进行蚀刻；
沉积吸氧层；
使用光刻在所述吸氧层上定义阵列区域，移除所述阵列区以外的吸氧层；
移除所述第二牺牲层。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述绝缘层拟制备DRAM单元电容器的开口处制备电容器，并所述绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备所述RRAM单元的可变电阻结构之前，
在所述绝缘层之上拟制备外围电路单元电路的位置处沉积罩幕层；
在所述绝缘层拟制备DRAM单元电容器的开口处制备电容器，并所述绝缘层之上拟制备RRAM单元可变电阻结构的位置处制备所述RRAM单元的可变电阻结构之后，
移除所述罩幕层；
在所述绝缘层之上拟制备外围电路单元电路的位置处制备外围电路，所述外围电路单元包括连接所述DRAM单元和所述RRAM单元的电路。
5.根据权利要求3所述的方法，其特征在于，所述形成底电极包括：
沉积底电极；
形成第一牺牲层；
使用光刻在所述第一牺牲层上定义阵列区域，使用干蚀法去除牺牲层，切掉部分底电极；
移除所述第一牺牲层。
6.根据权利要求3所述的方法，其特征在于，所述在所述底电极之上形成绝缘体包括：
在所述底电极之上形成高介电常数绝缘材料的绝缘体。
CN201911407524.1A 2019-12-31 2019-12-31 一种半导体集成电路器件 Active CN111081707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911407524.1A CN111081707B (zh) 2019-12-31 2019-12-31 一种半导体集成电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911407524.1A CN111081707B (zh) 2019-12-31 2019-12-31 一种半导体集成电路器件

Publications (2)

Publication Number Publication Date
CN111081707A CN111081707A (zh) 2020-04-28
CN111081707B true CN111081707B (zh) 2021-04-16

Family

ID=70320566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911407524.1A Active CN111081707B (zh) 2019-12-31 2019-12-31 一种半导体集成电路器件

Country Status (1)

Country Link
CN (1) CN111081707B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731341B2 (ja) * 2011-09-26 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
CN105470275B (zh) * 2015-10-30 2019-11-08 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺

Also Published As

Publication number Publication date
CN111081707A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
EP3635783B1 (en) Memory arrays
TWI645539B (zh) 用於形成包含垂直對置電容器對之陣列之方法及包含垂直對置電容器對之陣列
TW201830667A (zh) 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
CN108550569B (zh) 半导体集成电路的电容装置及其制作方法
JPH04755A (ja) 半導体記憶装置およびその製造方法
US5447882A (en) Method for fabricating capacitor of semiconductor memory device
KR20120058327A (ko) 반도체 소자 및 그 제조 방법
KR100480601B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN110299325A (zh) 包括存储器的集成电路构造及用于形成其的方法
CN111640864A (zh) 一种半导体集成电路器件及其制造方法
CN100547766C (zh) 具有增加电容的嵌入式dram及其制造方法
CN111081707B (zh) 一种半导体集成电路器件
JPWO2002075812A1 (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
WO2023087750A1 (zh) 一种半导体集成电路器件及其制造方法
TWI828295B (zh) 半導體元件及其製造方法
WO2023115920A1 (zh) 一种存储单元组及其制造方法
JPH11330397A (ja) 半導体装置の製造方法
KR101095724B1 (ko) 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법
CN113097140A (zh) 半导体结构的制备方法及半导体结构
CN114141711A (zh) 半导体结构及其制作方法
JP2004031886A (ja) コンタクトの製造方法
CN114930530A (zh) 一种三维铁电存储器、制作方法及电子设备
US5888865A (en) Method for manufacturing dram capacitor
WO2022142178A1 (zh) 存储器及其制作方法
CN116113313B (zh) 相变存储器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant