TW201830667A - 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法 - Google Patents

記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法 Download PDF

Info

Publication number
TW201830667A
TW201830667A TW107101132A TW107101132A TW201830667A TW 201830667 A TW201830667 A TW 201830667A TW 107101132 A TW107101132 A TW 107101132A TW 107101132 A TW107101132 A TW 107101132A TW 201830667 A TW201830667 A TW 201830667A
Authority
TW
Taiwan
Prior art keywords
individual
openings
capacitor
forming
trenches
Prior art date
Application number
TW107101132A
Other languages
English (en)
Other versions
TWI692081B (zh
Inventor
史考特 E 西利士
杜拉 西沙 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201830667A publication Critical patent/TW201830667A/zh
Application granted granted Critical
Publication of TWI692081B publication Critical patent/TWI692081B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之開口。該等溝渠開口中具有在該等個別溝渠開口中且沿著該等個別溝渠開口抵靠該等溝渠之橫向相對側而縱向延伸之壁。透過該等壁之間及該等經遮蔽部分之間的該等溝渠開口之基底而移除位於該等溝渠開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等個別溝渠中形成一排存取電晶體。該排存取電晶體電耦合至沿著彼排之該等個別電容器。亦揭示其他態樣，包含獨立於方法之結構。

Description

記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2T-1C記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
本文中所揭示之實施例係關於記憶體胞元、具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列、2T-1C記憶體胞元及形成具有電容器及上面之存取電晶體之陣列之方法。
記憶體係一種類型之積體電路，且在電腦系統中用於儲存資料。記憶體可製作於個別記憶體胞元之一或多個陣列中。記憶體胞元可使用數位線(其亦可稱為位元線、資料線、感測線或資料/感測線)及存取線(其亦可稱為字線)而被寫入或讀取。數位線可沿著陣列之多行與記憶體胞元導電地互連，且存取線可沿著陣列之多列與記憶體胞元導電地互連。每一記憶體胞元可透過一數位線與一存取線之組合而唯一地定址。 記憶體胞元可係揮發性或非揮發性的。非揮發性記憶體胞元可儲存資料達經延長時間週期，包含電腦被關斷時。揮發性記憶體會耗盡且因此需要被再新/重新寫入，在諸多例項中，每秒多次。無論如何，記憶體胞元經組態而以至少兩種不同可選擇狀態存留或儲存記憶體。在一個二進制系統中，該等狀態被視為一「0」或一「1」。在其他系統中，至少某些個別記憶體胞元可經組態以儲存兩個以上位準或狀態之資訊。 一電容器係可在一記憶體胞元中使用之一種類型之電子組件。一電容器具有藉由電絕緣材料而分離之兩個電導體。作為一電場之能量可靜電地儲存於此材料內。取決於絕緣體材料之組成物，彼所儲存場將係揮發性或非揮發性的。舉例而言，包含僅SiO2 之一電容器絕緣體材料將係揮發性的。一種類型之非揮發性電容器係具有鐵電材料作為絕緣材料之至少部分之一鐵電電容器。鐵電材料藉由具有兩種穩定經極化狀態而表徵，且藉此可包括一電容器及/或記憶體胞元之可程式化材料。鐵電材料之極化狀態可藉由應用適合程式化電壓而改變，且在移除程式化電壓之後保持不變(至少在一段時間內)。每一極化狀態具有不同於另一極化狀態之一電荷儲存電容，且此理想地可用於在不使極化狀態反向之情況下寫入(亦即，儲存)及讀取一記憶體狀態直至極化狀態期望被反向為止。不太合意地，在具有鐵電電容器之某些記憶體中，讀取記憶體狀態之動作可使極化反向。因此，在判定極化狀態後，旋即進行記憶體胞元之一重新寫入以在其判定之後立即使記憶體胞元處於讀取前狀態。無論如何，併入有一鐵電電容器之一記憶體胞元理想地係非揮發性的，此歸因於形成電容器之一部分之鐵電材料之雙穩態特性。其他可程式化材料可用作一電容器絕緣體來使電容器為非揮發性的。
本發明之實施例囊括形成具有電容器及上面之存取電晶體之一陣列之方法及此類獨立於製造方法之陣列。本發明之實施例亦囊括在一陣列區中形成記憶體胞元之一陣列之一疊層之方法，其中記憶體胞元分別包括一電容器及上面之一豎向延伸之電晶體。本發明之實施例亦囊括獨立於製造方法之記憶體胞元。此外，本發明之實施例亦囊括獨立於製造方法之分別包括一電容器及一電晶體之記憶體胞元之一陣列。首先參考圖1至圖21闡述形成具有電容器及上面之存取電晶體之一陣列之方法之實例性實施例。 參考圖1，其繪示一基板片段或構造10之一部分，該基板片段或構造包括具有一陣列或陣列區14之一基底基板12，在該陣列或陣列區內，將製作分別包括一電晶體及一電容器之記憶體胞元之一陣列。一區(未展示)處於陣列14之周邊且可被製作成包含電路組件(亦即，電路)。個別記憶體胞元可製作於陣列14內，且陣列14可包括多列存取線及多行數位線。本文中「列」及「行」之使用係分別相對於一系列存取線及一系列數位線而言，且個別記憶體胞元已或將縱向沿著該等「列」及「行」形成於陣列14內。列可係筆直及/或彎曲的及/或相對彼此平行及/或非平行的，行亦可係如此。此外，列及行可相對彼此以90°或以一或多個其他角度相交。周邊區可被視為開始端，且陣列14可被視為記憶體胞元之一重複圖案終止(例如，在此一重複圖案之周邊邊緣處)之終止端，但多列存取線及/或多行數位線可以且可能將延伸至周邊區中。 基底基板12可包含導電性/導體/導電材料(亦即，本文中，電材料)、半導電材料或者絕緣性/絕緣體/絕緣材料(亦即，本文中，電材料)中之任何一或多者。基底基板12上方展示各種材料。材料可處於所繪示圖1之材料旁邊、自所繪示圖1之材料豎向向內或自所繪示圖1之材料豎向向外。舉例而言，積體電路之其他經部分或完全製作之組件可設置於在基板12上方、圍繞基板12或在基板12內之某處。用於操作一記憶體陣列內之組件之控制及/或其他周邊電路亦可被製作，且可或可不完全或部分地位於一陣列或子陣列內。此外，多個子陣列亦可先後地或相對彼此以其他方式被獨立地製作及操作。如在此文件中所使用，一「子陣列」亦可被視為一陣列。無論如何，本文中所闡述之材料、區域及結構中之任一者可係同質或非同質的，且無論如何，可在此類材料所上覆之任何材料上方為連續或不連續的。此外，除非另外陳述，否則使用任何適合現有或尚待開發之技術來形成每一材料，其中原子層沈積、化學汽相沈積、物理汽相沈積、磊晶生長、擴散摻雜及離子植入係實例。 一系列橫向間隔開之導電線16連同其間之介電材料18一起已形成於基底基板12上方。在某些實施例中，導電線16可稱為或分別視為一下部導體。在此文件中，除非另有指示，否則「豎向(地)」、「較高」、「上部」、「下部」、「頂部」、「頂上」、「底部」、「上方」、「下方」、「下面」、「底下」、「向上」及「向下」一般係參考垂直方向而言。此外，如本文中所使用，「垂直」及「水平」係獨立於基板在三維空間中之定向的相對彼此垂直或處於垂直之10°內之方向。「水平」係指沿著一主要基板表面之一大體方向(亦即，在10°內)，且可與在製作期間基板被處理之位置有關。此外，在此文件中，「豎向延伸(extend(ing) elevationally及elevationally-extending)」囊括自垂直至距垂直不超過45°之一範圍。此外，相對於一場效電晶體「豎向延伸」及「垂直(地)」係參考電晶體之通道長度之定向而言，在操作中，電流沿著電晶體之通道長度在電晶體之處於兩個不同高度之兩個源極/汲極區域之間流動。為簡單及易於繪示起見，僅展示兩個導電線16，但陣列14內將可能形成數千、數萬等導電線。此外，雖然此等線展示為係直線狀的，但再次，可使用彎曲組態、非平行組態、彎曲組態與筆直分段組態之組合等。下文闡述導電線16之一用途及一電路組態。 用於導電線16及用於本文中任何導電性材料之實例性材料包含以下各項中之一或多者：元素金屬、兩種或多於兩種元素金屬之一混合物或合金、導電性金屬化合物及經導電摻雜之半導電材料，其中TiN係用於線16之一項特定實例。實例性介電材料18包含氮化矽及/或經摻雜或未經摻雜二氧化矽。線16及介電質18之一實例性豎向厚度係200埃至1,000埃。 在此文件中，「厚度」本身(不存在前述方向性形容詞)定義為自不同組成物之一緊鄰材料或一緊鄰區域之一最接近表面垂直地穿過一給定材料或區域之平均直線距離。另外，本文中所闡述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則厚度係指平均厚度，除非另有指示，且由於厚度係可變，因此此材料或區域將具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組成物」僅需要兩種所述材料或區域之可彼此直接抵靠之彼等部分在化學上及/或物理上係不同的(舉例而言，假定此等材料或區域不係同質的)。若該兩種所述材料或區域並不彼此直接抵靠，則「不同組成物」僅需要該兩種所述材料或區域之彼此最接近之彼等部分在化學上及/或物理上係不同的(假定此等材料或區域不係同質的)。在此文件中，當存在所述材料、區域或結構相對於彼此之至少某一實體觸及接觸時，一材料、區域或結構係「直接抵靠」另一者。相比而言，前面沒有「直接」之「在…上方」、「在…上」、「毗鄰」、「沿著」及「抵靠」囊括「直接抵靠」以及其中介入材料、區域或結構不導致所述材料、區域或結構相對於彼此之實體觸及接觸之構造。 絕緣材料20已形成於基板12/16/18上方。在一項實施例中，其展示為包括三種絕緣材料21、22及23。在一項實施例中，材料21及23具有相同組成物，且材料22具有與材料21及23之組成物不同之組成物。材料21及23之一實例性組成物係經摻雜或未經摻雜二氧化矽，而材料22之一實例性組成物係氮化矽。絕緣材料21、22及23之實例性厚度分別係1,000埃至1.5微米、100埃至500埃及200埃至1,500埃。 參考圖2及圖3，溝渠24已部分地形成至絕緣材料20中。在一項實施例中且如所展示，溝渠24穿過絕緣材料23及22延伸至絕緣材料21。溝渠24可在具有或不具有間距倍增之情況下藉由任何適合現有或尚待開發之技術(諸如，光微影)而形成。存取電晶體將至少部分地形成於溝渠24內，且因此，此等溝渠可被視為存取電晶體溝渠24。出於繼續論述之目的，個別存取電晶體溝渠24可被視為包括橫向相對側25。 參考圖4及圖5，如所展示，已沈積且圖案化遮蔽材料26以使溝渠24形成為分別包括縱向間隔開之經遮蔽部分28及縱向地介於經遮蔽部分28之間的縱向間隔開之開口30。在一項實施例中，遮蔽材料26係絕緣的，在一項實施例中，遮蔽材料26係導電的，且在一項實施例中，遮蔽材料26係半導電的。無論如何，至少某些遮蔽材料26或沒有遮蔽材料26可保留在成品電路構造中。遮蔽材料26可在具有或不具有間距倍增之情況下使用任何技術(舉例而言，使用光微影)來圖案化。個別溝渠開口30可被視為包括周邊側25、27及一基底32。 參考圖6，材料34已形成於遮蔽材料26上方，並用以內襯於溝渠開口30且不至於填充溝渠開口30。材料34將用於在溝渠開口30內形成壁。在一項實施例中，材料34係導電的，在一項實施例中，材料34係絕緣的，且在一項實施例中，材料34係半導電的。無論如何，理想地，材料34具有與材料21之組成物不同之組成物。可使用任何適合導電材料、絕緣材料或半導電材料。 參考圖7及圖8，材料34實質上已自水平表面上方移除(例如，藉由適合各向異性蝕刻)，且因此使溝渠開口基底32重新暴露。在一項實施例中且如所展示，此已導致在溝渠開口30內形成壁35、36、37及38。壁35及37在個別溝渠開口30中且沿著個別溝渠開口30抵靠溝渠24之橫向相對側25而縱向延伸。在一項實施例中，壁35及37形成為具有與橫向毗鄰溝渠24之絕緣材料(例如，22、23)之組成物不同之組成物。在一項實施例中，壁35、37係導電的，在一項實施例中，壁35、37係半導電的，且在一項實施例中，壁35、37係絕緣的。在一項實施例中，壁35、37不延伸至縱向地介於溝渠開口30之間的空間(例如，經遮蔽部分28)中。在一項實施例中，此等壁亦可延伸至縱向地介於溝渠開口30之間的空間(圖7及圖8中未展示)中，且下文將關於額外實施例闡述此。在一項實施例中且如所展示，壁35、36、37及38環繞溝渠開口30且抵靠(在一項實施例中，直接抵靠)個別溝渠開口30之周邊側25、27。 無論如何，在一項實施例中，壁35、36、37及38在個別溝渠開口30內形成個別遮罩開口40，且在某些實施例中，個別遮罩開口40將包括通道開口，如自繼續論述將明瞭。在一項實施例中，在沒有任何遮罩位於陣列14內之基板之頂上之情況下進行所繪示圖7及圖8之移除步驟。 參考圖9，已透過壁35、37之間及所展示之經遮蔽部分28 (圖9中未指定)之間的溝渠開口30之基底32 (未展示)而移除位於溝渠開口30下方的絕緣材料20中之至少某些材料，以在低於壁35、37之絕緣材料20中形成個別電容器開口42。在一項實施例中，此已自環繞式壁35、36、37及38徑向向內進行，以在絕緣材料20中形成個別電容器開口42。在一項實施例中，橫向毗鄰溝渠24、壁35/36/37/38及經遮蔽部分28之絕緣材料(例如，23)在所繪示移除步驟期間已用作一遮罩。用於形成電容器開口42之一實例性技術包含在具有或不具有間距倍增之情況下進行光微影圖案化及蝕刻。用於蝕刻穿過二氧化矽之一實例性各向異性電漿化學品係C4 F6 、C4 F8 與Ar之一組合，而用於蝕刻穿過氮化矽之一實例性各向異性電漿化學品係CH2 F2 、CF4 與O2 之一組合。在一項實施例中且如所展示，已透過絕緣材料20而形成電容器開口42以向上暴露下部導體16。為簡單及清晰起見，構造10之陣列14僅展示為包括四個電容器開口(僅前兩個開口係可見的且用編號42指定)，但再次可能地，陣列14內將形成數百、數千、數百萬等電容器開口。電容器開口42在水平剖面中可分別具有任何一或多個形狀，舉例而言，圓形、橢圓形、四邊形(例如，正方形或矩形)、六邊形、筆直邊與彎曲邊之一組合等。電容器開口42展示為具有筆直垂直側壁，但該等側壁可係非垂直及/或不筆直的。個別電容器開口42之一實例性最大敞開尺寸係300埃至600埃。 個別電容器形成於個別電容器開口42中。參考圖10至圖12闡述形成個別電容器之一實例性方法。參考圖10，一電容器電極44已形成於個別電容器開口42中。在一項實施例中且如所展示，電容器電極44具有一向上敞開之容器形狀，且在一項實施例中，電容器電極44係所形成之個別電容器之一橫向外(例如，徑向外)電極。在一項實施例中且如所展示，具有向上敞開之容器形狀之橫向外電極44已形成為具有橫向延伸至側壁電極44且在側壁電極44之間橫向延伸之一底部45。替代地且僅以實例方式，電極44可分別包括一向上及向下敞開之(未展示)導電材料圓柱體(例如，極少或沒有底部45在電極44之側壁之間延伸)。形成電容器電極44之一實例性技術係沈積任何適合導電材料(例如，TiN)，後續接著用一填充材料(例如，光阻劑)填充所繪示容器形狀之至少下部部分，後續接著將電極44之導電材料往回蝕刻為相對於絕緣材料21之一上部表面凹陷的，舉例而言，如所展示。電極44之材料之一實例性厚度係30埃至50埃。在一項實施例中，電容器電極44電耦合(在一項實施例中，直接電耦合)至個別線16中之一者。在此文件中，若在正常操作期間，電流能夠持續地自一個區域/材料/組件流動至另一區域/材料/組件，且在次原子正及/或負電荷被充分產生時，主要藉由移動次原子正及/或負電荷而進行此，則區域/材料/組件相對彼此係「電耦合」的。另一電子組件可介於區域/材料/組件之間並電耦合至區域/材料/組件。相比而言，當區域/材料/組件稱為係「直接電耦合」時，直接電耦合之區域/材料/組件之間不存在介入電子組件(例如，不存在二極體、電晶體、電阻器、傳感器、開關、熔絲等)。 參考圖11，已形成電容器絕緣體58，如所展示。在一項實例性實施例中，電容器絕緣體58包括可程式化材料，使得將形成之電容器係非揮發性的，且可程式化為至少兩種不同量值電容狀態(例如，藉此可程式化材料既係充分厚的且在不同狀態中又保持為絕緣的，使得足以抹除一所儲存狀態之一電流在操作電壓下不流動穿過其)。實例性此類可程式化材料包含鐵電材料、導電橋接RAM (CBRAM)材料、相變材料及電阻性RAM (RRAM)材料，其中鐵電被認為係理想的。實例性鐵電材料包含具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鈦酸鉛鋯及鈦酸鋇鍶中之一或多者之鐵電體，且其中可具有包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素中之一或多者之摻雜劑。在一項實施例中，電容器絕緣體58包括介電材料，使得電容器係揮發性的。舉例而言，介電材料可包括非可程式化介電材料中之一或多者，諸如二氧化矽、氮化矽、氧化鋁、高k介電質等，藉此在移除或充分減小來自電容器之兩個電容器電極中之一者或兩者之電壓/電位後，材料58中不保留任何電荷。非揮發性可程式化電容器可具有擁有可程式化材料與非可程式化材料之一適合組合之一電容器絕緣體。無論如何，電容器絕緣體58之一實例性厚度為30埃至100埃。 參考圖12，已形成另一電容器電極60，從而在個別電容器開口42中形成個別電容器62。在一項實施例中且如所展示，電容器62包括自向上敞開之容器形狀電極44橫向向內之一橫向內電極60，且在一項實施例中，其中橫向內電極60自一側至另一側、在水平剖面中自上而下完全為實心的。電容器電極60可具有任何適合導電性組成物，且可藉由沈積而形成以填充電容器開口42之其餘體積，後續接著進行回蝕以產生諸如所展示之一構造。 最終在個別溝渠24中形成一排存取電晶體，其中該排存取電晶體電耦合至沿著彼排之個別電容器。此可藉由任何現有或尚待開發之方式進行。接下來參考圖13至圖18闡述一項此類實例。 參考圖13，犧牲材料64已沈積於遮罩開口40內以填塞此等開口，後續接著將構造10至少往回平坦化至絕緣材料23之一最上部表面。犧牲材料64可為導電、絕緣及/或半導電中之任一者。 參考圖14，且在一項實施例中，已移除犧牲環繞式壁35、36、37及38 (未展示)，且在一項實施例中，如所展示，亦已移除遮蔽材料26 (未展示)，藉此在溝渠24內形成縱向間隔開之犧牲柱65。在一項此類實施例中且如所展示，此包括在形成溝渠開口30 (圖14中未指定)之後移除所有犧牲材料26 (未展示)之一方法。無論如何且在一項實施例中，如所展示，已自溝渠24移除遮蔽材料26 (未展示)，使得縱向間隔開之犧牲柱65之間不具有縱向地沿著個別溝渠24之固體材料。 參考圖15，在溝渠24中且沿著溝渠24圍繞犧牲材料柱65已形成導電材料66，從而在個別溝渠24中形成一存取線68。 參考圖16，已移除犧牲材料柱65 (未展示)以將前述遮罩開口40變換為溝渠24中之個別存取線68中之通道開口40。 參考圖17，閘極絕緣體71 (例如，二氧化矽、氮化矽、高k介電質、鐵電材料等)及通道材料72 (例如，多晶矽)已形成於通道開口40中。閘極絕緣體71可經沈積以內襯於通道開口40中，(舉例而言)後續接著經受一各向異性蝕刻(例如，一反應性離子間隔件蝕刻)以將閘極絕緣體71自通道開口40之基底上方中心處移除。以實例方式，通道材料72可在沈積具有半導電能力之材料期間被個別地適當摻雜，藉此在實例性所繪示實施例中，一最下部區域73及一最上部區域74經適當導電地摻雜以充當其間具有半導電通道材料72之導電性源極/汲極區域。存取線68、閘極絕緣體71、通道材料72及源極/汲極區域73、74形成為在個別溝渠24中構成一排76存取電晶體75，其中各別排之此等存取電晶體電耦合(在一項實施例中，直接電耦合)至沿著彼排存取電晶體75之個別電容器62。個別存取線68之橫向毗鄰閘極絕緣體71及個別電晶體75之通道材料72的彼等部分有效地形成此等個別電晶體之個別存取閘極。在一項實施例中且如所展示，存取電晶體75形成為包括中空通道72，且藉此為中空通道電晶體。中空通道72可用固體絕緣材料77 (例如，二氧化矽或氮化矽)來填塞，如所展示。 本發明之實施例亦囊括形成具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列之方法以及此類獨立於製造方法之陣列。僅以實例方式，接下來參考圖18至圖21闡述此一方法及構造。 參考圖18，已相對於閘極絕緣體71、源極/汲極區域74之材料、材料23及材料77選擇性地使存取線68之材料66往回凹陷(例如，藉由一定時蝕刻)。在此文件中，一選擇性蝕刻或移除係其中使一種材料相對於另一所述材料以至少2.0:1之一速率被移除之一蝕刻或移除。 參考圖19，已沈積一隔離介電質78以填充圖18中所形成之豎向凹陷。 參考圖20，已將介電材料78圖案化(如所展示)成在其間於個別電晶體75之源極/汲極區域74上方形成溝渠。 參考圖21，導電材料已被沈積且被往回平坦化(如所展示)成形成電耦合(在一項實施例中，直接電耦合)至個別電晶體75之源極/汲極區域74之數位線79，從而形成個別記憶體胞元MC。 在上文參考圖1至圖21所闡述之實施例中可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 接下來參考圖22至圖24關於一構造10b而闡述形成具有電容器及上面之存取電晶體之一陣列之一實例性替代方法。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「b」或以不同編號予以指示。關於圖6至圖14所展示之處理展示最終自構造10移除所有遮蔽材料34及所得壁35、36、37及38。在遮蔽材料34包括一導電材料之情況下，此可並非係特別合意的。舉例而言，圖22意欲相對於畫影線之一導電材料34b而展示此。 參考圖23，此展示類似於上文所闡述實施例之圖13關於構造10所繪示之處理的對圖22之基板之處理。藉此，且作為一實例，介電遮蔽材料26在圖23中保持處於溝渠24內。 參考圖24，已移除圖23之材料26 (未展示)，且已在材料26之位置中形成導電材料39並已將導電材料39至少往回平坦化至材料23之最上部表面。導電材料39可具有與材料34b之組成物相同或不同之組成物，其中藉由材料34b與39之間的虛界面線展示相同組成物。在溝渠開口40中將形成通道時，此有效地將其內接納犧牲材料柱65之溝渠開口40形成為包括通道開口40。犧牲柱65將被移除，後續接著進行類似於上文關於至少圖16及圖17所闡述之處理之處理，以形成電晶體75。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 關於形成構造10b之上文所闡述實施例僅係一項實例性實施例，其中環繞式壁35、36、37及38經形成為導電的，且其中此等環繞式壁在溝渠24中構成個別存取線68。在一項此類實施例中且如所展示，遮蔽材料26中沒有一部分保留以構成一存取線68，且在一項實施例中，展示自個別溝渠24移除所有遮蔽材料26。 接下來參考圖25至圖27關於一構造10c而闡述一替代方法實施例。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「c」予以指示。圖25中之構造10c藉由其所繪示影線而將遮蔽材料26c展示為包括導電材料。 圖26展示類似於上文所闡述實施例之圖13關於構造10所繪示之處理的對圖25之基板之處理。 參考圖27，已移除圖26之材料34 (未展示)，且已在材料34之位置中形成導電材料39並已將導電材料39至少往回平坦化至材料23之最上部表面。導電材料39可具有與材料26c之組成物相同或不同之組成物，其中藉由材料26c與39之間的虛界面線展示相同組成物。此有效地將其內接納犧牲材料柱65之溝渠開口40形成為包括通道開口40。犧牲柱65將被移除，後續接著進行類似於上文關於至少圖16及圖17所闡述之處理之處理，以形成電晶體75。因此，且在一項實施例中，導電性遮蔽材料26c可保留為成品電路構造之部分，且在個別溝渠24中構成一排76存取電晶體75之一存取線68。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 與構造10b及10c有關之上文所闡述處理可被組合，舉例而言，如參考圖28及圖29關於一構造10d所闡述。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「d」予以指示。圖28按10c及10b之實施例藉由影線而將材料26c及34b中之每一者分別展示為係導電的。構造10d中之材料26c及34b可具有相同或不同組成物，其中藉由不同材料26c與34b之間的影線及實界面線展示不同組成物。 圖29展示類似於上文關於圖7至圖13所闡述之處理之後續處理，且藉此已形成存取線68d。開口40中包括其內可類似於上文關於圖17所闡述而形成電晶體材料之通道開口40。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 在一項實施例中，遮蔽材料係導電的，且遮蔽材料中之至少某些材料保留以構成存取線。在一項實施例中，遮蔽材料中沒有一部分保留以構成存取線。在一項實施例中，自個別溝渠移除所有遮蔽材料。在一項實施例中，環繞式壁經形成為導電的，且構成存取線。在一項實施例中，移除環繞式壁中之至少某些壁，且用構成存取線之導電材料替換環繞式壁中之至少某些壁。在一項此類實施例中，所有環繞式壁皆被移除或用導電材料替換。 接下來參考圖30至圖36關於一構造10e而闡述形成具有電容器及上面之存取電晶體之一陣列之另一實例性實施例。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「e」或以不同編號予以指示。 參考圖30，在材料23內已形成到達材料22之溝渠24e。 參考圖31，在個別溝渠24e中已形成一對存取線壁35e、37e，其中此等壁在個別溝渠中且沿著個別溝渠抵靠溝渠24e之橫向相對側25而縱向延伸。以實例方式，此可藉由沈積導電材料、後續接著對導電材料進行各向異性蝕刻以產生如所展示之一構造而形成。此可在陣列14內不具有任何遮蔽材料之情況下進行。 參考圖32，已使用材料23及壁35e、37e之材料作為一遮罩來穿過材料22進行各向異性蝕刻。 參考圖33及圖34，已類似於上文關於圖4及圖5所闡述而沈積及圖案化遮蔽材料26，如所展示。此僅係形成縱向間隔開之經遮蔽部分28及在溝渠24e中縱向地介於經遮蔽部分28之間的縱向間隔開之通道開口40/遮罩開口30的一項實例性方法。再次，遮蔽材料26可絕緣、半導電及導電中之任一者。 參考圖35，線35e、37e、材料23及材料26在蝕刻至下伏絕緣材料21中以形成電容器開口42、後續接著形成電容器62時已用作一遮罩。 參考圖36，已類似於上文所闡述而進行後續處理，藉此個別對存取線壁35e及37e構成所得電晶體75之一存取線68e。 在一項實施例中，多對壁延伸至縱向地介於溝渠開口之間的空間(例如，28)中，且在一項實施例中，在溝渠開口之縱向緊鄰者之間自溝渠開口至溝渠開口地延伸。在一項實施例中，遮蔽材料26係導電的，且直接抵靠該對存取線壁並保留在一成品電路構造中。在一項實施例中，遮蔽材料26係絕緣的或半導電的，且直接抵靠該對存取線壁並保留在一成品電路構造中。 在一項實施例中，通道開口之周邊側形成為自上而下沿圓周具有相同組成物(例如，圖33之壁35e、37e具有相同組成物，且遮蔽材料26係導電的並具有與壁35e、37e相同之組成物)。在一項實施例中，通道開口之周邊側形成為沿著不同沿圓周延伸之區段具有不同組成物，且在沿圓周延伸之區段中之每一者內自上而下具有相同組成物(例如，遮蔽材料26與溝渠24e中之壁35e、37e各自為通道開口之周邊側之一不同沿圓周延伸之區段，且其中至少一者具有與另一者不同之組成物)。在一項實施例中，通道開口之周邊側形成為包括僅兩種不同組成物(例如，壁35e及37e具有相同組成物，且遮蔽材料26具有與壁35e、37e之組成物不同之組成物)。在一項實施例中，通道開口之周邊側形成為包括至少兩對橫向相對之沿圓周延伸之區段，其中每一對中之橫向相對之沿圓周延伸之區段中之個別者具有相同組成物(例如，壁35e、37e具有相同組成物且為一對，相對側上之遮蔽材料26為另一對)。在一項實施例中，沿圓周延伸之區段形成為圍繞個別通道開口沿圓周以兩種不同組成物交替(例如，壁35e、37e具有相同組成物，且遮蔽材料26位於沿圓周介於由遮蔽材料26形成之側之間的相對側上)。 關於圖30至圖36之實施例可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 本發明之一實施例包括獨立於製造方法之一記憶體胞元。此一記憶體胞元包括具有一向上敞開之容器形狀電極(例如，44)之一電容器(例如，62)。該記憶體胞元亦包括在電容器上方且直接電耦合至電容器之一中空通道電晶體(例如，75)。在一項實施例中，電容器包括自向上敞開之容器形狀電極橫向向內之一橫向內電極(例如，60)，其中中空電晶體直接電耦合至橫向內電極。本發明之一實施例亦囊括此等記憶體胞元之一陣列。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 在一項實施例中，一陣列之記憶體胞元分別包括一電容器及一電晶體，其中該陣列包括多列存取線及多行數位線。參考圖21闡述一項此類實施例。圖中展示個別列80，該等列構成毗鄰陣列14內之個別記憶體胞元MC之個別電晶體75之通道72操作地延伸且將彼列中之電晶體75互連之一存取線68。圖中亦展示多行81，該等行分別構成位於存取線68上方之一數位線79，其中數位線79電耦合至個別電晶體75之一個源極/汲極區域(例如，74，且在一項實施例中，直接電耦合至該源極/汲極區域)且將彼行81中之電晶體75互連。陣列14內之個別記憶體胞元MC之電容器62分別包括具有一向上敞開之容器形狀之一橫向外電極(例如，44)。電容器62亦包括一橫向內電極(例如，60)。一電容器絕緣體58介於橫向外電極44與橫向內電極60之間。橫向內電極44電耦合(在一項實施例中，直接電耦合)至個別電晶體75之另一源極/汲極區域(例如，73)。具有向上敞開之容器形狀之橫向外電極44係直接抵靠一下部導體(例如，60)，該下部導體包括陣列14內之多個電容器62之一共用電容器電極。在一項實施例中且如所展示，橫向外電極44具有直接抵靠下部導體16之一底部45。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 在一項實施例中，下部導體16包括直接電耦合在一起之一系列橫向間隔開之導電線，舉例而言，如由一示意性互連線82示意性地展示。此互連可實體發生於陣列區14內及/或自陣列區14向外發生。在一項實施例中，導電線相對於存取線係成角度的。在一項實施例中，導電線平行於存取線。在一項實施例中，導電線相對於數位線係成角度的。在一項實施例中，導電線平行於數位線。 圖37中關於一構造10a而展示一替代實例性構造10a。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「a」或以不同編號予以指示。構造10a包括呈一導電板84形式之下部導體，在一項實施例中，該導電板位於所有陣列14下方，從而形成電容器電極44且藉此將所有電容器電極44一起直接電耦合在陣列14內。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 在一項實施例中，通道中之個別者係中空通道。在一項實施例中，具有向上敞開之容器形狀之橫向外電極具有直接抵靠一下部導體之一底部。在一項此類實施例中，下部導體在陣列內具有一最上部表面，其中橫向外電極之底部係直接抵靠下部電極之最上部表面。在一項實施例中，數位線直接電耦合至個別電晶體之一個源極/汲極區域，且橫向內電極直接電耦合至個別電晶體之另一源極/汲極區域。 在一項實施例中，記憶體胞元MC係1T-1C記憶體胞元，但可採用任何其他架構。1T-1C記憶體胞元分別藉由以下內容而表徵：具有僅一個電晶體及僅一個電容器且不具有其他/額外可操作電子組件(例如，不具有其他選擇裝置等)，但亦可包含將電晶體與電容器互連在一起及將個別記憶體胞元互連至在個別記憶體胞元外之其他組件之導電材料。 本發明之一實施例包括一2T-1C記憶體胞元，及在一項實施例中，此等記憶體胞元之一陣列。參考圖38，一實例性2T-1C記憶體胞元組態2包含兩個電晶體及一個電容器。兩個電晶體標示為T1及T2，且電容器標示為CAP。T1之一源極/汲極區域與電容器(CAP)之一第一節點連接，且T1之另一源極/汲極區域與一第一比較性位元線(BL-1)連接。T1之一閘極與一字線(WL)連接。T2之一源極/汲極區域與電容器(CAP)之一第二節點連接，且T2之另一源極/汲極區域與一第二比較性位元線BL-2連接。T2之一閘極與字線(WL)連接。比較性位元線BL-1及BL-2延伸至比較兩者之電性質(例如，電壓)以確定記憶體胞元2之一記憶體狀態之電路4。2T-1C記憶體胞元之一優點係一記憶體狀態可藉由將兩個比較性位元線BL-1與BL-2之電性質彼此進行比較而確定，且因此，可省略與先前技術記憶體(舉例而言，1T-1C記憶體)相關聯之一參考位元線。圖38之2T-1C組態可用於DRAM (動態隨機存取記憶體)及/或其他類型之記憶體中。 圖39中展示圖21之構造之一替代實施例構造，該替代實施例構造可包括類似圖38中所展示之構造之2T-1C架構。在適當之情況下，已使用來自上文所闡述實施例之相似編號，其中某些差異以後綴「f」予以指示。構造10f包括2T-1C架構之個別記憶體胞元MCf ，且取決於電容器絕緣體之組成物，可係揮發性或非揮發性的。記憶體胞元MCf 分別包括一電容器62，該電容器包括具有一向上敞開之容器形狀之一橫向外電極44。電容器62包括一橫向內電極60及介於橫向外電極44與橫向內電極60之間的一電容器絕緣體58。記憶體胞元MCf 包括一上部豎向延伸之電晶體75，該上部豎向延伸之電晶體之一下部源極/汲極區域73電耦合(在一項實施例中，直接電耦合)至橫向內電極60。在一項實施例中，上部電晶體係一中空通道電晶體。記憶體胞元MCf 包括一下部豎向延伸之電晶體75L，該下部豎向延伸之電晶體之一上部源極/汲極區域74L電耦合(在一項實施例中，直接電耦合)至具有向上敞開之容器形狀之橫向外電極44。在一項實施例中，下部電晶體係一中空通道電晶體。下部電晶體75L可使用任何現有或尚待開發之方法來製作，包含本文中關於製作電晶體75所揭示之方法。電晶體75L之材料(包含圍繞其之介電材料)以後綴「L」予以指定，且可與上文針對電晶體75所闡述的不具有後綴「L」之材料相同。根據圖38之示意圖，存取線68及68L可電耦合在一起。一線79及一線16可包括比較性位元線BL-1及BL-2且延伸至電路4。絕緣材料20f展示為構成將存取線68L與線16分離之一絕緣體19。 關於圖39之實施例可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 上文所闡述處理及圖式展示(舉例而言)記憶體胞元之一陣列之一個疊層(其與「層面(deck)」及「層級」通用)之製作。在圖中所繪示之一個疊層上方或下方可提供或製作額外此等疊層。替代地，可製作僅一單個此類疊層。 無論如何，本發明之一方法實施例包括在一陣列區內形成記憶體胞元之一陣列之一疊層。記憶體胞元將分別包括一電容器及上面之一豎向延伸之電晶體。該方法包括在形成記憶體胞元之電晶體及電容器時在疊層之陣列區內使用兩個且僅兩個犧牲遮蔽步驟。在此文件之內容脈絡中，一「犧牲遮蔽步驟」係使用在基板材料上方被圖案化之遮蔽材料與未被遮蔽材料覆蓋之基板材料之後續移除(例如，藉由蝕刻)之組合之一圖案化技術，且其中遮蔽材料之至少一最上部部分被犧牲並藉此最終被自基板上方移除。遮蔽材料可包含保留為成品電路構造之部分之一最下部部分。替代地，可完全移除所有犧牲遮蔽材料。根據一項實施例，在疊層之陣列區內關於自遮蔽材料豎向向內之材料進行之兩個遮蔽步驟中之每一者僅移除介電材料。舉例而言，且僅以實例方式，關於圖1至圖21所闡述之一上述此類處理係在材料21、22、23及26為介電質之情況下之一方法。特定而言，圖1至圖3係一個遮蔽步驟，且圖4至圖9係另一遮蔽步驟。在上文所闡述實例性實施例中且根據本段之一項實施例，在形成個別記憶體胞元時在所繪示疊層之陣列區14內不存在其他犧牲遮蔽步驟。此可藉由以一自對準方式形成電路組件而促成。在此文件中，「自對準」意指一結構之至少一橫向表面藉由抵靠一先前經圖案化結構之一側壁沈積材料而界定之一技術。可使用如本文中所闡述及/或所展示之任何其他屬性或態樣。 本發明之一實施例包括在一陣列區內形成記憶體胞元之一陣列之一疊層之一方法，其中記憶體胞元將分別包括一電容器及上面之一豎向延伸之電晶體。該方法包括在形成記憶體胞元之電晶體及電容器時在疊層之陣列區內使用兩個且僅兩個犧牲遮蔽步驟。在疊層之陣列區內關於自遮蔽材料豎向向內之材料進行之兩個遮蔽步驟中之一者僅移除介電材料。在疊層之陣列區內關於自遮蔽材料豎向向內之材料進行之兩個遮蔽步驟中之另一者移除介電材料及導電材料。舉例而言，且僅以實例方式，關於圖1至圖21所闡述之一上述此類處理係在材料21、22及23為介電質且材料26及36中之至少一者為導電的之情況下之一方法。特定而言，圖1至圖3係一個遮蔽步驟(僅蝕刻介電材料)，且圖4至圖9係另一遮蔽步驟(蝕刻介電材料及導電材料)。在一項實施例中，另一遮蔽步驟係在一遮蔽步驟之後進行。結論 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之開口。該等溝渠開口中具有在該等個別溝渠開口中且沿著該等個別溝渠開口抵靠該等溝渠之橫向相對側而縱向延伸之壁。透過該等壁之間及該等經遮蔽部分之間的該等溝渠開口之基底而移除位於該等溝渠開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等個別溝渠中形成一排存取電晶體。該排存取電晶體電耦合至沿著彼排之該等個別電容器。 在某些實施例中，一種在一陣列區內形成記憶體胞元(其中該等記憶體胞元分別包括一電容器及上面之一豎向延伸之電晶體)之一陣列之一疊層之方法包括：在形成該等記憶體胞元之該等電晶體及該等電容器時在該疊層之該陣列區內使用兩個且僅兩個犧牲遮蔽步驟。在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之每一者中，僅移除介電材料。 在某些實施例中，一種在一陣列區內形成記憶體胞元(其中該等記憶體胞元分別包括一電容器及上面之一豎向延伸之電晶體)之一陣列之一疊層之方法包括：在形成該等記憶體胞元之該等電晶體及該等電容器時在該疊層之該陣列區內使用兩個且僅兩個犧牲遮蔽步驟。在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之一者中，僅移除介電材料。在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之另一者中，移除介電材料及導電材料。 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之開口。在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成環繞式壁。透過自該等環繞式壁徑向向內之該等溝渠開口之基底而移除位於該等溝渠開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等個別溝渠中形成一排存取電晶體。該排存取電晶體電耦合至沿著彼排之該等個別電容器。 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之遮蔽材料及在該等溝渠中縱向地介於該遮蔽材料之間的縱向間隔開之開口。在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成犧牲環繞式壁，以在該等個別溝渠開口內形成個別遮罩開口。透過自該等環繞式壁徑向向內之該等遮罩開口之基底而移除位於該等遮罩開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在形成該等電容器之後，用犧牲材料填塞該等遮罩開口。移除該等犧牲環繞式壁，以在該等溝渠內形成包括該犧牲材料之縱向間隔開之犧牲柱。在該等溝渠中且沿著該等溝渠圍繞該等犧牲材料柱形成一導電材料，以在該等個別溝渠中形成一存取線。移除該等犧牲柱，以在該等溝渠中之該等個別存取線中形成通道開口。在該等通道開口中形成閘極絕緣體及通道材料。該存取線、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體。該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之遮蔽材料及在該等溝渠中縱向地介於該遮蔽材料之間的縱向間隔開之開口。在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成導電性環繞式壁，以在該等個別溝渠開口內形成個別通道開口。透過自該等環繞式壁徑向向內之該等通道開口之基底而移除位於該等通道開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等個別通道開口中形成閘極絕緣體及通道材料。該等導電性環繞式壁在該等個別溝渠中構成一存取線。該存取線、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體。該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。該等溝渠分別包括縱向間隔開之導電性遮蔽材料及在該等溝渠中縱向地介於該導電性遮蔽材料之間的縱向間隔開之開口。在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成環繞式壁，以在該等個別溝渠開口內形成個別遮罩開口。透過自該等環繞式壁徑向向內之該等遮罩開口之基底而移除位於該等遮罩開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等個別溝渠中形成一排存取電晶體。該排存取電晶體電耦合至沿著彼排之該等個別電容器。該導電性遮蔽材料在該等個別溝渠中構成該等存取電晶體之該排之一存取線。 在某些實施例中，一種形成具有電容器及上面之存取電晶體之一陣列之方法包括：將存取電晶體溝渠部分地形成至絕緣材料中。在該等溝渠中之個別者中形成一對存取線壁。該等存取線壁在該等個別溝渠中且沿著該等個別溝渠抵靠該等溝渠之橫向相對側而縱向延伸。在該等溝渠中形成縱向間隔開之經遮蔽部分，且在該等溝渠中形成縱向地介於該等經遮蔽部分之間的縱向間隔開之通道開口。透過該等壁之間及該等經遮蔽部分之間的該等通道開口之基底而移除位於該等通道開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口。在該等個別電容器開口中形成個別電容器。在該等通道開口中形成閘極絕緣體及通道材料。該對存取線壁、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體。該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。 在某些實施例中，一種記憶體胞元包括具有一向上敞開之容器形狀電極之一電容器。一中空通道電晶體位於該電容器上方且直接電耦合至該電容器。 在某些實施例中，一種具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列包括：該等列中之個別者，其包括毗鄰該陣列內之個別記憶體胞元之個別電晶體之通道操作地延伸且將彼列中之該等電晶體互連之一存取線。該等行中之個別者包括位於該等存取線上方之一數位線。該數位線電耦合至該等個別電晶體之一個源極/汲極區域且將彼行中之電晶體互連。該陣列內之該等個別記憶體胞元之電容器分別包括具有一向上敞開之容器形狀之一橫向外電極以及一橫向內電極。一電容器絕緣體介於該橫向外電極與該橫向內電極之間。該橫向內電極電耦合至該等個別電晶體之另一源極/汲極區域。具有該向上敞開之容器形狀之該橫向外電極係直接抵靠一下部導體，該下部導體包括該陣列內之該等電容器中之多者之一共用電容器電極。 在某些實施例中，一種2T-1C記憶體胞元包括一電容器，該電容器包括具有一向上敞開之容器形狀之一橫向外電極以及一橫向內電極。一電容器絕緣體介於該橫向外電極與該橫向內電極之間。一下部豎向延伸之電晶體之一上部源極/汲極區域電耦合至具有該向上敞開之容器形狀之該橫向外電極。一上部豎向延伸之電晶體之一下部源極/汲極區域電耦合至該橫向內電極。 按照條例，已在語言上關於結構及方法特徵更特定或較不特定闡述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之方法包括實例性實施例，因此申請專利範圍不限於所展示及所闡述之特定特徵。因此，申請專利範圍是由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
2‧‧‧實例性2T-1C記憶體胞元組態/記憶體胞元
3-3‧‧‧線
4‧‧‧電路
5-5‧‧‧線
8-8‧‧‧線
10‧‧‧基板片段/構造
10a‧‧‧構造
10b‧‧‧構造
10c‧‧‧構造
10d‧‧‧構造
10e‧‧‧構造
10f‧‧‧構造
12‧‧‧基底基板/基板
14‧‧‧陣列/陣列區
16‧‧‧橫向間隔開之導電線/導電線/線/基板/下部導體
18‧‧‧介電材料/實例性介電材料/介電質/基板
19‧‧‧絕緣體
20‧‧‧絕緣材料
20f‧‧‧絕緣材料
21‧‧‧絕緣材料/材料/下伏絕緣材料
22‧‧‧絕緣材料/材料
23‧‧‧絕緣材料/材料
24‧‧‧溝渠/存取電晶體溝渠
24e‧‧‧溝渠
25‧‧‧橫向相對側/周邊側
26‧‧‧遮蔽材料/犧牲材料/介電遮蔽材料/材料
26c‧‧‧遮蔽材料/材料/導電性遮蔽材料
27‧‧‧周邊側
28‧‧‧縱向間隔開之經遮蔽部分/經遮蔽部分
30‧‧‧縱向間隔開之開口/溝渠開口/遮罩開口
32‧‧‧基底/溝渠開口基底
34‧‧‧材料/遮蔽材料
34-34‧‧‧線
34b‧‧‧導電材料/材料
35‧‧‧壁/環繞式壁/犧牲環繞式壁
35e‧‧‧存取線壁/壁/線
36‧‧‧壁/環繞式壁/犧牲環繞式壁/材料
37‧‧‧壁/環繞式壁/犧牲環繞式壁
37e‧‧‧存取線壁/壁/線
38‧‧‧壁/環繞式壁/犧牲環繞式壁
39‧‧‧導電材料/材料
40‧‧‧遮罩開口/通道開口/溝渠開口/開口/縱向間隔開之通道開口
42‧‧‧電容器開口
44‧‧‧電容器電極/橫向外電極/側壁電極/電極/向上敞開之容器形狀電極
45‧‧‧底部
58‧‧‧電容器絕緣體/材料
60‧‧‧電容器電極/橫向內電極/下部導體
62‧‧‧電容器
64‧‧‧犧牲材料
65‧‧‧縱向間隔開之犧牲柱/犧牲材料柱/犧牲柱
66‧‧‧導電材料/材料
68‧‧‧存取線
68d‧‧‧存取線
68e‧‧‧存取線
68L‧‧‧存取線
71‧‧‧閘極絕緣體
72‧‧‧通道材料/半導電通道材料/中空通道/通道
73‧‧‧最下部區域/源極/汲極區域/下部源極/汲極區域
74‧‧‧最上部區域/源極/汲極區域
74L‧‧‧上部源極/汲極區域
75‧‧‧存取電晶體/電晶體/中空通道電晶體/上部豎向延伸之電晶體
75L‧‧‧下部豎向延伸之電晶體/下部電晶體/電晶體
76‧‧‧一排存取電晶體
77‧‧‧固體絕緣材料/材料
78‧‧‧隔離介電質/介電材料
79‧‧‧數位線/線
80‧‧‧列
81‧‧‧行
82‧‧‧示意性互連線
84‧‧‧導電板
BL-1‧‧‧第一比較性位元線/比較性位元線
BL-2‧‧‧第二比較性位元線/比較性位元線
CAP‧‧‧電容器
MC‧‧‧記憶體胞元
MCf‧‧‧記憶體胞元
T1‧‧‧電晶體
T2‧‧‧電晶體
WL‧‧‧字線
圖1係根據本發明之一實施例之一製程中基板構造之一透視圖。 圖2係圖1之構造在由圖1所展示之處理步驟之後的一處理步驟處之一視圖。 圖3係穿過圖2中之線3-3截取之一剖面圖。 圖4係圖2之構造在由圖2所展示之處理步驟之後的一處理步驟處之一視圖。 圖5係穿過圖4中之線5-5截取之一剖面圖。 圖6係圖4之構造在由圖4所展示之處理步驟之後的一處理步驟處之一視圖。 圖7係圖6之構造在由圖6所展示之處理步驟之後的一處理步驟處之一視圖。 圖8係穿過圖7中之線8-8截取之一剖面圖。 圖9係圖7之構造在由圖7所展示之處理步驟之後的一處理步驟處之一視圖。 圖10係圖9之構造在由圖9所展示之處理步驟之後的一處理步驟處之一視圖。 圖11係圖10之構造在由圖10所展示之處理步驟之後的一處理步驟處之一視圖。 圖12係圖11之構造在由圖11所展示之處理步驟之後的一處理步驟處之一視圖。 圖13係圖12之構造在由圖12所展示之處理步驟之後的一處理步驟處之一視圖。 圖14係圖13之構造在由圖13所展示之處理步驟之後的一處理步驟處之一視圖。 圖15係圖14之構造在由圖14所展示之處理步驟之後的一處理步驟處之一視圖。 圖16係圖15之構造在由圖15所展示之處理步驟之後的一處理步驟處之一視圖。 圖17係圖16之構造在由圖16所展示之處理步驟之後的一處理步驟處之一視圖。 圖18係圖17之構造在由圖17所展示之處理步驟之後的一處理步驟處之一視圖。 圖19係圖18之構造在由圖18所展示之處理步驟之後的一處理步驟處之一視圖。 圖20係圖19之構造在由圖19所展示之處理步驟之後的一處理步驟處之一視圖。 圖21係圖20之構造在由圖20所展示之處理步驟之後的一處理步驟處之一視圖。 圖22係根據本發明之一實施例之一製程中基板構造之一透視圖。 圖23係圖22之構造在由圖22所展示之處理步驟之後的一處理步驟處之一視圖。 圖24係圖23之構造在由圖23所展示之處理步驟之後的一處理步驟處之一視圖。 圖25係根據本發明之一實施例之一製程中基板構造之一透視圖。 圖26係圖25之構造在由圖25所展示之處理步驟之後的一處理步驟處之一視圖。 圖27係圖26之構造在由圖26所展示之處理步驟之後的一處理步驟處之一視圖。 圖28係根據本發明之一實施例之一製程中基板構造之一透視圖。 圖29係圖28之構造在由圖28所展示之處理步驟之後的一處理步驟處之一視圖。 圖30係根據本發明之一實施例之一製程中基板構造之一透視圖。 圖31係圖30之構造在由圖30所展示之處理步驟之後的一處理步驟處之一視圖。 圖32係圖31之構造在由圖31所展示之處理步驟之後的一處理步驟處之一視圖。 圖33係圖32之構造在由圖32所展示之處理步驟之後的一處理步驟處之一視圖。 圖34係穿過圖33中之線34-34截取之一剖面圖。 圖35係圖33之構造在由圖33所展示之處理步驟之後的一處理步驟處之一視圖。 圖36係圖35之構造在由圖35所展示之處理步驟之後的一處理步驟處之一視圖。 圖37係根據本發明之一實施例之一基板構造之一透視圖。 圖38係根據本發明之一實施例之一個兩電晶體/單電容器(2T/1C)記憶體胞元之一示意圖。 圖39係根據本發明之一實施例之一2T/1C構造之一圖解透視圖。

Claims (27)

  1. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中，該等溝渠分別包括縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之開口，該等溝渠開口中具有在該等個別溝渠開口中且沿著該等個別溝渠開口抵靠該等溝渠之橫向相對側而縱向延伸之壁； 透過該等壁之間及該等經遮蔽部分之間的該等溝渠開口之基底而移除位於該等溝渠開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器；及 在該等個別溝渠中形成一排存取電晶體，該排存取電晶體電耦合至沿著彼排之該等個別電容器。
  2. 如請求項1之方法，其包括將該等壁形成為具有與橫向毗鄰該等溝渠之該絕緣材料之組成物不同之組成物。
  3. 如請求項2之方法，其包括在該移除期間使用橫向毗鄰該等溝渠、該等壁及該等經遮蔽部分之該絕緣材料作為一遮罩。
  4. 如請求項1之方法，其中用導電性遮蔽材料來遮蔽該等經遮蔽部分。
  5. 如請求項1之方法，其中用絕緣性遮蔽材料來遮蔽該等經遮蔽部分。
  6. 如請求項1之方法，其中該等壁係導電的。
  7. 如請求項1之方法，其中該等壁係絕緣的。
  8. 如請求項1之方法，其中該等壁係半導電的。
  9. 如請求項1之方法，其中該等壁不延伸至縱向地介於該等溝渠開口之間的空間中。
  10. 如請求項1之方法，其中該等壁亦延伸至縱向地介於該等溝渠開口之間的空間中。
  11. 如請求項10之方法，其中該等壁在該等溝渠開口之縱向緊鄰者之間自溝渠開口至溝渠開口地縱向延伸至該空間中。
  12. 如請求項1之方法，其包括將該等存取電晶體形成為包括中空通道。
  13. 如請求項1之方法，其包括將該等個別電容器形成為包括一橫向外容器形狀電容器電極，且該橫向外容器形狀電容器電極直接電耦合至由該陣列內之多個電容器共用之一電容器電極。
  14. 一種在一陣列區內形成記憶體胞元之一陣列之一疊層之方法，該等記憶體胞元分別包括一電容器及上面之一豎向延伸之電晶體，該方法包括在形成該等記憶體胞元之該等電晶體及該等電容器時在該疊層之該陣列區內使用兩個且僅兩個犧牲遮蔽步驟，在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之每一者僅移除介電材料。
  15. 一種在一陣列區內形成記憶體胞元之一陣列之一疊層之方法，該等記憶體胞元分別包括一電容器及上面之一豎向延伸之電晶體，該方法包括在形成該等記憶體胞元之該等電晶體及該等電容器時在該疊層之該陣列區內使用兩個且僅兩個犧牲遮蔽步驟，在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之一者僅移除介電材料，在該疊層之該陣列區內關於自遮蔽材料豎向向內之材料進行之該兩個遮蔽步驟中之另一者移除介電材料及導電材料。
  16. 如請求項15之方法，其中該另一遮蔽步驟係在該一個遮蔽步驟之後進行。
  17. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中，該等溝渠分別包括縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之開口； 在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成環繞式壁； 透過自該等環繞式壁徑向向內之該等溝渠開口之基底而移除位於該等溝渠開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器；及 在該等個別溝渠中形成一排存取電晶體，該排存取電晶體電耦合至沿著彼排之該等個別電容器。
  18. 如請求項17之方法，其包括將該等環繞式壁形成為導電的。
  19. 如請求項17之方法，其包括將該等環繞式壁形成為絕緣的。
  20. 如請求項17之方法，其包括將該等環繞式壁形成為半導電的。
  21. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中，該等溝渠分別包括縱向間隔開之遮蔽材料及在該等溝渠中縱向地介於該遮蔽材料之間的縱向間隔開之開口； 在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成犧牲環繞式壁，以在該等個別溝渠開口內形成個別遮罩開口； 透過自該等環繞式壁徑向向內之該等遮罩開口之基底而移除位於該等遮罩開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器； 在形成該等電容器之後，用犧牲材料填塞該等遮罩開口； 移除該等犧牲環繞式壁，以在該等溝渠內形成包括該犧牲材料之縱向間隔開之犧牲柱； 在該等溝渠中且沿著該等溝渠圍繞該等犧牲材料柱形成導電材料，以在該等個別溝渠中形成一存取線； 移除該等犧牲柱，以在該等溝渠中之該等個別存取線中形成通道開口；及 在該等通道開口中形成閘極絕緣體及通道材料；該存取線、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體，該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。
  22. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中，該等溝渠分別包括縱向間隔開之遮蔽材料及在該等溝渠中縱向地介於該遮蔽材料之間的縱向間隔開之開口； 在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成導電性環繞式壁，以在該等個別溝渠開口內形成個別通道開口； 透過自該等環繞式壁徑向向內之該等通道開口之基底而移除位於該等通道開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器；及 在該等個別通道開口中形成閘極絕緣體及通道材料，該等導電性環繞式壁在該等個別溝渠中構成一存取線，該存取線、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體，該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。
  23. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中，該等溝渠分別包括縱向間隔開之導電性遮蔽材料及在該等溝渠中縱向地介於該導電性遮蔽材料之間的縱向間隔開之開口； 在形成該等溝渠開口之後，抵靠該等個別溝渠開口之周邊側而形成環繞式壁，以在該等個別溝渠開口內形成個別遮罩開口； 透過自該等環繞式壁徑向向內之該等遮罩開口之基底而移除位於該等遮罩開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器；及 在該等個別溝渠中形成一排存取電晶體，該排存取電晶體電耦合至沿著彼排之該等個別電容器，該導電性遮蔽材料在該等個別溝渠中構成該等存取電晶體之該排之一存取線。
  24. 一種形成具有電容器及上面之存取電晶體之一陣列之方法，其包括： 將存取電晶體溝渠部分地形成至絕緣材料中； 在該等溝渠之個別者中形成一對存取線壁，該等存取線壁在該等個別溝渠中且沿著該等個別溝渠抵靠該等溝渠之橫向相對側而縱向延伸； 形成縱向間隔開之經遮蔽部分及在該等溝渠中縱向地介於該等經遮蔽部分之間的縱向間隔開之通道開口； 透過該等壁之間及該等經遮蔽部分之間的該等通道開口之基底而移除位於該等通道開口下方的該絕緣材料中之至少某些材料，以在低於該等壁之該絕緣材料中形成個別電容器開口； 在該等個別電容器開口中形成個別電容器；及 在該等通道開口中形成閘極絕緣體及通道材料；該對存取線壁、該閘極絕緣體及該通道材料形成為在該等個別溝渠中構成一排存取電晶體，該排存取電晶體電耦合至沿著彼排存取電晶體之該等個別電容器。
  25. 一種記憶體胞元，其包括： 一電容器，其包括一向上敞開之容器形狀電極；及 一中空通道電晶體，其位於該電容器上方且直接電耦合至該電容器。
  26. 一種具有分別包括一電容器及一電晶體之記憶體胞元之陣列，該陣列包括多列存取線及多行數位線，該陣列包括： 該等列中之個別者，其包括毗鄰該陣列內之個別記憶體胞元之個別電晶體之通道操作地延伸且將彼列中之該等電晶體互連之一存取線； 該等行中之個別者，其包括位於該等存取線上方之一數位線，該數位線電耦合至該等個別電晶體之一個源極/汲極區域且將彼行中之該等電晶體互連； 該陣列內之該等個別記憶體胞元之電容器分別包括： 一橫向外電極，其具有一向上敞開之容器形狀； 一橫向內電極； 一電容器絕緣體，其介於該橫向外電極與該橫向內電極之間； 該橫向內電極電耦合至該等個別電晶體之另一源極/汲極區域；且 具有該向上敞開之容器形狀之該橫向外電極係直接抵靠一下部導體，該下部導體包括該陣列內之該等電容器中之多者之一共用電容器電極。
  27. 一種2T-1C記憶體胞元，其包括： 一電容器，其包括具有一向上敞開之容器形狀之一橫向外電極； 一橫向內電極； 一電容器絕緣體，其介於該橫向外電極與該橫向內電極之間； 一下部豎向延伸之電晶體，其一上部源極/汲極區域電耦合至具有該向上敞開之容器形狀之該橫向外電極；及 一上部豎向延伸之電晶體，其一下部源極/汲極區域電耦合至該橫向內電極。
TW107101132A 2017-01-12 2018-01-12 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法 TWI692081B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/404,995 US9842839B1 (en) 2017-01-12 2017-01-12 Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US15/404,995 2017-01-12

Publications (2)

Publication Number Publication Date
TW201830667A true TW201830667A (zh) 2018-08-16
TWI692081B TWI692081B (zh) 2020-04-21

Family

ID=60516285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101132A TWI692081B (zh) 2017-01-12 2018-01-12 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法

Country Status (4)

Country Link
US (3) US9842839B1 (zh)
CN (1) CN110235245B (zh)
TW (1) TWI692081B (zh)
WO (1) WO2018132257A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771954B (zh) * 2020-08-13 2022-07-21 台灣積體電路製造股份有限公司 記憶體陣列與其形成方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10229874B1 (en) * 2018-03-22 2019-03-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
CN108520876B (zh) * 2018-06-26 2023-07-11 长鑫存储技术有限公司 集成电路存储器及其制备方法、半导体器件
US10818665B2 (en) * 2018-08-24 2020-10-27 Micron Technology, Inc. Array of recessed access devices and an array of memory cells individually comprising a capacitor and a transistor
US11393927B2 (en) * 2018-09-26 2022-07-19 Intel Coropration Memory cells based on thin-film transistors
US10818673B2 (en) * 2018-10-03 2020-10-27 Micron Technology, Inc. Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars
US10886285B2 (en) * 2018-12-07 2021-01-05 Micron Technology, Inc. Memory circuitry and methods of forming memory circuitry
US10825799B2 (en) 2018-12-19 2020-11-03 Nanya Technology Corporation Semiconductor structure
US10833092B2 (en) * 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US10854617B2 (en) * 2019-04-09 2020-12-01 Micron Technology, Inc. Integrated components which have both horizontally-oriented transistors and vertically-oriented transistors
US11195838B2 (en) * 2019-05-23 2021-12-07 Micron Technology, Inc. Arrays of capacitors, methods used in forming integrated circuitry, and methods used in forming an array of capacitors
US11177266B2 (en) * 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
JP2021108331A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
KR20220007393A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 메모리 소자
KR20220012120A (ko) * 2020-07-22 2022-02-03 삼성전자주식회사 메모리 소자
US11411118B2 (en) 2020-09-10 2022-08-09 Micron Technology, Inc. Integrated assemblies
KR20220035674A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치
US11545543B2 (en) 2020-10-27 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Trench pattern for trench capacitor yield improvement
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) * 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US20220189913A1 (en) * 2020-12-10 2022-06-16 Intel Corporation Transistors, memory cells, and arrangements thereof
KR20220090208A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 반도체 메모리 소자
CN114695268B (zh) * 2020-12-30 2024-06-21 长鑫存储技术有限公司 存储器及其制作方法
EP4199085A4 (en) * 2021-10-22 2024-05-01 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
CN116437661B (zh) * 2023-05-24 2023-11-24 北京超弦存储器研究院 存储器及其制造方法、电子设备

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405553B2 (ja) 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6184152B1 (en) * 1998-01-27 2001-02-06 Integrated Silicon Solution Inc. Method for fabricating stacked capacitor for a dynamic random access memory
US6297989B1 (en) 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
US6593610B2 (en) * 2001-12-13 2003-07-15 Micron Technology, Inc. Memory cell arrays
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) * 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US7473596B2 (en) * 2003-12-19 2009-01-06 Micron Technology, Inc. Methods of forming memory cells
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
US20070040202A1 (en) * 2005-08-18 2007-02-22 Infineon Technologies Ag Semiconductor memory cell array having self-aligned recessed gate MOS transistors and method for forming the same
US7763513B2 (en) * 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7485525B2 (en) * 2006-01-10 2009-02-03 International Business Machines Corporation Method of manufacturing a multiple port memory having a plurality of parallel connected trench capacitors in a cell
US20070176253A1 (en) * 2006-01-31 2007-08-02 Peng-Fei Wang Transistor, memory cell and method of manufacturing a transistor
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP2008182083A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US8143121B2 (en) 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
JP5554973B2 (ja) * 2009-12-01 2014-07-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
US8450175B2 (en) * 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130103942A (ko) 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9240548B2 (en) 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9006810B2 (en) * 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6305050B2 (ja) 2013-12-18 2018-04-04 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
WO2015117222A1 (en) 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9397094B2 (en) 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) * 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
TWI603241B (zh) 2015-06-29 2017-10-21 精材科技股份有限公司 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR20180036879A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771954B (zh) * 2020-08-13 2022-07-21 台灣積體電路製造股份有限公司 記憶體陣列與其形成方法
US11974441B2 (en) 2020-08-13 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including epitaxial source lines and bit lines

Also Published As

Publication number Publication date
WO2018132257A1 (en) 2018-07-19
US10192873B2 (en) 2019-01-29
US9842839B1 (en) 2017-12-12
US20180197862A1 (en) 2018-07-12
CN110235245A (zh) 2019-09-13
US10529720B2 (en) 2020-01-07
TWI692081B (zh) 2020-04-21
CN110235245B (zh) 2023-10-31
US20190139960A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
TWI692081B (zh) 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
US10443046B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
CN110168727B (zh) 包括垂直对置电容器对的阵列及其形成方法
US11201207B2 (en) Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
CN109937481B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
CN109891587B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列