CN110235245A - 存储器单元，具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列，2t-1c存储器单元，及形成具有电容器及上面的存取晶体管的阵列的方法 - Google Patents

存储器单元，具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列，2t-1c存储器单元，及形成具有电容器及上面的存取晶体管的阵列的方法 Download PDF

Info

Publication number
CN110235245A
CN110235245A CN201780083169.XA CN201780083169A CN110235245A CN 110235245 A CN110235245 A CN 110235245A CN 201780083169 A CN201780083169 A CN 201780083169A CN 110235245 A CN110235245 A CN 110235245A
Authority
CN
China
Prior art keywords
transistor
memory cell
array
individual
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780083169.XA
Other languages
English (en)
Other versions
CN110235245B (zh
Inventor
S·E·西里斯
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110235245A publication Critical patent/CN110235245A/zh
Application granted granted Critical
Publication of CN110235245B publication Critical patent/CN110235245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口。所述沟槽开口在其中具有在所述个别沟槽开口中且沿着所述个别沟槽开口抵靠所述沟槽的横向相对侧而纵向延伸的壁。通过所述壁之间及所述经掩蔽部分之间的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。还揭示其它方面，包含独立于方法的结构。

Description

存储器单元，具有个别地包括电容器及晶体管的存储器单元 且包括多行存取线及多列数字线的阵列，2T-1C存储器单元， 及形成具有电容器及上面的存取晶体管的阵列的方法
技术领域
本文中所揭示的实施例涉及存储器单元、具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列、2T-1C存储器单元及形成具有电容器及上面的存取晶体管的阵列的方法。
背景技术
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。存储器可制作于个别存储器单元的一或多个阵列中。存储器单元可使用数字线(其还可称为位线、数据线、感测线或数据/感测线)及存取线(其还可称为字线)而被写入或读取。数字线可沿着阵列的多列与存储器单元导电地互连，且存取线可沿着阵列的多行与存储器单元导电地互连。每一存储器单元可通过数字线与存取线的组合而唯一地寻址。
存储器单元可为易失性或非易失性的。非易失性存储器单元可存储数据达经延长时间周期，包含计算机被关断时。易失性存储器会耗尽且因此需要被刷新/重新写入，在许多例子中，每秒多次。无论如何，存储器单元经配置而以至少两种不同可选择状态存留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上电平或状态的信息。
电容器是可在存储器单元中使用的一种类型的电子组件。电容器具有通过电绝缘材料而分离的两个电导体。作为电场的能量可以静电方式存储于此材料内。取决于绝缘体材料的组合物，所述所存储场将是易失性或非易失性的。举例来说，包含仅SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是具有铁电材料作为绝缘材料的至少一部分的铁电电容器。铁电材料通过具有两种稳定经极化状态而表征，且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过应用适合编程电压而改变，且在移除编程电压之后保持不变(至少在一段时间内)。每一极化状态具有不同于另一极化状态的电荷存储电容，且这理想地可用于在不使极化状态反向的情况下写入(即，存储)及读取存储器状态直到极化状态期望被反向为止。不太合意地，在具有铁电电容器的一些存储器中，读取存储器状态的动作可使极化反向。因此，在确定极化状态后，旋即进行存储器单元的重新写入以在其确定之后立即使存储器单元处于读取前状态。无论如何，并入有铁电电容器的存储器单元理想地是非易失性的，这归因于形成电容器的一部分的铁电材料的双稳态特性。其它可编程材料可用作电容器绝缘体来使电容器为非易失性的。
附图说明
图1是根据本发明的实施例的过程中衬底构造的透视图。
图2是图1的构造在由图1所展示的处理步骤之后的处理步骤处的视图。
图3是穿过图2中的线3-3截取的横截面图。
图4是图2的构造在由图2所展示的处理步骤之后的处理步骤处的视图。
图5是穿过图4中的线5-5截取的横截面图。
图6是图4的构造在由图4所展示的处理步骤之后的处理步骤处的视图。
图7是图6的构造在由图6所展示的处理步骤之后的处理步骤处的视图。
图8是穿过图7中的线8-8截取的横截面图。
图9是图7的构造在由图7所展示的处理步骤之后的处理步骤处的视图。
图10是图9的构造在由图9所展示的处理步骤之后的处理步骤处的视图。
图11是图10的构造在由图10所展示的处理步骤之后的处理步骤处的视图。
图12是图11的构造在由图11所展示的处理步骤之后的处理步骤处的视图。
图13是图12的构造在由图12所展示的处理步骤之后的处理步骤处的视图。
图14是图13的构造在由图13所展示的处理步骤之后的处理步骤处的视图。
图15是图14的构造在由图14所展示的处理步骤之后的处理步骤处的视图。
图16是图15的构造在由图15所展示的处理步骤之后的处理步骤处的视图。
图17是图16的构造在由图16所展示的处理步骤之后的处理步骤处的视图。
图18是图17的构造在由图17所展示的处理步骤之后的处理步骤处的视图。
图19是图18的构造在由图18所展示的处理步骤之后的处理步骤处的视图。
图20是图19的构造在由图19所展示的处理步骤之后的处理步骤处的视图。
图21是图20的构造在由图20所展示的处理步骤之后的处理步骤处的视图。
图22是根据本发明的实施例的过程中衬底构造的透视图。
图23是图22的构造在由图22所展示的处理步骤之后的处理步骤处的视图。
图24是图23的构造在由图23所展示的处理步骤之后的处理步骤处的视图。
图25是根据本发明的实施例的过程中衬底构造的透视图。
图26是图25的构造在由图25所展示的处理步骤之后的处理步骤处的视图。
图27是图26的构造在由图26所展示的处理步骤之后的处理步骤处的视图。
图28是根据本发明的实施例的过程中衬底构造的透视图。
图29是图28的构造在由图28所展示的处理步骤之后的处理步骤处的视图。
图30是根据本发明的实施例的过程中衬底构造的透视图。
图31是图30的构造在由图30所展示的处理步骤之后的处理步骤处的视图。
图32是图31的构造在由图31所展示的处理步骤之后的处理步骤处的视图。
图33是图32的构造在由图32所展示的处理步骤之后的处理步骤处的视图。
图34是穿过图33中的线34-34截取的横截面图。
图35是图33的构造在由图33所展示的处理步骤之后的处理步骤处的视图。
图36是图35的构造在由图35所展示的处理步骤之后的处理步骤处的视图。
图37是根据本发明的实施例的衬底构造的透视图。
图38是根据本发明的实施例的两晶体管/单电容器存储器(2T/1C)单元的示意图。
图39是根据本发明的实施例的2T/1C构造的图解透视图。
具体实施方式
本发明的实施例囊括形成具有电容器及上面的存取晶体管的阵列的方法及独立于制造方法的此类阵列。本发明的实施例还囊括在阵列区中形成存储器单元的阵列的叠层的方法，其中存储器单元个别地包括电容器及上面的竖向延伸的晶体管。本发明的实施例还囊括独立于制造方法的存储器单元。此外，本发明的实施例还囊括独立于制造方法的个别地包括电容器及晶体管的存储器单元的阵列。首先参考图1到21描述形成具有电容器及上面的存取晶体管的阵列的方法的实例性实施例。
参考图1，其描绘衬底片段或构造10的一部分，所述衬底片段或构造包括具有阵列或阵列区14的基底衬底12，在所述阵列或阵列区内，将制作个别地包括晶体管及电容器的存储器单元的阵列。一区(未展示)处于阵列14的外围且可被制作成包含电路组件(即，电路)。个别存储器单元可制作于阵列14内，且阵列14可包括多行存取线及多列数字线。本文中“行”及“列”的使用是分别相对于一系列存取线及一系列数字线来说的，且个别存储器单元已或将纵向沿着所述“行”及“列”形成于阵列14内。行可为笔直及/或弯曲的及/或相对彼此平行及/或非平行的，列也可为如此。此外，行及列可相对彼此以90°或以一或多个其它角度相交。外围区可被视为开始端，且阵列14可被视为存储器单元的重复图案终止(例如，在此重复图案的外围边缘处)的终止端，但多行存取线及/或多列数字线可以且可能将延伸到外围区中。
基底衬底12可包含导电性/导体/导电材料(即，本文中，电材料)、半导电材料或者绝缘性/绝缘体/绝缘材料(即，本文中，电材料)中的任何一或多者。基底衬底12上方展示各种材料。材料可处于所描绘图1的材料旁边、从所描绘图1的材料竖向向内或从所描绘图1的材料竖向向外。举例来说，集成电路的其它经部分或完全制作的组件可设置于在衬底12上方、围绕衬底12或在衬底12内的某处。用于操作存储器阵列内的组件的控制件及/或其它外围电路也可被制作，且可或可不完全或部分地位于阵列或子阵列内。此外，多个子阵列还可先后地或相对彼此以其它方式被独立地制作及操作。如在此文档中所使用，“子阵列”还可被视为阵列。无论如何，本文中所描述的材料、区域及结构中的任一者可为同质或非同质的，且无论如何，可在此类材料所上覆的任何材料上方为连续或不连续的。此外，除非另外陈述，否则使用任何适合现有或有待开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
一系列横向间隔开的导电线16连同其间的电介质材料18一起已形成于基底衬底12上方。在一些实施例中，导电线16可称为或个别地视为下部导体。在此文档中，除非另有指示，否则“竖向(地)”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”及“向下”一般是参考垂直方向来说。此外，如本文中所使用，“垂直”及“水平”是独立于衬底在三维空间中的定向的相对彼此垂直或处于垂直的10°内的方向。“水平”是指沿着主要衬底表面的大体方向(即，在10°内)，且可与在制作期间衬底被处理的位置有关。此外，在此文档中，“竖向延伸(extend(ing)elevationally及levationally-extending)”囊括从垂直到距垂直不超过45°的范围。此外，相对于场效应晶体管“竖向延伸”及“垂直(地)”是参考晶体管的沟道长度的定向来说，在操作中，电流沿着晶体管的沟道长度在晶体管的处于两个不同高度的两个源极/漏极区域之间流动。为简单及易于描绘起见，仅展示两个导电线16，但阵列14内将可能形成几千、几万等导电线。此外，虽然此些线展示为是直线状的，但再次，可使用弯曲配置、非平行配置、弯曲配置与笔直分段配置的组合等。下文描述导电线16的用途及电路配置。
用于导电线16及用于本文中任何导电性材料的实例性材料包含以下各项中的一或多者：元素金属、两种或多于两种元素金属的混合物或合金、导电性金属化合物及经导电掺杂的半导电材料，其中TiN是用于线16的一个特定实例。实例性电介质材料18包含氮化硅及/或经掺杂或未经掺杂二氧化硅。线16及电介质18的实例性竖向厚度是200埃到1,000埃。
在此文档中，“厚度”本身(不存在前述方向性形容词)定义为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且由于厚度是可变，因此此材料或区域将具有某最小厚度及某最大厚度。如本文中所使用，“不同组合物”仅需要两种所述材料或区域的可彼此直接抵靠的那些部分在化学上及/或物理上是不同的(举例来说，假设此些材料或区域不是同质的)。如果所述两种所述材料或区域并不彼此直接抵靠，那么“不同组合物”仅需要所述两种所述材料或区域的彼此最接近的那些部分在化学上及/或物理上是不同的(假设此些材料或区域不是同质的)。在此文档中，当存在所述材料、区域或结构相对于彼此的至少某一实体触及接触时，一材料、区域或结构是“直接抵靠”另一者。相比之下，前面没有“直接”的“在…上方”、“在…上”、“邻近”、“沿着”及“抵靠”囊括“直接抵靠”以及其中介入材料、区域或结构导致所述材料、区域或结构相对于彼此并非实体触及接触的构造。
绝缘材料20已形成于衬底12/16/18上方。在一个实施例中，其展示为包括三种绝缘材料21、22及23。在一个实施例中，材料21及23具有相同组合物，且材料22具有与材料21及23的组合物不同的组合物。材料21及23的实例性组合物是经掺杂或未经掺杂二氧化硅，而材料22的实例性组合物是氮化硅。绝缘材料21、22及23的实例性厚度分别是1,000埃到1.5微米、100埃到500埃及200埃到1,500埃。
参考图2及3，沟槽24已部分地形成到绝缘材料20中。在一个实施例中且如所展示，沟槽24穿过绝缘材料23及22延伸到绝缘材料21。沟槽24可在具有或不具有间距倍增的情况下通过任何适合现有或有待开发的技术(例如，光学光刻)而形成。存取晶体管将至少部分地形成于沟槽24内，且因此，此些沟槽可被视为存取晶体管沟槽24。出于继续论述的目的，个别存取晶体管沟槽24可被视为包括横向相对侧25。
参考图4及5，如所展示，已沉积且图案化掩蔽材料26以使沟槽24形成为个别地包括纵向间隔开的经掩蔽部分28及纵向地介于经掩蔽部分28之间的纵向间隔开的开口30。在一个实施例中，掩蔽材料26是绝缘的，在一个实施例中，掩蔽材料26是导电的，且在一个实施例中，掩蔽材料26是半导电的。无论如何，至少一些掩蔽材料26或没有掩蔽材料26可保留在成品电路构造中。掩蔽材料26可在具有或不具有间距倍增的情况下使用任何技术(举例来说，使用光学光刻)来图案化。个别沟槽开口30可被视为包括外围侧25、27及基底32。
参考图6，材料34已形成于掩蔽材料26上方，并用以内衬于沟槽开口30且不至于填充沟槽开口30。材料34将用于在沟槽开口30内形成壁。在一个实施例中，材料34是导电的，在一个实施例中，材料34是绝缘的，且在一个实施例中，材料34是半导电的。无论如何，理想地，材料34具有与材料21的组合物不同的组合物。可使用任何适合导电材料、绝缘材料或半导电材料。
参考图7及8，材料34基本上已从水平表面上方移除(例如，通过适合各向异性蚀刻)，且因此使沟槽开口基底32重新暴露。在一个实施例中且如所展示，此已导致在沟槽开口30内形成壁35、36、37及38。壁35及37在个别沟槽开口30中且沿着个别沟槽开口30抵靠沟槽24的横向相对侧25而纵向延伸。在一个实施例中，壁35及37形成为具有与横向邻近沟槽24的绝缘材料(例如，22、23)的组合物不同的组合物。在一个实施例中，壁35、37是导电的，在一个实施例中，壁35、37是半导电的，且在一个实施例中，壁35、37是绝缘的。在一个实施例中，壁35、37不延伸到纵向地介于沟槽开口30之间的空间(例如，经掩蔽部分28)中。在一个实施例中，此些壁还可延伸到纵向地介于沟槽开口30之间的空间(图7及8中未展示)中，且下文将关于额外实施例描述此。在一个实施例中且如所展示，壁35、36、37及38环绕沟槽开口30且抵靠(在一个实施例中，直接抵靠)个别沟槽开口30的外围侧25、27。
无论如何，在一个实施例中，壁35、36、37及38在个别沟槽开口30内形成个别掩模开口40，且在一些实施例中，个别掩模开口40将包括沟道开口，如从继续论述将明了。在一个实施例中，在没有任何掩模位于阵列14内的衬底的顶上的情况下进行所描绘图7及8的移除步骤。
参考图9，已通过壁35、37之间及所展示的经掩蔽部分28(图9中未指定)之间的沟槽开口30的基底32(未展示)而移除位于沟槽开口30下方的绝缘材料20中的至少一些材料，以在低于壁35、37的绝缘材料20中形成个别电容器开口42。在一个实施例中，此已从环绕式壁35、36、37及38径向向内进行，以在绝缘材料20中形成个别电容器开口42。在一个实施例中，横向邻近沟槽24、壁35/36/37/38及经掩蔽部分28的绝缘材料(例如，23)在所描绘移除步骤期间已用作掩模。用于形成电容器开口42的实例性技术包含在具有或不具有间距倍增的情况下进行光学光刻图案化及蚀刻。用于蚀刻穿过二氧化硅的实例性各向异性等离子体化学品是C4F6、C4F8与Ar的组合，而用于蚀刻穿过氮化硅的实例性各向异性等离子体化学品是CH2F2、CF4与O2的组合。在一个实施例中且如所展示，已通过绝缘材料20而形成电容器开口42以向上暴露下部导体16。为简单及清晰起见，构造10的阵列14仅展示为包括四个电容器开口(仅前两个开口是可见的且用编号42指定)，但再次可能地，阵列14内将形成几百、几千、几百万等电容器开口。电容器开口42在水平横截面中可个别地具有任何一或多个形状，举例来说，圆形、椭圆形、四边形(例如，正方形或矩形)、六边形、笔直边与弯曲边的组合等。电容器开口42展示为具有笔直垂直侧壁，但所述侧壁可为非垂直及/或不笔直的。个别电容器开口42的实例性最大敞开尺寸是300埃到600埃。
个别电容器形成于个别电容器开口42中。参考图10到12描述形成个别电容器的实例性方法。参考图10，电容器电极44已形成于个别电容器开口42中。在一个实施例中且如所展示，电容器电极44具有向上敞开的容器形状，且在一个实施例中，电容器电极44是所形成的个别电容器的横向外(例如，径向外)电极。在一个实施例中且如所展示，具有向上敞开的容器形状的横向外电极44已形成为具有横向延伸到侧壁电极44且在侧壁电极44之间横向延伸的底部45。替代地且仅以实例方式，电极44可个别地包括向上及向下敞开的(未展示)导电材料圆柱体(例如，极少或没有底部45在电极44的侧壁之间延伸)。形成电容器电极44的实例性技术是沉积任何适合导电材料(例如，TiN)，后续接着用填充材料(例如，光致抗蚀剂)填充所描绘容器形状的至少下部部分，后续接着将电极44的导电材料往回蚀刻为相对于绝缘材料21的上部表面凹陷的，举例来说，如所展示。电极44的材料的实例性厚度是30埃到50埃。在一个实施例中，电容器电极44电耦合(在一个实施例中，直接电耦合)到个别线16中的一者。在此文档中，如果在正常操作期间，电流能够持续地从一个区域/材料/组件流动到另一区域/材料/组件，且在次原子正及/或负电荷被充分产生时，主要通过移动次原子正及/或负电荷而进行此，那么区域/材料/组件相对彼此是“电耦合”的。另一电子组件可介于区域/材料/组件之间并电耦合到区域/材料/组件。相比之下，当区域/材料/组件称为是“直接电耦合”时，直接电耦合的区域/材料/组件之间不存在介入电子组件(例如，不存在二极管、晶体管、电阻器、传感器、开关、熔丝等)。
参考图11，已形成电容器绝缘体58，如所展示。在一个实例性实施例中，电容器绝缘体58包括可编程材料，使得将形成的电容器是非易失性的，且可编程为至少两种不同量值电容状态(例如，借此可编程材料既是充分厚的且在不同状态中又保持为绝缘的，使得足以擦除所存储状态的电流在操作电压下不流动穿过其)。实例性此类可编程材料包含铁电材料、导电桥接RAM(CBRAM)材料、相变材料及电阻性RAM(RRAM)材料，其中铁电被认为是理想的。实例性铁电材料包含具有过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆及钛酸钡锶中的一或多者的铁电体，且其中可具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂剂。在一个实施例中，电容器绝缘体58包括电介质材料，使得电容器是易失性的。举例来说，电介质材料可包括非可编程电介质材料中的一或多者，例如二氧化硅、氮化硅、氧化铝、高k电介质等，借此在移除或充分减小来自电容器的两个电容器电极中的一者或两者的电压/电位后，材料58中不保留任何电荷。非易失性可编程电容器可具有拥有可编程材料与非可编程材料的适合组合的电容器绝缘体。无论如何，电容器绝缘体58的实例性厚度为30埃到100埃。
参考图12，已形成另一电容器电极60，从而在个别电容器开口42中形成个别电容器62。在一个实施例中且如所展示，电容器62包括从向上敞开的容器形状电极44横向向内的横向内电极60，且在一个实施例中，其中横向内电极60从一侧到另一侧、在水平横截面中从上而下完全为实心的。电容器电极60可具有任何适合导电性组合物，且可通过沉积而形成以填充电容器开口42的其余体积，后续接着进行回蚀以产生例如所展示的构造。
最终在个别沟槽24中形成一排存取晶体管，其中所述排存取晶体管电耦合到沿着所述排的个别电容器。此可通过任何现有或有待开发的方式进行。接下来参考图13到图18描述一个此类实例。
参考图13，牺牲材料64已沉积于掩模开口40内以填塞此些开口，后续接着将构造10至少往回平面化到绝缘材料23的最上部表面。牺牲材料64可为导电、绝缘及/或半导电中的任一者。
参考图14，且在一个实施例中，已移除牺牲环绕式壁35、36、37及38(未展示)，且在一个实施例中，如所展示，还已移除掩蔽材料26(未展示)，借此在沟槽24内形成纵向间隔开的牺牲柱65。在一个此类实施例中且如所展示，此包括在形成沟槽开口30(图14中未指定)之后移除所有牺牲材料26(未展示)的方法。无论如何且在一个实施例中，如所展示，已从沟槽24移除掩蔽材料26(未展示)，使得纵向间隔开的牺牲柱65在其之间不具有纵向地沿着个别沟槽24的固体材料。
参考图15，在沟槽24中且沿着沟槽24围绕牺牲材料柱65已形成导电材料66，从而在个别沟槽24中形成存取线68。
参考图16，已移除牺牲材料柱65(未展示)以将前述掩模开口40变换为沟槽24中的个别存取线68中的沟道开口40。
参考图17，栅极绝缘体71(例如，二氧化硅、氮化硅、高k电介质、铁电材料等)及沟道材料72(例如，多晶硅)已形成于沟道开口40中。栅极绝缘体71可经沉积以内衬于沟道开口40中，(举例来说)后续接着经受各向异性蚀刻(例如，反应性离子间隔件蚀刻)以将栅极绝缘体71从沟道开口40的基底上方中心处移除。以实例方式，沟道材料72可在沉积具有半导电能力的材料期间被个别地适当掺杂，借此在实例性所描绘实施例中，最下部区域73及最上部区域74经适当导电地掺杂以充当其间具有半导电沟道材料72的导电性源极/漏极区域。存取线68、栅极绝缘体71、沟道材料72及源极/漏极区域73、74形成为在个别沟槽24中构成一排76存取晶体管75，其中相应排的此些存取晶体管电耦合(在一个实施例中，直接电耦合)到沿着所述排存取晶体管75的个别电容器62。个别存取线68的横向邻近栅极绝缘体71及个别晶体管75的沟道材料72的那些部分有效地形成此些个别晶体管的个别存取栅极。在一个实施例中且如所展示，存取晶体管75形成为包括中空沟道72，且借此为中空沟道晶体管。中空沟道72可用固体绝缘材料77(例如，二氧化硅或氮化硅)来填塞，如所展示。
本发明的实施例还囊括形成具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列的方法以及此类独立于制造方法的阵列。仅以实例方式，接下来参考图18到21描述此方法及构造。
参考图18，已相对于栅极绝缘体71、源极/漏极区域74的材料、材料23及材料77选择性地使存取线68的材料66往回凹陷(例如，通过定时蚀刻)。在此文档中，选择性蚀刻或移除是其中使一种材料相对于另一所述材料以至少2.0:1的速率被移除的蚀刻或移除。
参考图19，已沉积隔离电介质78以填充图18中所形成的竖向凹陷。
参考图20，已将电介质材料78图案化(如所展示)成在其间于个别晶体管75的源极/漏极区域74上方形成沟槽。
参考图21，导电材料已被沉积且被往回平面化(如所展示)成形成电耦合(在一个实施例中，直接电耦合)到个别晶体管75的源极/漏极区域74的数字线79，从而形成个别存储器单元MC。
在上文参考图1到21所描述的实施例中可使用如本文中所描述及/或所展示的任何其它属性或方面。
接下来参考图22到24关于构造10b而描述形成具有电容器及上面的存取晶体管的阵列的实例性替代方法。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“b”或以不同编号予以指示。关于图6到14所展示的处理展示最终从构造10移除所有掩蔽材料34及所得壁35、36、37及38。在掩蔽材料34包括导电材料的情况下，这可并非是特别合意的。举例来说，图22打算相对于画影线的导电材料34b而展示此。
参考图23，此展示类似于上文所描述实施例的图13关于构造10所描绘的处理的对图22的衬底的处理。借此，且作为实例，电介质掩蔽材料26在图23中保持处于沟槽24内。
参考图24，已移除图23的材料26(未展示)，且已在材料26的位置中形成导电材料39并已将导电材料39至少往回平面化到材料23的最上部表面。导电材料39可具有与材料34b的组合物相同或不同的组合物，其中相同组合物由材料34b与39之间的虚界面线展示。在沟槽开口40中将形成沟道时，此有效地将其内接纳牺牲材料柱65的沟槽开口40形成为包括沟道开口40。牺牲柱65将被移除，后续接着进行类似于上文关于至少图16及17所描述的处理的处理，以形成晶体管75。可使用如本文中所描述及/或所展示的任何其它属性或方面。
关于形成构造10b的上文所描述实施例仅是一个实例性实施例，其中环绕式壁35、36、37及38经形成为导电的，且其中此些环绕式壁在沟槽24中构成个别存取线68。在一个此类实施例中且如所展示，掩蔽材料26中没有一部分保留以构成存取线68，且在一个实施例中，展示从个别沟槽24移除所有掩蔽材料26。
接下来参考图25到27关于构造10c而描述替代方法实施例。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“c”予以指示。图25中的构造10c通过其所描绘影线而将掩蔽材料26c展示为包括导电材料。
图26展示类似于上文所描述实施例的图13关于构造10所描绘的处理的对图25的衬底的处理。
参考图27，已移除图26的材料34(未展示)，且已在材料34的位置中形成导电材料39并已将导电材料39至少往回平面化到材料23的最上部表面。导电材料39可具有与材料26c的组合物相同或不同的组合物，其中相同组合物由材料26c与39之间的虚界面线展示。此有效地将其内接纳牺牲材料柱65的沟槽开口40形成为包括沟道开口40。牺牲柱65将被移除，后续接着进行类似于上文关于至少图16及17所描述的处理的处理，以形成晶体管75。因此，且在一个实施例中，导电性掩蔽材料26c可保留为成品电路构造的一部分，且在个别沟槽24中构成一排76存取晶体管75的存取线68。可使用如本文中所描述及/或所展示的任何其它属性或方面。
与构造10b及10c有关的上文所描述处理可被组合，举例来说，如参考图28及29关于构造10d所描述。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“d”予以指示。图28按10c及10b的实施例通过影线而将材料26c及34b中的每一者分别展示为是导电的。构造10d中的材料26c及34b可具有相同或不同组合物，其中通过材料26c与34b之间的不同影线及实界面线展示不同组合物。
图29展示类似于上文关于图7到13所描述的处理的后续处理，且借此已形成存取线68d。开口40中包括其内可类似于上文关于图17所描述而形成晶体管材料的沟道开口40。可使用如本文中所描述及/或所展示的任何其它属性或方面。
在一个实施例中，掩蔽材料是导电的，且掩蔽材料中的至少一些材料保留以构成存取线。在一个实施例中，掩蔽材料中没有一部分保留以构成存取线。在一个实施例中，从个别沟槽移除所有掩蔽材料。在一个实施例中，环绕式壁经形成为导电的，且构成存取线。在一个实施例中，移除环绕式壁中的至少一些壁，且用构成存取线的导电材料替换环绕式壁中的至少一些壁。在一个此类实施例中，所有环绕式壁均被移除或用导电材料替换。
接下来参考图30到36关于构造10e而描述形成具有电容器及上面的存取晶体管的阵列的另一实例性实施例。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“e”或以不同编号予以指示。
参考图30，在材料23内已形成到达材料22的沟槽24e。
参考图31，在个别沟槽24e中已形成一对存取线壁35e、37e，其中此些壁在个别沟槽中且沿着个别沟槽抵靠沟槽24e的横向相对侧25而纵向延伸。以实例方式，此可通过沉积导电材料、后续接着对导电材料进行各向异性蚀刻以产生如所展示的构造而形成。此可在阵列14内不具有任何掩蔽材料的情况下进行。
参考图32，已使用材料23及壁35e、37e的材料作为掩模来穿过材料22进行各向异性蚀刻。
参考图33及34，已类似于上文关于图4及5所描述而沉积及图案化掩蔽材料26，如所展示。此仅是形成纵向间隔开的经掩蔽部分28及在沟槽24e中纵向地介于经掩蔽部分28之间的纵向间隔开的沟道开口40/掩模开口30的一个实例性方法。再次，掩蔽材料26可为绝缘、半导电及导电中的任一者。
参考图35，线35e、37e、材料23及材料26在蚀刻到下伏绝缘材料21中以形成电容器开口42、后续接着形成电容器62时已用作掩模。
参考图36，已类似于上文所描述而进行后续处理，借此个别对存取线壁35e及37e构成所得晶体管75的存取线68e。
在一个实施例中，多对壁延伸到纵向地介于沟槽开口之间的空间(例如，28)中，且在一个实施例中，在沟槽开口的纵向紧邻者之间从沟槽开口到沟槽开口地延伸。在一个实施例中，掩蔽材料26是导电的，且直接抵靠所述对存取线壁并保留在成品电路构造中。在一个实施例中，掩蔽材料26是绝缘的或半导电的，且直接抵靠所述对存取线壁并保留在成品电路构造中。
在一个实施例中，沟道开口的外围侧形成为从上而下沿圆周具有相同组合物(例如，图33的壁35e、37e具有相同组合物，且掩蔽材料26是导电的并具有与壁35e、37e相同的组合物)。在一个实施例中，沟道开口的外围侧形成为沿着不同沿圆周延伸的区段具有不同组合物，且在沿圆周延伸的区段中的每一者内从上而下具有相同组合物(例如，掩蔽材料26与沟槽24e中的壁35e、37e各自为沟道开口的外围侧的不同沿圆周延伸的区段，且其中至少一者具有与另一者不同的组合物)。在一个实施例中，沟道开口的外围侧形成为包括仅两种不同组合物(例如，壁35e及37e具有相同组合物，且掩蔽材料26具有与壁35e、37e的组合物不同的组合物)。在一个实施例中，沟道开口的外围侧形成为包括至少两对横向相对的沿圆周延伸的区段，其中每一对中的横向相对的沿圆周延伸的区段中的个别者具有相同组合物(例如，壁35e、37e具有相同组合物且为一对，相对侧上的掩蔽材料26为另一对)。在一个实施例中，沿圆周延伸的区段形成为围绕个别沟道开口沿圆周以两种不同组合物交替(例如，壁35e、37e具有相同组合物，且掩蔽材料26位于沿圆周介于由掩蔽材料26形成的侧之间的相对侧上)。
关于图30到36的实施例可使用如本文中所描述及/或所展示的任何其它属性或方面。
本发明的实施例包括独立于制造方法的存储器单元。此存储器单元包括具有向上敞开的容器形状电极(例如，44)的电容器(例如，62)。所述存储器单元还包括在电容器上方且直接电耦合到电容器的中空沟道晶体管(例如，75)。在一个实施例中，电容器包括从向上敞开的容器形状电极横向向内的横向内电极(例如，60)，其中中空晶体管直接电耦合到横向内电极。本发明的实施例还囊括此些存储器单元的阵列。可使用如本文中所描述及/或所展示的任何其它属性或方面。
在一个实施例中，阵列的存储器单元个别地包括电容器及晶体管，其中所述阵列包括多行存取线及多列数字线。参考图21描述一个此类实施例。其展示个别行80，所述行构成邻近阵列14内的个别存储器单元MC的个别晶体管75的沟道72操作地延伸且将所述行中的晶体管75互连的存取线68。其还展示多列81，所述列个别地构成位于存取线68上方的数字线79，其中数字线79电耦合到个别晶体管75的一个源极/漏极区域(例如，74，且在一个实施例中，直接电耦合到所述源极/漏极区域)且将所述列81中的晶体管75互连。阵列14内的个别存储器单元MC的电容器62个别地包括具有向上敞开的容器形状的横向外电极(例如，44)。电容器62还包括横向内电极(例如，60)。电容器绝缘体58介于横向外电极44与横向内电极60之间。横向内电极44电耦合(在一个实施例中，直接电耦合)到个别晶体管75的另一源极/漏极区域(例如，73)。具有向上敞开的容器形状的横向外电极44直接抵靠下部导体(例如，60)，所述下部导体包括阵列14内的多个电容器62的共享电容器电极。在一个实施例中且如所展示，横向外电极44具有直接抵靠下部导体16的底部45。可使用如本文中所描述及/或所展示的任何其它属性或方面。
在一个实施例中，下部导体16包括直接电耦合在一起的一系列横向间隔开的导电线，举例来说，如由示意性互连线82示意性地展示。此互连可实体发生于阵列区14内及/或从阵列区14向外发生。在一个实施例中，导电线相对于存取线是成角度的。在一个实施例中，导电线平行于存取线。在一个实施例中，导电线相对于数字线是成角度的。在一个实施例中，导电线平行于数字线。
图37中关于构造10a而展示替代实例性构造10a。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“a”或以不同编号予以指示。构造10a包括呈导电板84形式的下部导体，在一个实施例中，所述导电板位于所有阵列14下方，从而形成电容器电极44且借此将所有电容器电极44一起直接电耦合在阵列14内。可使用如本文中所描述及/或所展示的任何其它属性或方面。
在一个实施例中，沟道中的个别者是中空沟道。在一个实施例中，具有向上敞开的容器形状的横向外电极具有直接抵靠下部导体的底部。在一个此类实施例中，下部导体在阵列内具有最上部表面，其中横向外电极的底部直接抵靠所述下部电极的最上部表面。在一个实施例中，数字线直接电耦合到个别晶体管的一个源极/漏极区域，且横向内电极直接电耦合到个别晶体管的另一源极/漏极区域区域。
在一个实施例中，存储器单元MC是1T-1C存储器单元，但可採用任何其它架构。1T-1C存储器单元个别地通过以下内容而表征：具有仅一个晶体管及仅一个电容器且不具有其它/额外可操作电子组件(例如，不具有其它选择装置等)，但还可包含将晶体管与电容器互连在一起及将个别存储器单元互连到在个别存储器单元外的其它组件的导电材料。
本发明的实施例包括2T-1C存储器单元，及在一个实施例中，此些存储器单元的阵列。参考图38，实例性2T-1C存储器单元配置2包含两个晶体管及一个电容器。两个晶体管标示为T1及T2，且电容器标示为CAP。T1的源极/漏极区域与电容器(CAP)的第一节点连接，且T1的另一源极/漏极区域与第一比较性位线(BL-1)连接。T1的栅极与字线(WL)连接。T2的源极/漏极区域与电容器(CAP)的第二节点连接，且T2的另一源极/漏极区域与第二比较性位线BL-2连接。T2的栅极与字线(WL)连接。比较性位线BL-1及BL-2延伸到比较两者的电性质(例如，电压)以确定存储器单元2的存储器状态的电路4。2T-1C存储器单元的优点是存储器状态可通过将两个比较性位线BL-1与BL-2的电性质彼此进行比较而确定，且因此，可省略与现有技术存储器(举例来说，1T-1C存储器)相关联的参考位线。图38的2T-1C配置可用于DRAM(动态随机存取存储器)及/或其它类型的存储器中。
图39中展示图21的构造的替代实施例构造，所述替代实施例构造可包括类似图38中所展示的构造的2T-1C架构。在适当的情况下，已使用来自上文所描述实施例的相似编号，其中一些差异以后缀“f”予以指示。构造10f包括2T-1C架构的个别存储器单元MCf，且取决于电容器绝缘体的组合物，可为易失性或非易失性的。存储器单元MCf个别地包括电容器62，所述电容器包括具有向上敞开的容器形状的横向外电极44。电容器62包括横向内电极60及介于横向外电极44与横向内电极60之间的电容器绝缘体58。存储器单元MCf包括上部竖向延伸的晶体管75，所述上部竖向延伸的晶体管的下部源极/漏极区域73电耦合(在一个实施例中，直接电耦合)到横向内电极60。在一个实施例中，上部晶体管是中空沟道晶体管。存储器单元MCf包括下部竖向延伸的晶体管75L，所述下部竖向延伸的晶体管的上部源极/漏极区域74L电耦合(在一个实施例中，直接电耦合)到具有向上敞开的容器形状的横向外电极44。在一个实施例中，下部晶体管是中空沟道晶体管。下部晶体管75L可使用任何现有或有待开发的方法来制作，包含本文中关于制作晶体管75所揭示的方法。晶体管75L的材料(包含围绕其的电介质材料)以后缀“L”予以指定，且可与上文针对晶体管75所描述的不具有后缀“L”的材料相同。根据图38的示意图，存取线68及68L可电耦合在一起。线79及线16可包括比较性位线BL-1及BL-2且延伸到电路4。绝缘材料20f展示为构成将存取线68L与线16分离的绝缘体19。
关于图39的实施例可使用如本文中所描述及/或所展示的任何其它属性或方面。
上文所描述处理及图式展示(举例来说)存储器单元的阵列的一个叠层(其与“层面(deck)”及“层级”通用)的制作。在图中所描绘的一个叠层上方或下方可提供或制作额外此些叠层。替代地，可制作仅单个此类叠层。
无论如何，本发明的方法实施例包括在阵列区内形成存储器单元的阵列的叠层。存储器单元将个别地包括电容器及上面的竖向延伸的晶体管。所述方法包括在形成存储器单元的晶体管及电容器时在叠层的阵列区内使用两个且仅两个牺牲掩蔽步骤。在此文档的上下文中，“牺牲掩蔽步骤”是使用在衬底材料上方被图案化的掩蔽材料与未被掩蔽材料覆盖的衬底材料的后续移除(例如，通过蚀刻)的组合的图案化技术，且其中掩蔽材料的至少最上部部分被牺牲并借此最终被从衬底上方移除。掩蔽材料可包含保留为成品电路构造的一部分的最下部部分。替代地，可完全移除所有牺牲掩蔽材料。根据一个实施例，在叠层的阵列区内关于从掩蔽材料竖向向内的材料进行的两个掩蔽步骤中的每一者仅移除电介质材料。举例来说，且仅以实例方式，关于图1到21所描述的上述此类处理是在材料21、22、23及26为电介质的情况下的方法。特定来说，图1到3是一个掩蔽步骤，且图4到9是另一掩蔽步骤。在上文所描述实例性实施例中且根据本段的一个实施例，在形成个别存储器单元时在所描绘叠层的阵列区14内不存在其它牺牲掩蔽步骤。此可通过以自对准方式形成电路组件而促成。在此文档中，“自对准”意指结构的至少横向表面通过抵靠先前经图案化结构的侧壁沉积材料而界定的技术。可使用如本文中所描述及/或所展示的任何其它属性或方面。
本发明的实施例包括在阵列区内形成存储器单元的阵列的叠层的方法，其中存储器单元将个别地包括电容器及上面的竖向延伸的晶体管。所述方法包括在形成存储器单元的晶体管及电容器时在叠层的阵列区内使用两个且仅两个牺牲掩蔽步骤。在叠层的阵列区内关于从掩蔽材料竖向向内的材料进行的两个掩蔽步骤中的一者仅移除电介质材料。在叠层的阵列区内关于从掩蔽材料竖向向内的材料进行的两个掩蔽步骤中的另一者移除电介质材料及导电材料。举例来说，且仅以实例方式，关于图1到21所描述的上述此类处理是在材料21、22及23为电介质且材料26及36中的至少一者为导电的情况下的方法。特定来说，图1到3是一个掩蔽步骤(仅蚀刻电介质材料)，且图4到9是另一掩蔽步骤(蚀刻电介质材料及导电材料)。在一个实施例中，另一掩蔽步骤是在掩蔽步骤之后进行。
结论
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口。所述沟槽开口在其中具有在所述个别沟槽开口中且沿着所述个别沟槽开口抵靠所述沟槽的横向相对侧而纵向延伸的壁。通过所述壁之间及所述经掩蔽部分之间的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。
在一些实施例中，一种在阵列区内形成存储器单元(其中所述存储器单元个别地包括电容器及上面的竖向延伸的晶体管)的阵列的叠层的方法包括：在形成所述存储器单元的所述晶体管及所述电容器时在所述叠层的所述阵列区内使用两个且仅两个牺牲掩蔽步骤。在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的每一者中，仅移除电介质材料。
在一些实施例中，一种在阵列区内形成存储器单元(其中所述存储器单元个别地包括电容器及上面的竖向延伸的晶体管)的阵列的叠层的方法包括：在形成所述存储器单元的所述晶体管及所述电容器时在所述叠层的所述阵列区内使用两个且仅两个牺牲掩蔽步骤。在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的一者中，仅移除电介质材料。在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的另一者中，移除电介质材料及导电材料。
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口。在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成环绕式壁。通过从所述环绕式壁径向向内的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的掩蔽材料及在所述沟槽中纵向地介于所述掩蔽材料之间的纵向间隔开的开口。在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成牺牲环绕式壁，以在所述个别沟槽开口内形成个别掩模开口。通过从所述环绕式壁径向向内的所述掩模开口的基底而移除位于所述掩模开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在形成所述电容器之后，用牺牲材料填塞所述掩模开口。移除所述牺牲环绕式壁，以在所述沟槽内形成包括所述牺牲材料的纵向间隔开的牺牲柱。在所述沟槽中且沿着所述沟槽围绕所述牺牲材料柱形成导电材料，以在所述个别沟槽中形成存取线。移除所述牺牲柱，以在所述沟槽中的所述个别存取线中形成沟道开口。在所述沟道开口中形成栅极绝缘体及沟道材料。所述存取线、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的掩蔽材料及在所述沟槽中纵向地介于所述掩蔽材料之间的纵向间隔开的开口。在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成导电性环绕式壁，以在所述个别沟槽开口内形成个别沟道开口。通过从所述环绕式壁径向向内的所述沟道开口的基底而移除位于所述沟道开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟道开口中形成栅极绝缘体及沟道材料。所述导电性环绕式壁在所述个别沟槽中构成存取线。所述存取线、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的导电性掩蔽材料及在所述沟槽中纵向地介于所述导电性掩蔽材料之间的纵向间隔开的开口。在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成环绕式壁，以在所述个别沟槽开口内形成个别掩模开口。通过从所述环绕式壁径向向内的所述掩模开口的基底而移除位于所述掩模开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。所述导电性掩蔽材料在所述个别沟槽中构成所述存取晶体管的所述排的存取线。
在一些实施例中，一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。在所述沟槽中的个别者中形成一对存取线壁。所述存取线壁在所述个别沟槽中且沿着所述个别沟槽抵靠所述沟槽的横向相对侧而纵向延伸。在所述沟槽中形成纵向间隔开的经掩蔽部分，且在所述沟槽中形成纵向地介于所述经掩蔽部分之间的纵向间隔开的沟道开口。通过所述壁之间及所述经掩蔽部分之间的所述沟道开口的基底而移除位于所述沟道开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述沟道开口中形成栅极绝缘体及沟道材料。所述对存取线壁、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
在一些实施例中，一种存储器单元包括具有向上敞开的容器形状电极的电容器。中空沟道晶体管位于所述电容器上方且直接电耦合到所述电容器。
在一些实施例中，一种具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列包括：所述行中的个别者，其包括邻近所述阵列内的个别存储器单元的个别晶体管的沟道操作地延伸且将所述行中的所述晶体管互连的存取线。所述列中的个别者包括位于所述存取线上方的数字线。所述数字线电耦合到所述个别晶体管的一个源极/漏极区域且将所述列中的晶体管互连。所述阵列内的所述个别存储器单元的电容器个别地包括具有向上敞开的容器形状的横向外电极以及横向内电极。电容器绝缘体介于所述横向外电极与所述横向内电极之间。所述横向内电极电耦合到所述个别晶体管的另一源极/漏极区域。具有所述向上敞开的容器形状的所述横向外电极直接抵靠下部导体，所述下部导体包括所述阵列内的所述电容器中的多者的共享电容器电极。
在一些实施例中，一种2T-1C存储器单元包括电容器，所述电容器包括具有向上敞开的容器形状的横向外电极以及横向内电极。电容器绝缘体介于所述横向外电极与所述横向内电极之间。下部竖向延伸的晶体管的上部源极/漏极区域电耦合到具有所述向上敞开的容器形状的所述横向外电极。上部竖向延伸的晶体管的下部源极/漏极区域电耦合到所述横向内电极。

Claims (76)

1.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中，所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口，所述沟槽开口在其中具有在所述个别沟槽开口中且沿着所述个别沟槽开口抵靠所述沟槽的横向相对侧而纵向延伸的壁；
通过所述壁之间及所述经掩蔽部分之间的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；及
在所述个别沟槽中形成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排的所述个别电容器。
2.根据权利要求1所述的方法，其包括将所述壁形成为具有与横向邻近所述沟槽的所述绝缘材料的组合物不同的组合物。
3.根据权利要求2所述的方法，其包括在所述移除期间使用横向邻近所述沟槽、所述壁及所述经掩蔽部分的所述绝缘材料作为掩模。
4.根据权利要求1所述的方法，其中用导电性掩蔽材料来掩蔽所述经掩蔽部分。
5.根据权利要求1所述的方法，其中用绝缘性掩蔽材料来掩蔽所述经掩蔽部分。
6.根据权利要求1所述的方法，其中所述壁是导电的。
7.根据权利要求1所述的方法，其中所述壁是绝缘的。
8.根据权利要求1所述的方法，其中所述壁是半导电的。
9.根据权利要求1所述的方法，其中所述壁不延伸到纵向地介于所述沟槽开口之间的空间中。
10.根据权利要求1所述的方法，其中所述壁还延伸到纵向地介于所述沟槽开口之间的空间中。
11.根据权利要求10所述的方法，其中所述壁在所述沟槽开口的纵向紧邻者之间从沟槽开口到沟槽开口地纵向延伸到所述空间中。
12.根据权利要求1所述的方法，其包括将所述存取晶体管形成为包括中空沟道。
13.根据权利要求1所述的方法，其包括将所述个别电容器形成为包括横向外容器形状电容器电极，且所述横向外容器形状电容器电极直接电耦合到由所述阵列内的多个电容器共享的电容器电极。
14.一种在阵列区内形成存储器单元的阵列的叠层的方法，所述存储器单元个别地包括电容器及上面的竖向延伸的晶体管，所述方法包括在形成所述存储器单元的所述晶体管及所述电容器时在所述叠层的所述阵列区内使用两个且仅两个牺牲掩蔽步骤，在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的每一者仅移除电介质材料。
15.一种在阵列区内形成存储器单元的阵列的叠层的方法，所述存储器单元个别地包括电容器及上面的竖向延伸的晶体管，所述方法包括在形成所述存储器单元的所述晶体管及所述电容器时在所述叠层的所述阵列区内使用两个且仅两个牺牲掩蔽步骤，在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的一者仅移除电介质材料，在所述叠层的所述阵列区内关于从掩蔽材料竖向向内的材料进行的所述两个掩蔽步骤中的另一者移除电介质材料及导电材料。
16.根据权利要求15所述的方法，其中所述另一掩蔽步骤是在所述一个掩蔽步骤之后进行。
17.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中，所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口；
在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成环绕式壁；
通过从所述环绕式壁径向向内的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；及
在所述个别沟槽中形成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排的所述个别电容器。
18.根据权利要求17所述的方法，其包括将所述环绕式壁形成为导电的。
19.根据权利要求17所述的方法，其包括将所述环绕式壁形成为绝缘的。
20.根据权利要求17所述的方法，其包括将所述环绕式壁形成为半导电的。
21.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中，所述沟槽个别地包括纵向间隔开的掩蔽材料及在所述沟槽中纵向地介于所述掩蔽材料之间的纵向间隔开的开口；
在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成牺牲环绕式壁，以在所述个别沟槽开口内形成个别掩模开口；
通过从所述环绕式壁径向向内的所述掩模开口的基底而移除位于所述掩模开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；
在形成所述电容器之后，用牺牲材料填塞所述掩模开口；
移除所述牺牲环绕式壁，以在所述沟槽内形成包括所述牺牲材料的纵向间隔开的牺牲柱；
在所述沟槽中且沿着所述沟槽围绕所述牺牲材料柱形成导电材料，以在所述个别沟槽中形成存取线；
移除所述牺牲柱，以在所述沟槽中的所述个别存取线中形成沟道开口；及
在所述沟道开口中形成栅极绝缘体及沟道材料；所述存取线、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
22.根据权利要求21所述的方法，其包括从所述沟槽移除所述掩蔽材料，使得所述纵向间隔开的牺牲柱在其之间不具有纵向地沿着所述个别沟槽的固体材料。
23.根据权利要求21所述的方法，其中所述掩蔽材料是导电的。
24.根据权利要求21所述的方法，其中所述掩蔽材料是绝缘的。
25.根据权利要求21所述的方法，其中所述掩蔽材料是半导电的。
26.根据权利要求21所述的方法，其包括将所述存取晶体管形成为包括中空沟道。
27.根据权利要求21所述的方法，其包括将所述个别电容器形成为包括向上敞开的容器形状电容器电极及从所述向上敞开的容器形状电容器电极横向向内的横向内电极，所述排存取晶体管直接电耦合到沿着所述排存取晶体管的所述横向内电极的个别者。
28.根据权利要求27所述的方法，其包括将所述个别横向内电极形成为从一侧到另一侧、在水平横截面中从上而下完全为实心的。
29.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中，所述沟槽个别地包括纵向间隔开的掩蔽材料及在所述沟槽中纵向地介于所述掩蔽材料之间的纵向间隔开的开口；
在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成导电性环绕式壁，以在所述个别沟槽开口内形成个别沟道开口；
通过从所述环绕式壁径向向内的所述沟道开口的基底而移除位于所述沟道开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；及
在所述个别沟道开口中形成栅极绝缘体及沟道材料，所述导电性环绕式壁在所述个别沟槽中构成存取线，所述存取线、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
30.根据权利要求29所述的方法，其中所述掩蔽材料是导电的，且所述掩蔽材料中的至少一些材料保留以构成所述存取线。
31.根据权利要求29所述的方法，其中所述掩蔽材料中没有一部分保留以构成所述存取线。
32.根据权利要求31所述的方法，其包括从所述个别沟槽移除所有所述掩蔽材料。
33.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中，所述沟槽个别地包括纵向间隔开的导电性掩蔽材料及在所述沟槽中纵向地介于所述导电性掩蔽材料之间的纵向间隔开的开口；
在形成所述沟槽开口之后，抵靠所述个别沟槽开口的外围侧而形成环绕式壁，以在所述个别沟槽开口内形成个别掩模开口；
通过从所述环绕式壁径向向内的所述掩模开口的基底而移除位于所述掩模开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；及
在所述个别沟槽中形成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排的所述个别电容器，所述导电性掩蔽材料在所述个别沟槽中构成所述存取晶体管的所述排的存取线。
34.根据权利要求33所述的方法，其包括将所述环绕式壁形成为导电的且构成所述存取线。
35.根据权利要求33所述的方法，其包括将所述环绕式壁形成为绝缘的。
36.根据权利要求35所述的方法，其包括移除所述环绕式壁中的至少一些环绕式壁并用构成所述存取线的导电材料替换所述环绕式壁中的至少一些环绕式壁。
37.根据权利要求36所述的方法，其包括移除所有所述环绕式壁并用所述导电材料替换所述环绕式壁。
38.根据权利要求33所述的方法，其包括将所述环绕式壁形成为半导电的。
39.一种形成具有电容器及上面的存取晶体管的阵列的方法，其包括：
将存取晶体管沟槽部分地形成到绝缘材料中；
在所述沟槽的个别者中形成一对存取线壁，所述存取线壁在所述个别沟槽中且沿着所述个别沟槽抵靠所述沟槽的横向相对侧而纵向延伸；
形成纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的沟道开口；
通过所述壁之间及所述经掩蔽部分之间的所述沟道开口的基底而移除位于所述沟道开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口；
在所述个别电容器开口中形成个别电容器；及
在所述沟道开口中形成栅极绝缘体及沟道材料；所述对存取线壁、所述栅极绝缘体及所述沟道材料形成为在所述个别沟槽中构成一排存取晶体管，所述排存取晶体管电耦合到沿着所述排存取晶体管的所述个别电容器。
40.根据权利要求39所述的方法，其中用导电性掩蔽材料来掩蔽所述经掩蔽部分。
41.根据权利要求40所述的方法，其中所述导电性掩蔽材料直接抵靠所述对存取线壁且保留在成品电路构造中。
42.根据权利要求39所述的方法，其中用绝缘性掩蔽材料来掩蔽所述经掩蔽部分。
43.根据权利要求42所述的方法，其中所述绝缘性掩蔽材料直接抵靠所述对存取线壁且保留在成品电路构造中。
44.根据权利要求39所述的方法，其包括将所述沟道开口的外围侧形成为从上而下沿圆周具有相同组合物。
45.根据权利要求39所述的方法，其包括将所述沟道开口的外围侧形成为沿着不同沿圆周延伸的区段具有不同组合物且在所述沿圆周延伸的区段中的每一者内从上而下具有相同组合物。
46.根据权利要求45所述的方法，其包括将所述沟道开口的所述外围侧形成为包括仅两种不同组合物。
47.根据权利要求46所述的方法，其包括至少两对横向相对的沿圆周延伸的区段，每一对中的所述横向相对的沿圆周延伸的区段的个别者具有相同组合物。
48.根据权利要求46所述的方法，其包括将所述沿圆周延伸的区段形成为围绕所述个别沟道开口沿圆周以所述两种不同组合物交替。
49.一种存储器单元，其包括：
电容器，其包括向上敞开的容器形状电极；及
中空沟道晶体管，其位于所述电容器上方且直接电耦合到所述电容器。
50.根据权利要求49所述的存储器单元，其中所述电容器包括从所述向上敞开的容器形状电极横向向内的横向内电极，所述横向内电极从一侧到另一侧、在水平横截面中从上而下完全为实心的。
51.根据权利要求49所述的存储器单元，其中所述电容器包括从所述向上敞开的容器形状电极横向向内的横向内电极，所述中空晶体管与所述横向内电极直接电耦合。
52.根据权利要求51所述的存储器单元，其中所述电容器包括从所述向上敞开的容器形状电极横向向内的横向内电极，所述横向内电极从一侧到另一侧、在水平横截面中从上而下完全为实心的。
53.一种根据权利要求49所述的存储器单元的阵列。
54.根据权利要求49所述的存储器单元，其中所述存储器单元为1T-1C。
55.根据权利要求49所述的存储器单元，其中所述存储器单元并非1T-1C。
56.根据权利要求55所述的存储器单元，其中所述存储器单元为2T-1C。
57.一种具有个别地包括电容器及晶体管的存储器单元的阵列，所述阵列包括多行存取线及多列数字线，所述阵列包括：
所述行中的个别者，其包括邻近所述阵列内的个别存储器单元的个别晶体管的沟道操作地延伸且将所述行中的所述晶体管互连的存取线；
所述列中的个别者，其包括位于所述存取线上方的数字线，所述数字线电耦合到所述个别晶体管的一个源极/漏极区域且将所述列中的所述晶体管互连；
所述阵列内的所述个别存储器单元的电容器个别地包括：
横向外电极，其具有向上敞开的容器形状；
横向内电极；
电容器绝缘体，其介于所述横向外电极与所述横向内电极之间；
所述横向内电极电耦合到所述个别晶体管的另一源极/漏极区域；且
具有所述向上敞开的容器形状的所述横向外电极直接抵靠下部导体，所述下部导体包括所述阵列内的所述电容器中的多者的共享电容器电极。
58.根据权利要求57所述的阵列，其中所述沟道的个别者是中空沟道。
59.根据权利要求57所述的阵列，其中具有所述向上敞开的容器形状的所述横向外电极具有直接抵靠所述下部导体的底部。
60.根据权利要求59所述的阵列，其中所述下部导体在所述阵列内具有最上部表面，所述横向外电极的所述底部直接抵靠所述下部电极的所述最上部表面。
61.根据权利要求57所述的阵列，其中所述下部导体包括位于所有所述阵列下方的导电板。
62.根据权利要求57所述的阵列，其中所述下部导体包括直接电耦合在一起的一系列横向间隔开的导电线。
63.根据权利要求62所述的阵列，其中所述导电线相对于所述存取线成角度。
64.根据权利要求62所述的阵列，其中所述导电线平行于所述存取线。
65.根据权利要求62所述的阵列，其中所述导电线相对于所述数字线成角度。
66.根据权利要求62所述的阵列，其中所述导电线平行于所述数字线。
67.根据权利要求57所述的阵列，其中
所述数字线直接电耦合到所述个别晶体管的所述一个源极/漏极区域；且
所述横向内电极直接电耦合到所述个别晶体管的所述另一源极/漏极区域。
68.根据权利要求57所述的阵列，其中所述存储器单元个别地为1T-1C。
69.根据权利要求57所述的存储器单元，其中所述存储器单元个别地为2T-1C。
70.一种2T-1C存储器单元，其包括：
电容器，其包括具有向上敞开的容器形状的横向外电极；
横向内电极；
电容器绝缘体，其介于所述横向外电极与所述横向内电极之间；
下部竖向延伸的晶体管，其上部源极/漏极区域电耦合到具有所述向上敞开的容器形状的所述横向外电极；及
上部竖向延伸的晶体管，其下部源极/漏极区域电耦合到所述横向内电极。
71.根据权利要求70所述的2T-1C存储器单元，其中所述下部晶体管是中空沟道晶体管。
72.根据权利要求70所述的2T-1C存储器单元，其中所述上部晶体管是中空沟道晶体管。
73.根据权利要求70所述的2T-1C存储器单元，其中所述下部晶体管是中空沟道晶体管且所述上部晶体管是中空沟道晶体管。
74.根据权利要求70所述的2T-1C存储器单元，其中所述下部竖向延伸的晶体管的所述上部源极/漏极区域直接电耦合到具有所述向上敞开的容器形状的所述横向外电极。
75.根据权利要求70所述的2T-1C存储器单元，其中所述上部竖向延伸的晶体管的所述下部源极/漏极区域直接电耦合到所述横向内电极。
76.根据权利要求70所述的2T-1C存储器单元，其中
所述下部竖向延伸的晶体管的所述上部源极/漏极区域直接电耦合到具有所述向上敞开的容器形状的所述横向外电极；且
所述上部竖向延伸的晶体管的所述下部源极/漏极区域直接电耦合到所述横向内电极。
CN201780083169.XA 2017-01-12 2017-12-26 存储器单元及形成具有电容器及存取晶体管的阵列的方法 Active CN110235245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/404,995 2017-01-12
US15/404,995 US9842839B1 (en) 2017-01-12 2017-01-12 Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
PCT/US2017/068425 WO2018132257A1 (en) 2017-01-12 2017-12-26 A memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2t-1c memory cell, and methods of forming an array of capacitors and access transistors there-above

Publications (2)

Publication Number Publication Date
CN110235245A true CN110235245A (zh) 2019-09-13
CN110235245B CN110235245B (zh) 2023-10-31

Family

ID=60516285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083169.XA Active CN110235245B (zh) 2017-01-12 2017-12-26 存储器单元及形成具有电容器及存取晶体管的阵列的方法

Country Status (4)

Country Link
US (3) US9842839B1 (zh)
CN (1) CN110235245B (zh)
TW (1) TWI692081B (zh)
WO (1) WO2018132257A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993604A (zh) * 2018-10-03 2020-04-10 美光科技公司 形成集成式组合件的方法
WO2022142178A1 (zh) * 2020-12-30 2022-07-07 长鑫存储技术有限公司 存储器及其制作方法
CN116437661A (zh) * 2023-05-24 2023-07-14 北京超弦存储器研究院 存储器及其制造方法、电子设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10923492B2 (en) * 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
CN108520876B (zh) * 2018-06-26 2023-07-11 长鑫存储技术有限公司 集成电路存储器及其制备方法、半导体器件
US10818665B2 (en) * 2018-08-24 2020-10-27 Micron Technology, Inc. Array of recessed access devices and an array of memory cells individually comprising a capacitor and a transistor
US11393927B2 (en) * 2018-09-26 2022-07-19 Intel Coropration Memory cells based on thin-film transistors
US10886285B2 (en) * 2018-12-07 2021-01-05 Micron Technology, Inc. Memory circuitry and methods of forming memory circuitry
US10825799B2 (en) 2018-12-19 2020-11-03 Nanya Technology Corporation Semiconductor structure
US10833092B2 (en) 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US10854617B2 (en) * 2019-04-09 2020-12-01 Micron Technology, Inc. Integrated components which have both horizontally-oriented transistors and vertically-oriented transistors
US11177266B2 (en) * 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
JP2021108331A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
KR20220007393A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 메모리 소자
KR20220012120A (ko) * 2020-07-22 2022-02-03 삼성전자주식회사 메모리 소자
US11974441B2 (en) 2020-08-13 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including epitaxial source lines and bit lines
US11411118B2 (en) * 2020-09-10 2022-08-09 Micron Technology, Inc. Integrated assemblies
KR20220035674A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치
US11545543B2 (en) 2020-10-27 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Trench pattern for trench capacitor yield improvement
US11545506B2 (en) * 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11557593B2 (en) * 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US20220189913A1 (en) * 2020-12-10 2022-06-16 Intel Corporation Transistors, memory cells, and arrangements thereof
KR20220090208A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 반도체 메모리 소자
KR20230096109A (ko) * 2021-10-22 2023-06-29 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 제조 방법

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291438A (en) * 1992-03-23 1994-03-01 Motorola, Inc. Transistor and a capacitor used for forming a vertically stacked dynamic random access memory cell
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US5336917A (en) * 1991-12-06 1994-08-09 Kabushiki Kaisha Toshiba Dynamic memory cell using hollow post shape channel thin-film transistor
US6184152B1 (en) * 1998-01-27 2001-02-06 Integrated Silicon Solution Inc. Method for fabricating stacked capacitor for a dynamic random access memory
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US20020066917A1 (en) * 2000-12-06 2002-06-06 Jaiprakash Venkatachalam C. DRAM with vertical transistor and trench capaitor memory cells and method of fabrication
US20030111680A1 (en) * 2001-12-13 2003-06-19 Fernando Gonzalez Methods of forming memory cells, and memory cell arrays
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
CN1918705A (zh) * 2003-12-19 2007-02-21 微米技术有限公司 集成电路存储单元及制备方法
CN1917212A (zh) * 2005-08-18 2007-02-21 奇梦达股份公司 具有mos晶体管的半导体存储单元阵列及其制造方法
CN101013698A (zh) * 2006-01-31 2007-08-08 奇梦达股份公司 晶体管、存储单元以及制作晶体管的方法
CN101140935A (zh) * 2006-09-07 2008-03-12 奇梦达股份公司 存储单元阵列以及形成该存储单元阵列的方法
US20090047769A1 (en) * 2007-08-13 2009-02-19 Vishwanath Bhat Methods of Forming a Plurality of Capacitors
CN101410907A (zh) * 2006-01-10 2009-04-15 国际商业机器公司 在一个单元中具有多个并联的沟槽电容器的多端口存储器
CN102136447A (zh) * 2009-12-01 2011-07-27 瑞萨电子株式会社 半导体集成电路器件制造方法
US20130001666A1 (en) * 2010-11-01 2013-01-03 Micron Technology, Inc. Memory Cells, Arrays Of Memory Cells, And Methods Of Forming Memory Cells
US20130235642A1 (en) * 2012-03-06 2013-09-12 Micron Technology, Inc. Arrays Of Vertically-Oriented Transistors, Memory Arrays Including Vertically-Oriented Transistors, And Memory Cells
CN104335349A (zh) * 2012-06-07 2015-02-04 国际商业机器公司 具有纳米线存取晶体管的dram

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6297989B1 (en) 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) * 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7763513B2 (en) * 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP2008182083A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US8143121B2 (en) 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
US8450175B2 (en) * 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130103942A (ko) 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9240548B2 (en) 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6305050B2 (ja) 2013-12-18 2018-04-04 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
WO2015117222A1 (en) 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9397094B2 (en) 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) * 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
TWI603241B (zh) 2015-06-29 2017-10-21 精材科技股份有限公司 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR20180036879A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336917A (en) * 1991-12-06 1994-08-09 Kabushiki Kaisha Toshiba Dynamic memory cell using hollow post shape channel thin-film transistor
US5291438A (en) * 1992-03-23 1994-03-01 Motorola, Inc. Transistor and a capacitor used for forming a vertically stacked dynamic random access memory cell
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US6184152B1 (en) * 1998-01-27 2001-02-06 Integrated Silicon Solution Inc. Method for fabricating stacked capacitor for a dynamic random access memory
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US20020066917A1 (en) * 2000-12-06 2002-06-06 Jaiprakash Venkatachalam C. DRAM with vertical transistor and trench capaitor memory cells and method of fabrication
US20030111680A1 (en) * 2001-12-13 2003-06-19 Fernando Gonzalez Methods of forming memory cells, and memory cell arrays
CN1918705A (zh) * 2003-12-19 2007-02-21 微米技术有限公司 集成电路存储单元及制备方法
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
CN1917212A (zh) * 2005-08-18 2007-02-21 奇梦达股份公司 具有mos晶体管的半导体存储单元阵列及其制造方法
CN101410907A (zh) * 2006-01-10 2009-04-15 国际商业机器公司 在一个单元中具有多个并联的沟槽电容器的多端口存储器
CN101013698A (zh) * 2006-01-31 2007-08-08 奇梦达股份公司 晶体管、存储单元以及制作晶体管的方法
CN101140935A (zh) * 2006-09-07 2008-03-12 奇梦达股份公司 存储单元阵列以及形成该存储单元阵列的方法
US20090047769A1 (en) * 2007-08-13 2009-02-19 Vishwanath Bhat Methods of Forming a Plurality of Capacitors
CN102136447A (zh) * 2009-12-01 2011-07-27 瑞萨电子株式会社 半导体集成电路器件制造方法
US20130001666A1 (en) * 2010-11-01 2013-01-03 Micron Technology, Inc. Memory Cells, Arrays Of Memory Cells, And Methods Of Forming Memory Cells
US20130235642A1 (en) * 2012-03-06 2013-09-12 Micron Technology, Inc. Arrays Of Vertically-Oriented Transistors, Memory Arrays Including Vertically-Oriented Transistors, And Memory Cells
CN104335349A (zh) * 2012-06-07 2015-02-04 国际商业机器公司 具有纳米线存取晶体管的dram

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨红官等: "双层量子点阵列浮栅结构纳米存储器", 《湖南大学学报(自然科学版)》 *
杨红官等: "双层量子点阵列浮栅结构纳米存储器", 《湖南大学学报(自然科学版)》, no. 06, 25 December 2005 (2005-12-25) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993604A (zh) * 2018-10-03 2020-04-10 美光科技公司 形成集成式组合件的方法
WO2022142178A1 (zh) * 2020-12-30 2022-07-07 长鑫存储技术有限公司 存储器及其制作方法
CN116437661A (zh) * 2023-05-24 2023-07-14 北京超弦存储器研究院 存储器及其制造方法、电子设备
CN116437661B (zh) * 2023-05-24 2023-11-24 北京超弦存储器研究院 存储器及其制造方法、电子设备

Also Published As

Publication number Publication date
TWI692081B (zh) 2020-04-21
TW201830667A (zh) 2018-08-16
WO2018132257A1 (en) 2018-07-19
US10529720B2 (en) 2020-01-07
US9842839B1 (en) 2017-12-12
US20190139960A1 (en) 2019-05-09
US20180197862A1 (en) 2018-07-12
US10192873B2 (en) 2019-01-29
CN110235245B (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
CN110235245A (zh) 存储器单元，具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列，2t-1c存储器单元，及形成具有电容器及上面的存取晶体管的阵列的方法
US10443046B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US10903122B2 (en) Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
CN110168727B (zh) 包括垂直对置电容器对的阵列及其形成方法
US10157913B2 (en) Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
CN110192278A (zh) 形成电容器阵列的方法、形成个别包括电容器及晶体管的存储器单元的阵列的方法、电容器阵列以及个别包括电容器及晶体管的存储器单元的阵列
CN110299325A (zh) 包括存储器的集成电路构造及用于形成其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant