JP5613363B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP5613363B2 JP5613363B2 JP2007243747A JP2007243747A JP5613363B2 JP 5613363 B2 JP5613363 B2 JP 5613363B2 JP 2007243747 A JP2007243747 A JP 2007243747A JP 2007243747 A JP2007243747 A JP 2007243747A JP 5613363 B2 JP5613363 B2 JP 5613363B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- lower electrode
- insulating film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims description 140
- 239000010410 layer Substances 0.000 claims description 90
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 52
- 238000001312 dry etching Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体記憶装置及びその製造方法に関し、詳しくは、微細化されたメモリセル上に所望の容量を有するキャパシタの構造及びその製造方法に関する。
随時書き込みと読み出しが可能な半導体記憶装置（Dynamic Random Access Memory、以下ＤＲＡＭ）では、一個のトランジスタに一個のキャパシタが接続され、電荷を保持している。近年の技術の発展に伴い、特にＤＲＡＭ等の半導体記憶装置において三次元構造を持つキャパシタを使用した半導体記憶装置が実用化されている。例えば、特許文献１の図１１、１２に記載されている従来の半導体記憶装置では、シリンダ型のキャパシタ構造を採用している。従来の半導体記憶装置では、集積度を向上させるために、このような三次元構造のキャパシタを用いながら、キャパシタの占有面積を縮小しつつ高さを増やし、記憶に必要な容量を得ている。
特許文献２では、柱部と、該柱部の外側に隔離して設けられた筒部と、前記柱部下端と筒部下端を連結する連結部からなる下部電極を形成して、キャパシタ誘電体を介して上部電極を形成したキャパシタ構造が開示されている。この構成により従来より小さいセル面積で、構造が安定したキャパシタを備えた半導体装置が提供されるとしている。
特許文献３では、小型化及び高容量化を達成した多層構造のキャパシタが開示されている。薄膜技術によって成膜された複数の電極層を誘電体膜を介在させて第１電極と第２電極交互に積み上げ、誘電体膜の無い一方の端部で第１電極同士を、他方の端部で第２電極同士を接続しキャパシタを構成している。
特開２０００−１５６４７９号公報 （第１３頁、図１１、１２）
特開２００３−１９７７７１号公報
特開２００３−２３４２４５号公報
素子の微細化に伴い、シリンダ型やクラウン型、ピラー型等の高アスペクト比を持つキャパシタが使われるようになったが、更なる微細化の進展によって、より小さなサイズのメモリセル上に所望する容量のキャパシタを形成するには、これらの構造では機械的な強度が弱くなる上、ドライエッチングなどの微細加工の難易度も上がり、十分な記憶容量を確保することが難しくなってきた。
特許文献２においても、微細化に伴い、クラウン型キャパシタと同様に筒部の強度が問題となる。特許文献３では、高さ方向が有効に活用されておらず、ＤＲＡＭセルトランジスタに接続するにはキャパシタ面積が十分に縮小されないという問題がある。
さらに、ＤＲＡＭではセルトランジスタをアレイ状に形成したメモリセル領域に加え、周辺回路領域も形成する必要があり、メモリセル領域の微細化に伴い、周辺回路領域における工程共有化がますます困難になっている。
そこで、本発明の目的は、素子の微細化によっても、機械的強度に優れ、微細加工が容易であり、かつ十分な記憶容量を確保したキャパシタを有する半導体装置を提供することにある。
又、本発明では、周辺回路領域における各種構成物を、上記の課題を解決するメモリセル領域の構成物形成と工程共有化が図れる半導体装置を提供することを目的とする。
上記課題を解決する本発明は、以下の構成よりなる半導体記憶装置に関する。
［Ｉ］ 柱状の下部電極、該下部電極を容量絶縁膜を介して覆う上部電極を有するキャパシタが層間膜を介して複数積層されており、下層キャパシタの下部電極の上端から上層キャパシタの下部電極の下端を接続するコンタクトと、各層キャパシタの上部電極を接続するコンタクトを有する。
［II］各層キャパシタの上部電極を接続するコンタクトプラグとの一部が、各層キャパシタの下部電極と同時に形成されることを特徴とする。
［III］前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つのコンタクトプラグが、各層キャパシタの上部電極を接続するコンタクトプラグと同時に形成されることを特徴とする。
［IV］前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの上部電極材料で構成されることを特徴とする。
［Ｖ］前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの下部電極材料で構成されることを特徴とする。
また、本発明は、以下の構成よりなる半導体記憶装置の製造方法に関する。
［Ａ］ （１）セルトランジスタの形成された半導体基板上に層間絶縁膜を形成し、半導体基板に接続するコンタクトプラグを形成する工程、
（２）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜を形成する工程、
（３）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜に前記コンタクトプラグに接続される第一のキャパシタ下部電極を形成するための第一の開口を形成する工程、
（４）第一の開口に第一のキャパシタ下部電極を形成する工程、
（５）第一のキャパシタ下部電極周囲の第一のキャパシタ層間絶縁膜を除去し、第一の容量絶縁膜及び第一のキャパシタ上部電極を形成する工程、
（６）全面に第一のキャパシタ上部層間絶縁膜を形成する工程
（７）第一のキャパシタ上部層間絶縁膜に第一のキャパシタ下部電極上端を露出する第二の開口を形成する工程、
（８）第二の開口側壁にサイドウォール絶縁膜を形成し、第一のキャパシタ下部電極上端に接続するコンタクトプラグを形成する工程、
により一層のキャパシタを形成し、前記工程（２）乃至（８）を所要回数繰り返し、複数のキャパシタを積層することを特徴とする。
［Ａ］ （１）セルトランジスタの形成された半導体基板上に層間絶縁膜を形成し、半導体基板に接続するコンタクトプラグを形成する工程、
（２）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜を形成する工程、
（３）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜に前記コンタクトプラグに接続される第一のキャパシタ下部電極を形成するための第一の開口を形成する工程、
（４）第一の開口に第一のキャパシタ下部電極を形成する工程、
（５）第一のキャパシタ下部電極周囲の第一のキャパシタ層間絶縁膜を除去し、第一の容量絶縁膜及び第一のキャパシタ上部電極を形成する工程、
（６）全面に第一のキャパシタ上部層間絶縁膜を形成する工程
（７）第一のキャパシタ上部層間絶縁膜に第一のキャパシタ下部電極上端を露出する第二の開口を形成する工程、
（８）第二の開口側壁にサイドウォール絶縁膜を形成し、第一のキャパシタ下部電極上端に接続するコンタクトプラグを形成する工程、
により一層のキャパシタを形成し、前記工程（２）乃至（８）を所要回数繰り返し、複数のキャパシタを積層することを特徴とする。
［Ｂ］ 前記工程（３）及び（４）において、各層キャパシタの上部電極を接続するコンタクトプラグの一部が、各層キャパシタの下部電極と同層に形成されることを特徴とする。
［Ｃ］ 前記工程（３）及び（４）において、前記工程（５）の第一のキャパシタ層間絶縁膜除去の際のエッチングストッパとなるガードリングが、各層キャパシタの下部電極周囲に同層に形成されることを特徴とする。
［Ｄ］ 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つのコンタクトプラグの一部が、各層キャパシタの下部電極と同層に形成されることを特徴とする。
［Ｅ］ 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの上部電極と同層に形成されることを特徴とする。
［Ｆ］ 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの下部電極と同層に形成されることを特徴とする。
第１の効果は、各層キャパシタのアスペクト比を小さく保つことができるため、ドライエッチングなどの微細加工が容易になり、キャパシタ電極の倒壊も抑制できるので、簡便な製造方法で大きな容量のキャパシタを得ることができることである。これにより、従来の微細加工の限界を超えた高い集積度のＤＲＡＭを得ることができる。
第２の効果は、必要な段数だけキャパシタ層を積層することにより、容易に大容量のキャパシタを形成できるので、ＤＲＡＭのリフレッシュ時間が長くなり、消費電力を抑えることができることである。すなわち、キャパシタに保持できる電荷量が増すことにより、一定時間内に行うＤＲＡＭのリフレッシュ動作の回数を減らすことができるので、リフレッシュ動作に必要な周辺回路部のトランジスタ消費電流を削減することが可能となる。
第３の効果は、各層キャパシタの上部電極材料、下部電極材料またはその両方を、周辺回路領域においては個別の配線層材料としても使用することができる。このため周辺回路領域においては配線層の配置の自由度が増すため、従来よりも容易に集積度を上げことが可能となる。これにより、従来よりも小サイズの半導体チップを容易に製造することが可能となる。
次に、本発明の実施例について図面を参照して詳細に説明する。
〔第一の実施例〕
図１を参照すると、本発明の第一の実施例としてＤＲＡＭの断面模式図が示されている。図１で、左側がメモリセル領域（ＭＣ）、右側が周辺回路領域（ＰＡ）であるとする。
図１を参照すると、本発明の第一の実施例としてＤＲＡＭの断面模式図が示されている。図１で、左側がメモリセル領域（ＭＣ）、右側が周辺回路領域（ＰＡ）であるとする。
従来のＤＲＡＭと同様に、シリコン基板１上に素子分離部２、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタのゲート絶縁膜（薄いため図示を省略）、ゲート電極（ワード線）３、ビット線４、及びこれらを相互に接続するコンタクトプラグ５などが設けられている。ビット線４は、周辺回路領域においては各トランジスタ間を接続する配線層として機能する。
メモリセル領域内には、コンタクトプラグ６を介してシリコン基板１に接続されるように、円柱または角柱型の第一のキャパシタ下部電極１０１が設けられており、下部電極１０１の表面は第一の容量絶縁膜１０２で覆われ、更に、第一の容量絶縁膜１０２の上には第一の上部電極１０３が形成されている。これにより、第一層目のキャパシタが構成される。
更に、第一の下部電極１０１の上端には、コンタクトプラグ１０４を介して、第一の下部電極と同様の構造を有する第二の下部電極２０１が接続されている。
コンタクトプラグ１０４は、絶縁性のサイドウォール１０５によって、第一の容量絶縁膜１０２及び第一の上部電極１０３とは隔離されている。
第二の下部電極２０１の上には、第一の下部電極１０１と同様に、第二の容量絶縁膜２０２及び第二の上部電極２０３が形成され、第一層目のキャパシタと同軸上に配置される第二層目のキャパシタが構成される。
更に、第一の上部電極１０３と第二の上部電極２０３は、コンタクトプラグ２２によって相互に接続され、これによって第一層目のキャパシタと第二層目のキャパシタは、電気的に並列に接続されている。以下同様に、第二層目のキャパシタの上部には第三層目のキャパシタが形成される。
周辺回路領域において、ビット線４と同一の工程で形成した配線層４’と一層目の金属配線５１とは、コンタクトプラグ２３によって相互に接続されている。
このような構成をとることにより、各セルトランジスタに接続されたキャパシタの容量は、各層のキャパシタの容量の総和となるため、個々の層のキャパシタの容量は小さくとも、全体として大きな容量を確保することができる。
図１では同軸上に３層のキャパシタを配置しているが、必要な容量に応じて、２層または４層以上の構成としてもよい。
次に、図２〜１６を参照して第１の実施例の製造方法を説明する。
図１と同様に、左側がメモリセル領域（ＭＣ）、右側が周辺回路領域（ＰＡ）であるとする。
メモリセル領域と周辺回路領域において、同一の工程で形成されるコンタクトプラグや配線層については、同一の参照番号を付記した。
始めに、図２に示すように、従来の製造方法と同様にして、シリコン基板１上に素子分離部２、ＭＯＳトランジスタのゲート絶縁膜（薄いため図示されていない）、ゲート電極（ワード線）３、ビット線４、及びこれらを相互に接続するコンタクトプラグ５などを設ける。メモリセル領域では、ＭＯＳトランジスタのソース・ドレイン領域上に単結晶シリコンまたはポリシリコンから成る下層のコンタクトプラグ５ａが設けられており、上記コンタクトプラグ５及びビット線４は下層のコンタクトプラグ５ａ上に設けられている。また、これらの素子間はシリコン酸化膜またはシリコン窒化膜などの絶縁膜から成る層間絶縁膜７で埋め込まれており、相互に分離されている。
次に、図３に示すように層間絶縁膜７に、フォトリソグラフィとドライエッチングによって開口部を設け、全面に窒化チタン、タングステンの順に導電膜をＰＶＤ（Physical Vapor Deposition）法などにより堆積させた後、ＣＭＰ（Chemical Mechanical Polishing）またはドライエッチングによって余分な窒化チタンとタングステンを除去する。これにより、開口部に導電膜から成るコンタクトプラグ６ａ及び６ｂが形成される。
コンタクトプラグ６ａは、下層のコンタクトプラグ５ａに接続するように設けられたものであり、コンタクトプラグ６ｂは、周辺回路部で（ビット線４と同一の工程で形成した）配線層４に接続するように設けられたものである。
次に、図４に示すように、全面にシリコン窒化膜からなる第一のエッチストッパ層１１１と、シリコン酸化膜から成る第一のキャパシタ層間絶縁膜１１２をＣＶＤ（Chemical Vapor Deposition）法により堆積させる。
次に、図５に示すように、フォトリソグラフィとドライエッチングによって、第一のキャパシタ層間絶縁膜１１２及び第一のエッチストッパ層１１１に開口部を設ける。
開口部には、メモリセル内のコンタクトプラグ６ａに接続するように設けられた、円柱または角柱型の開口部１２１、層間膜絶縁膜７上に設けられた円柱または角柱型の開口部１２２、周辺回路部のコンタクトプラグ６ｂに接続するように設けられた円柱または角柱型の開口部１２３、メモリセル部を囲むように設けられ後続の工程でウェットエッチングのストッパとして機能するガードリングを形成する開口部１２４、がある。
次に、図６に示すように、全面に窒化チタンをＣＶＤ法などにより堆積させ、ＣＭＰまたはドライエッチングによって余分な窒化チタンを除去して、図５の開口部のみに窒化チタンが埋め込まれるようにする。これにより、図５の開口部１２１には第一層目のキャパシタの下部電極１０１が、図５の開口部１２２には積層されるキャパシタの各上部電極と第一層目の金属配線（未だ形成されていないため図示されていない）を相互に接続するコンタクトプラグ２２の一部２２ａが、図５の開口部１２３にはビット線４と第一層目の金属配線（同）を相互に接続するコンタクトプラグ２３の一部２３ａが、図５の開口部１２４には後続の工程のウェットエッチングのストッパとなる第一層目のガードリング１３１が、それぞれ形成される。
次に、図７に示すように、メモリセル部のみを開口したフォトレジストパターン１９１を、フォトリソグラフィによって形成し、これをマスクとして、弗化水素を含む薬液で第一のキャパシタ層間絶縁膜１１２をウェットエッチングして、第一層目のキャパシタ下部電極１０１を露出させる。
メモリセル部はガードリング１３１とエッチストッパ層（シリコン窒化膜）１１１によって囲まれているため、ウェットエッチングは周辺回路部には及ばない。
この後、プラズマアッシングによってフォトレジストパターン１９１を除去する。
次に、図８に示すように、酸化アルミニウムなどから成る第一の容量絶縁膜１０２をＣＶＤ法によって堆積させ、更に、窒化チタン、タングステンの順にＣＶＤ法などによって金属膜を堆積させて第一のキャパシタ上部電極１０３を形成した後、フォトリソグラフィとドライエッチングによって第一のキャパシタ上部電極１０３と第一の容量絶縁膜１０２をパターニングする。
次に、図９に示すように、シリコン酸化膜から成る第一のキャパシタ上部層間絶縁膜１１３をＣＶＤ法によって堆積させ、ＣＭＰによって平坦化した後に、フォトリソグラフィとドライエッチングによって、第一のキャパシタ下部電極１０１上に円柱または角柱型の開口１４１を設ける。
次に、図１０に示すように、全面にシリコン窒化膜をＣＶＤ法によって堆積させた後、ドライエッチングによってエッチバックし、開口１４１の周囲にシリコン窒化膜から成るサイドウォール１０５を形成する。
次に、図１１に示すように、フォトリソグラフィとドライエッチングによって、コンタクトプラグ２２ａ上に円柱または角柱型の開口１４２を、コンタクトプラグ２３ａ上に円柱または角柱型の開口１４３を、それぞれ設ける。
次に、図１２に示すように、全面に窒化チタンをＣＶＤ法などによって堆積させ、ＣＭＰまたはドライエッチングによって余分な窒化チタンを除去して、第一のキャパシタ下部電極上にコンタクトプラグ１０４を、コンタクトプラグの一部２２ａ、２３ａの上部にコンタクトプラグの別の一部２２ｂ、２３ｂを、それぞれ形成する。
次に、図１３に示すように、図４から図１２の工程を繰り返し、同様の構造を上部に積み重ねる。各フォトリソグラフィの工程で使用するフォトマスクは、上記図４から図１２に記載のフォトリソグラフィ工程で使用したフォトマスクと同一のものである。
また、この繰り返しの回数は２回以上でもよく、キャパシタの層が２層の場合には繰り返さなくてもよい。
次に、図１４に示すように、図４から図８の工程を繰り返し、最上層に第三のキャパシタ下部電極３０１、第三の容量絶縁膜３０２、第三のキャパシタ上部電極３０３、ガードリング３３１、コンタクトプラグ２２の一部となるプラグ２２ｅ、コンタクトプラグ２３の一部となるプラグ２３ｅを形成する。このときの各フォトリソグラフィの工程でも、図４から図８に記載の各フォトリソグラフィ工程で使用したものと同一のフォトマスクを使用する。
次に、図１５に示すように、シリコン酸化膜から成る最上層のキャパシタ上部層間絶縁膜３１３をＣＶＤ法によって堆積させ、ＣＭＰによって平坦化した後、フォトリソグラフィとドライエッチングによって、コンタクトプラグ２２の一部２２ｅ上に円柱または角柱型の開口部３４２を、コンタクトプラグ２３の一部２３ｅ上に円柱または角柱型の開口部３４３を、それぞれ設ける。
次に、図１６に示すように、図１２と同様にして、コンタクトプラグの一部２２ｅ、２３ｅ上に、コンタクトプラグの別の一部２２ｆ、２３ｆをそれぞれ形成する。
最後に、従来のＤＲＡＭの製造と同様の方法でアルミニウムや銅等の一層目の金属配線５１、更に上層の金属配線、並びに各層の金属配線を相互に接続するコンタクトプラグを設け、図１の断面模式図を示すような構造を得る。
〔第二の実施例〕
上記第一の実施例において、各キャパシタの層ごとに、固有のフォトマスクを用いて上部電極並びにコンタクトプラグを形成してもよい。これにより、各層のキャパシタ上部電極同士の間に局所配線を形成し、かつコンタクトプラグによってこれら局所配線同士を接続することができるため、局所配線の多層化が実現できる。
上記第一の実施例において、各キャパシタの層ごとに、固有のフォトマスクを用いて上部電極並びにコンタクトプラグを形成してもよい。これにより、各層のキャパシタ上部電極同士の間に局所配線を形成し、かつコンタクトプラグによってこれら局所配線同士を接続することができるため、局所配線の多層化が実現できる。
図１７に下から２層目の上部電極２０３と同一の層を使用して、周辺回路領域（ＰＡ）に配線層２０３ａを形成した場合の断面図を示す。
配線層２０３ａの下には容量絶縁膜２０２も同様にパターニングされて２０２ａとして残留するが、特に問題は無い。配線層２０３ａとその上層または下層に位置する別の配線層との接続には、必要に応じてコンタクトプラグを設ければ良い。このように、周辺回路領域において、各層キャパシタの上部電極と同一の層を局所配線層として使用することが可能となり、配線配置の自由度が増すことになる。従ってＤＲＡＭチップ内のメモリセルの占有率を上げることができ、更にチップを縮小することができる。
〔第三の実施例〕
上記第一の実施例において、各キャパシタの層ごとに、固有のフォトマスクを用いてコンタクトプラグ部をデュアルダマシン構造としてもよい。上記の第二の実施例では、各キャパシタの上部電極と同一の層を局所配線層として利用したが、この実施例においては、下部電極と同一の層で配線層を形成する。すなわち周辺回路領域において、下部電極埋め込み用の開口を形成する際に同時に配線用の溝パターンを形成し、さらに周辺回路領域においては、デュアルダマシン法を用いて局所配線と下層の配線層とを接続するためのコンタクトホールも形成しておく。この後に、キャパシタの下部電極用の導電体を埋め込むことにより、周辺回路領域用の局所配線層およびコンタクトプラグも同時に形成することが可能となる。
上記第一の実施例において、各キャパシタの層ごとに、固有のフォトマスクを用いてコンタクトプラグ部をデュアルダマシン構造としてもよい。上記の第二の実施例では、各キャパシタの上部電極と同一の層を局所配線層として利用したが、この実施例においては、下部電極と同一の層で配線層を形成する。すなわち周辺回路領域において、下部電極埋め込み用の開口を形成する際に同時に配線用の溝パターンを形成し、さらに周辺回路領域においては、デュアルダマシン法を用いて局所配線と下層の配線層とを接続するためのコンタクトホールも形成しておく。この後に、キャパシタの下部電極用の導電体を埋め込むことにより、周辺回路領域用の局所配線層およびコンタクトプラグも同時に形成することが可能となる。
図１８に下から２層目の下部電極２０１と同一の層を使用して、周辺回路領域（ＰＡ）に配線層２０１ａを形成した場合の断面図を示す（コンタクトプラグは図示せず）。このように、下部電極材料を周辺回路領域における局所配線として利用することにより、配線配置の自由度が増すことになり、チップ面積の縮小を容易に行うことが可能となる。
上記各実施例において、キャパシタの下部電極または上部電極は、ポリシリコンやタングステンなど、他の導電性材料で形成してもよい。複数の導電性材料から成る合金や積層膜を用いることもできる。
同様に、キャパシタ絶縁膜も、酸化ハフニウムや酸化ジルコニウムなど、他の絶縁膜で形成してもよい。複数の材料からなる積層膜を用いることもできる。
本発明のキャパシタ構造はＤＲＡＭのメモリセルに限定されるものではなく、大容量のキャパシタを限られた底面積で形成する場合において適用することが可能である。
１ シリコン基板
２ 素子分離部
３ ゲート電極（ワード線）
４ ビット線
４’ 配線
５、６、２２、２３ コンタクトプラグ
７、１１２、１１３ 層間絶縁膜
１０１ 第一のキャパシタ下部電極
１０２ 第一の容量絶縁膜
１０３ 第一の上部電極
１０４ コンタクトプラグ
１０５ サイドウォール
１１１ 第一のエッチストッパ層
１２１、１２２、１２３、１２４、１４１、１４２、１４３ 開口部
１３１ ガードリング
１９１ フォトレジストパターン
２０１ 第二の下部電極
２０２ 第二の容量絶縁膜
２０３ 第二の上部電極
３０１ 第三の下部電極
３０２ 第三の容量絶縁膜
３０３ 第三の上部電極
５１ 金属配線
２０１ａ、２０３ａ 配線層
２ 素子分離部
３ ゲート電極（ワード線）
４ ビット線
４’ 配線
５、６、２２、２３ コンタクトプラグ
７、１１２、１１３ 層間絶縁膜
１０１ 第一のキャパシタ下部電極
１０２ 第一の容量絶縁膜
１０３ 第一の上部電極
１０４ コンタクトプラグ
１０５ サイドウォール
１１１ 第一のエッチストッパ層
１２１、１２２、１２３、１２４、１４１、１４２、１４３ 開口部
１３１ ガードリング
１９１ フォトレジストパターン
２０１ 第二の下部電極
２０２ 第二の容量絶縁膜
２０３ 第二の上部電極
３０１ 第三の下部電極
３０２ 第三の容量絶縁膜
３０３ 第三の上部電極
５１ 金属配線
２０１ａ、２０３ａ 配線層
Claims (11)
- 柱状の下部電極、該下部電極を容量絶縁膜を介して覆う上部電極を有するキャパシタが層間膜を介して複数積層されており、下層キャパシタの下部電極の上端から上層キャパシタの下部電極の下端を接続する第１のコンタクトプラグと、各層キャパシタの上部電極を接続する第２のコンタクトプラグを有し、
前記第１のコンタクトの各々は、前記容量絶縁膜及び前記上部電極からサイドウォール絶縁膜により隔離されている半導体記憶装置。 - 前記第２のコンタクトプラグの一部が、各層キャパシタの下部電極と同じ材料で形成されることを特徴とする請求項１に記載の半導体記憶装置。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つのコンタクトプラグが、前記第２のコンタクトプラグと同じ材料で形成されることを特徴とする請求項１または２に記載の半導体記憶装置。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの上部電極と同じ材料で構成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体記憶装置。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの下部電極と同じ材料で構成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体記憶装置。
- （１）セルトランジスタの形成された半導体基板上に層間絶縁膜を形成し、半導体基板に接続するコンタクトプラグを形成する工程、
（２）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜を形成する工程、
（３）第一のエッチングストッパ層及び第一のキャパシタ層間絶縁膜に前記コンタクトプラグに接続される第一のキャパシタ下部電極を形成するための第一の開口を形成する工程、
（４）第一の開口に第一のキャパシタ下部電極を形成する工程、
（５）第一のキャパシタ下部電極周囲の第一のキャパシタ層間絶縁膜を除去し、第一の容量絶縁膜及び第一のキャパシタ上部電極を形成する工程、
（６）全面に第一のキャパシタ上部層間絶縁膜を形成する工程
（７）第一のキャパシタ上部層間絶縁膜に第一のキャパシタ下部電極上端を露出する第二の開口を形成する工程、
（８）第二の開口側壁にサイドウォール絶縁膜を形成し、第一のキャパシタ下部電極上端に接続する第１のコンタクトプラグを形成する工程、
により一層のキャパシタを形成し、前記工程（２）乃至（８）を所要回数繰り返し、複数のキャパシタを積層することを特徴とする半導体記憶装置の製造方法。 - 前記工程（３）及び（４）において、各層キャパシタの上部電極を接続する第２のコンタクトプラグの一部が、各層キャパシタの下部電極と同じ材料で形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記工程（３）及び（４）において、前記工程（５）の第一のキャパシタ層間絶縁膜除去の際のエッチングストッパとなるガードリングが、各層キャパシタの下部電極周囲に同層に形成されることを特徴とする請求項６または７に記載の半導体装置の製造方法。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つのコンタクトプラグの一部が、各層キャパシタの下部電極と同層に形成されることを特徴とする請求項６乃至８のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの上部電極と同層に形成されることを特徴とする請求項６乃至９のいずれか１項に記載の半導体記憶装置の製造方法。
- 前記半導体記憶装置は、キャパシタの形成されるメモリセル領域と周辺回路領域とを有し、周辺回路領域の少なくとも一つの配線が、いずれかの層のキャパシタの下部電極と同層に形成されることを特徴とする請求項６乃至１０のいずれか１項に記載の半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007243747A JP5613363B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体記憶装置及びその製造方法 |
| US12/234,060 US7919803B2 (en) | 2007-09-20 | 2008-09-19 | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007243747A JP5613363B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009076639A JP2009076639A (ja) | 2009-04-09 |
| JP5613363B2 true JP5613363B2 (ja) | 2014-10-22 |
Family
ID=40470701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007243747A Expired - Fee Related JP5613363B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7919803B2 (ja) |
| JP (1) | JP5613363B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101400061B1 (ko) * | 2007-12-07 | 2014-06-27 | 삼성전자주식회사 | 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법 |
| KR101058497B1 (ko) | 2009-02-12 | 2011-08-23 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
| US8188786B2 (en) | 2009-09-24 | 2012-05-29 | International Business Machines Corporation | Modularized three-dimensional capacitor array |
| JP2011142214A (ja) * | 2010-01-07 | 2011-07-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2012221965A (ja) | 2011-04-04 | 2012-11-12 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| US11694944B1 (en) * | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| JP5947093B2 (ja) * | 2012-04-25 | 2016-07-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US10008502B2 (en) | 2016-05-04 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
| US9761580B1 (en) | 2016-11-01 | 2017-09-12 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10062745B2 (en) | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
| US9935114B1 (en) * | 2017-01-10 | 2018-04-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US9837420B1 (en) | 2017-01-10 | 2017-12-05 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor |
| US9842839B1 (en) | 2017-01-12 | 2017-12-12 | Micron Technology, Inc. | Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above |
| US10388658B1 (en) | 2018-04-27 | 2019-08-20 | Micron Technology, Inc. | Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors |
| CN113809233B (zh) * | 2020-06-16 | 2023-10-20 | 长鑫存储技术有限公司 | 电容器结构及其制备方法 |
| US11877432B2 (en) | 2020-06-16 | 2024-01-16 | Changxin Memory Technologies, Inc. | Capacitor structure and method of preparing same |
| US11869929B2 (en) | 2020-06-16 | 2024-01-09 | Changxin Memory Technologies, Inc. | Laminated capacitor and method for manufacturing the same |
| CN113809080B (zh) * | 2020-06-16 | 2023-02-28 | 长鑫存储技术有限公司 | 一种叠层电容器及其制作方法 |
| EP3985723A4 (en) * | 2020-08-21 | 2022-06-22 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR DEVICE AND METHOD FOR FORMING IT |
| EP3985724B1 (en) | 2020-08-21 | 2023-06-07 | Changxin Memory Technologies, Inc. | Semiconductor device and method for forming same |
| TWI782805B (zh) * | 2021-12-01 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 電容器結構及其製造方法 |
| CN114582873B (zh) * | 2022-05-06 | 2022-07-26 | 长鑫存储技术有限公司 | 一种电容器结构及其制备方法、半导体结构及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853406B2 (ja) * | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| JPH09321242A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4056588B2 (ja) * | 1996-11-06 | 2008-03-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6392264B2 (en) * | 1997-07-08 | 2002-05-21 | Hideki Takeuchi | Semiconductor memory device and method of producing the same |
| JP3204215B2 (ja) * | 1998-06-23 | 2001-09-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2000156479A (ja) | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
| US6204143B1 (en) * | 1999-04-15 | 2001-03-20 | Micron Technology Inc. | Method of forming high aspect ratio structures for semiconductor devices |
| JP4120219B2 (ja) | 2001-12-27 | 2008-07-16 | ソニー株式会社 | キャパシタを備えた半導体装置の製造方法 |
| JP2003234245A (ja) | 2002-02-06 | 2003-08-22 | Sony Corp | 多層キャパシタ及びその製造方法 |
| JP4446179B2 (ja) * | 2005-02-02 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4698427B2 (ja) * | 2006-01-12 | 2011-06-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-09-20 JP JP2007243747A patent/JP5613363B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-19 US US12/234,060 patent/US7919803B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090078981A1 (en) | 2009-03-26 |
| JP2009076639A (ja) | 2009-04-09 |
| US7919803B2 (en) | 2011-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5613363B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US8372724B2 (en) | Device and manufacturing method thereof | |
| US7869189B2 (en) | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices | |
| US7656693B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4446179B2 (ja) | 半導体装置の製造方法 | |
| US8957466B2 (en) | Semiconductor device | |
| US20040173836A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR19990067502A (ko) | 반도체기억장치 및 그 제조방법 | |
| JP2012084738A (ja) | 半導体装置及びその製造方法、並びにデータ処理システム | |
| JP2006319121A (ja) | 半導体装置及びその製造方法 | |
| JP2010034198A (ja) | 半導体装置及びその製造方法 | |
| JP2009032932A (ja) | 半導体装置およびその製造方法 | |
| US20080135910A1 (en) | Semiconductor device and method of fabricating the same | |
| TWI404192B (zh) | 冠狀電容器之製造方法 | |
| US6709915B2 (en) | Methods of fabricating integrated circuit memory devices | |
| JP2012142369A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP2001203337A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2011023652A (ja) | 半導体記憶装置 | |
| US7592219B2 (en) | Method of fabricating capacitor over bit line and bottom electrode thereof | |
| US20100078697A1 (en) | Semiconductor device including capacitor and method for manufacturing the same | |
| US6821846B2 (en) | Method of forming contact | |
| KR100672684B1 (ko) | 커패시터 및 그의 제조방법 | |
| JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
| JP3779386B2 (ja) | 半導体集積回路の製造方法 | |
| US20230389288A1 (en) | Semiconductor structure and method for forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140421 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140424 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140521 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5613363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |