CN114582873B - 一种电容器结构及其制备方法、半导体结构及其制备方法 - Google Patents

一种电容器结构及其制备方法、半导体结构及其制备方法 Download PDF

Info

Publication number
CN114582873B
CN114582873B CN202210484668.2A CN202210484668A CN114582873B CN 114582873 B CN114582873 B CN 114582873B CN 202210484668 A CN202210484668 A CN 202210484668A CN 114582873 B CN114582873 B CN 114582873B
Authority
CN
China
Prior art keywords
substrate
electrode
sub
electrodes
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210484668.2A
Other languages
English (en)
Other versions
CN114582873A (zh
Inventor
曺奎锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Changxin Jidian Beijing Memory Technologies Co Ltd
Original Assignee
Changxin Memory Technologies Inc
Changxin Jidian Beijing Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Changxin Jidian Beijing Memory Technologies Co Ltd filed Critical Changxin Memory Technologies Inc
Priority to CN202210484668.2A priority Critical patent/CN114582873B/zh
Publication of CN114582873A publication Critical patent/CN114582873A/zh
Priority to PCT/CN2022/105189 priority patent/WO2023213007A1/zh
Application granted granted Critical
Publication of CN114582873B publication Critical patent/CN114582873B/zh
Priority to US18/318,152 priority patent/US20230363144A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种电容器结构及其制备方法、半导体结构及其制备方法，其中，所述电容器结构包括衬底以及设置于所述衬底上的第一电极、第一介质层和第二电极，其中，所述第一电极包括至少两个在垂直于所述衬底方向上连续设置且依次连接的子电极，至少两个所述子电极中，至少一个所述子电极在所述衬底上的正投影覆盖另一个所述子电极在所述衬底上的正投影；所述第一介质层设置于所述第一电极至少部分外表面；所述第二电极设置于所述第一介质层至少部分外表面，且所述第二电极与所述第一电极绝缘设置。

Description

一种电容器结构及其制备方法、半导体结构及其制备方法
技术领域
本公开涉及半导体技术领域，涉及但不限于一种电容器结构及其制备方法、半导体结构及其制备方法。
背景技术
随着半导体制程工艺的持续微缩，晶体管的单元面积显著减小。在DRAM中，单元阵列晶体管的尺寸也随之减小，单位电容器的面积也随着减小，但是电容器的面积减小会导致单位电容存储量的下降，从而导致对电容的读取/写入变得更加困难，影响DRAM的工作性能。
发明内容
有鉴于此，本公开实施例提供一种电容器结构及其制备方法、半导体结构及其制备方法。
根据本公开实施例的第一方面，提供了一种电容器结构，包括衬底以及设置于所述衬底上的第一电极、第一介质层和第二电极，其中，所述第一电极包括至少两个在垂直于所述衬底方向上连续设置且依次连接的子电极，至少两个所述子电极中，至少一个所述子电极在所述衬底上的正投影覆盖另一个所述子电极在所述衬底上的正投影；
所述第一介质层设置于所述第一电极至少部分外表面；
所述第二电极设置于所述第一介质层至少部分外表面，且所述第二电极与所述第一电极绝缘设置。
在一实施例中，所述第一电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第一子电极和第二子电极；其中，所述第一子电极相较于所述第二子电极临近所述衬底；
所述第一子电极在所述衬底上的正投影覆盖所述第二子电极在所述衬底上的正投影；或者，
所述第二子电极在所述衬底上的正投影覆盖所述第一子电极在所述衬底上的正投影。
在一实施例中，所述第一电极包括N个在垂直于所述衬底方向上连续设置且依次连接的N个子电极；N大于或等于3；
其中，奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积，或者，奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积。
在一实施例中，在沿平行于所述衬底的平面方向的投影中，所述第二子电极的投影在所述第一子电极的投影两侧的面积相等。
根据本公开实施例的第二方面，提供了一种半导体结构，包括至少一个如上述第一方面的实施例中所述的第一电容器结构和第二电容器结构；其中，所述第二电容器结构包括衬底以及设置于所述衬底上的第三电极、第二介质层和第四电极，所述第二介质层设置于所述第三电极至少部分外表面，所述第四电极设置于所述第二介质层至少部分外表面，且所述第四电极与所述第三电极绝缘设置；相邻的所述第一电容器结构的所述第一介质层和所述第二电容器结构的所述第二介质层不连接，相邻的所述第一电容器结构的所述第二电极和所述第二电容器结构的所述第四电极连接。
在一实施例中，所述第一电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第一子电极和第二子电极；其中，所述第一子电极相较于所述第二子电极临近所述衬底；
所述第二子电极在所述衬底上的正投影覆盖所述第一子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积小于所述第三电极在所述衬底上的正投影面积。
在一实施例中，所述第一电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第一子电极和第二子电极；其中，所述第一子电极相较于所述第二子电极临近所述衬底；
所述第三电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第三子电极和第四子电极；其中，所述第三子电极相较于所述第四子电极临近所述衬底；
所述第二子电极在所述衬底上的正投影覆盖所述第一子电极在所述衬底上的正投影，且所述第三子电极在所述衬底上的正投影覆盖所述第四子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积小于所述第三子电极在所述衬底上的正投影面积，或者，所述第一子电极在所述衬底上的正投影覆盖所述第二子电极在所述衬底上的正投影，且所述第四子电极在所述衬底上的正投影覆盖所述第三子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积大于所述第三子电极在所述衬底上的正投影面积。
在一实施例中，所述第一电极包括N个在垂直于所述衬底方向上连续设置且依次连接的N个子电极；N大于或等于3；
所述第三电极包括M个在垂直于所述衬底方向上连续设置且依次连接的M个子电极；M大于或等于2，且M小于或等于N；
其中，
所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积，或者，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积。
在一实施例中，所述衬底包括多条沿第二方向延伸的字线，以及多个分立的有源区；所述有源区包括位于两侧的第一源/漏端和位于中间的第二源/漏端；
所述半导体结构还包括：多条位线，位于所述衬底上，所述位线沿第一方向延伸；
多个第一导电插塞，位于所述第一电容器结构和所述第二电容器结构的下方；其中，所述第一电容器结构和所述第二电容器结构通过所述第一导电插塞与所述有源区的所述第一源/漏端电连接；
多个第二导电插塞，位于所述位线的下方；其中，所述位线通过所述第二导电插塞与所述有源区的所述第二源/漏端电连接。
在一实施例中，所述第一电极、所述第二电极、所述第三电极和所述第四电极的材料包括金属；
所述第一介质层和所述第二介质层的材料包括高K介质材料。
根据本公开实施例的第三方面，提供了一种电容器结构的制备方法，所述方法包括：
在衬底上形成第一绝缘层；
在所述第一绝缘层上形成第一掩膜；
根据所述第一掩膜在所述第一绝缘层内形成第一通孔；
在所述第一通孔内形成所述电容器结构的第一子电极；
形成第N绝缘层，在所述第N绝缘层上形成第N掩膜，N大于或者等于2；
根据所述第N掩膜在所述第N绝缘层内形成第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影；
在所述第N通孔内形成所述电容器结构的第N子电极；
去除所述第一绝缘层至所述第N绝缘层，所述第一子电极至所述第N子电极构成所述电容器结构的第一电极；
形成所述电容器结构的第一介质层，所述第一介质层覆盖所述第一电极至少部分外表面；
形成所述电容器结构的第二电极，所述第二电极覆盖所述第一介质层至少部分外表面，且所述第二电极与所述第一电极绝缘。
在一实施例中，所述第一掩膜具有第一掩膜图案，第二掩膜具有第二掩膜图案，所述第一掩膜图案在所述衬底上的正投影覆盖所述第二掩膜图案在所述衬底上的正投影；或者，
所述第二掩膜图案在所述衬底上的正投影覆盖所述第一掩膜图案在所述衬底上的正投影。
在一实施例中，所述第一掩膜至所述第N掩膜分别具有第一掩膜图案至第N掩膜图案，N大于或等于3；
其中，奇数部分的掩膜图案在所述衬底上的正投影面积小于偶数部分的掩膜图案在所述衬底上的正投影面积，或者，奇数部分的掩膜图案在所述衬底上的正投影面积大于偶数部分的掩膜图案在所述衬底上的正投影面积。
在一实施例中，在沿平行于所述衬底的平面方向的投影中，所述第N掩膜图案的投影在所述第一掩膜图案的投影两侧的面积相等。
根据本公开实施例的第四方面，提供了一种半导体结构的制备方法，所述方法包括：
在衬底上形成第一绝缘层；
在所述第一绝缘层上形成第一掩膜；
根据所述第一掩膜在所述第一绝缘层内形成两个第一通孔；
在两个所述第一通孔内形成两个电容器结构的子电极；
形成第N绝缘层，在所述第N绝缘层上形成第N掩膜；N大于或者等于2；
根据所述第N掩膜在所述第N绝缘层内形成至少一个第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影；
在至少一个所述第N通孔内形成至少一个所述电容器结构的第N个子电极；
去除所述第一绝缘层至所述第N绝缘层，至少两个所述子电极构成第一电容器结构的第一电极，至少一个所述子电极构成第二电容器结构的第三电极；
形成所述第一电容器结构的第一介质层和所述第二电容器结构的第二介质层，所述第一介质层覆盖所述第一电极至少部分外表面，所述第二介质层覆盖所述第三电极至少部分外表面，所述第一介质层与所述第二介质层不连接；
形成所述第一电容器结构的第二电极和所述第二电容器结构的第四电极，所述第二电极覆盖所述第一介质层至少部分外表面，所述第四电极覆盖所述第二介质层至少部分外表面，且所述第二电极与所述第一电极绝缘，所述第三电极与所述第四电极绝缘，所述第二电极与所述第四电极连接。
在一实施例中，所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，第二掩膜具有第二掩膜图案，其中，所述第二掩膜图案在所述衬底上的正投影覆盖所述第一一掩膜图案在所述衬底上的正投影，所述第一一掩膜图案在所述衬底上的正投影面积小于所述第一二掩膜图案在所述衬底上的正投影面积。
在一实施例中，所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，第二掩膜具有第二一掩膜图案和第二二掩膜图案，其中，
所述第二一掩膜图案在所述衬底上的正投影覆盖所述第一一掩膜图案在所述衬底上的正投影，所述第一二掩膜图案在所述衬底上的正投影覆盖所述第二二掩膜图案在所述衬底上的正投影，所述第一一掩膜图案在所述衬底上的正投影面积小于所述第一二掩膜图案在所述衬底上的正投影面积。
在一实施例中，所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，以此类推，所述第N掩膜具有第N一掩膜图案和第N二掩膜图案，N大于或等于3；其中，
所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积，或者，所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积。
在一实施例中，所述第一一掩膜图案、所述第一二掩膜图案和第二掩膜图案的形状为椭圆形；
所述第一一掩膜图案在第一方向上的最大宽度小于相邻两条字线之间的宽度的0.5倍，所述第一二掩膜图案在第一方向上的最大宽度等于相邻两条字线之间的宽度；所述第二掩膜图案在第一方向上的最大宽度等于相邻两条字线之间的宽度的1.5倍，其中，所述第一方向为位线延伸的方向；
所述第一一掩膜图案、第一二掩膜图案和第二掩膜图案在第二方向上的最大宽度等于相邻两条位线之间的宽度，其中，所述第二方向为字线延伸的方向。
在一实施例中，还包括：
在形成第一绝缘层之前，
在所述衬底上形成多条沿第二方向延伸的字线，以及多个分立的有源区；
在所述有源区的两侧形成第一源/漏端以及在中间形成第二源/漏端；
在所述第二源/漏端上形成第二导电插塞；
在所述第二导电插塞上形成位线，所述位线沿第一方向延伸；其中，所述位线通过所述第二导电插塞与所述有源区的第二源/漏端电连接；
在所述第一源/漏端上形成第一导电插塞；其中，所述第一导电插塞位于所述第一电容器结构和所述第二电容器结构下，所述第一电容器结构和所述第二电容器结构通过所述第一导电插塞与所述有源区的第一源/漏端电连接。
本公开实施例中，通过形成一个多级电容器结构，并且电容器结构中的第一电极的多个子电极中，至少有一个子电极占据较大面积，如此，增大了电容器的面积，从而增加了电池电容器的容量，同时占据了较小面积的子电极，又使得电容器结构之间有足够的空间，减弱了每个电容器结构之间相互接触的问题。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的电容器结构的剖面示意图；
图2为本公开实施例提供的电容器结构的俯视图；
图3a为本公开一实施例提供的电容器结构的剖面示意图；
图3b为本公开另一实施例提供的电容器结构的剖面示意图；
图3c为本公开另一实施例提供的电容器结构的剖面示意图；
图3d为本公开另一实施例提供的电容器结构的剖面示意图；
图4为本公开实施例提供的半导体结构的剖面示意图；
图5为本公开实施例提供的半导体结构的俯视图；
图6a为本公开一实施例提供的半导体结构的剖面示意图；
图6b为本公开另一实施例提供的半导体结构的剖面示意图；
图7为本公开实施例提供的半导体结构的部分结构的俯视图；
图8为本公开实施例提供的电容器结构的制备方法的流程示意图；
图9a至图9k为本公开实施例提供的电容器结构在制备过程中的结构示意图；
图10为本公开实施例提供的半导体结构的制备方法的流程示意图；
图11a至图11l为本公开实施例提供的半导体结构在制备过程中的结构示意图。
附图标记说明：
10-第一电容器结构；11-第一电极；12-第一介质层；13-第二电极；111-第一子电极；112-第二子电极；
20-第二电容器结构；21-第三电极；22-第二介质层；23-第四电极；211-第三子电极；212-第四子电极；
30-衬底；31-字线；32-位线；33-有源区；331-第一源/漏端；332-第二源/漏端；34-隔离结构；
41-第一导电插塞；42-第二导电插塞；
51-第一绝缘层；52-第二绝缘层；
61-第一掩膜；611-第一掩膜图案；611-1-第一一掩膜图案；611-2-第一二掩膜图案；
62-第二掩膜；621-第二掩膜图案；
71-第一通孔；72-第二通孔。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
基于此，本公开实施例提供了一种电容器结构，图1为本公开实施例提供的电容器结构的剖面示意图，图2为本公开实施例提供的电容器结构的俯视图，需要说明的是，图1和图2所示的电容器结构中的第一电极只包含两个子电极。
参见图1和图2，所述电容器结构，包括衬底30以及设置于所述衬底30上的第一电极11、第一介质层12和第二电极13，其中，所述第一电极11包括至少两个在垂直于所述衬底30方向上连续设置且依次连接的子电极，至少两个所述子电极中，至少一个所述子电极在所述衬底30上的正投影覆盖另一个所述子电极在所述衬底30上的正投影；所述第一介质层12设置于所述第一电极11至少部分外表面；所述第二电极13设置于所述第一介质层12至少部分外表面，且所述第二电极13与所述第一电极11绝缘设置。
本公开实施例中，通过形成一个多级电容器结构，并且电容器结构中的第一电极的多个子电极中，至少有一个子电极占据较大面积，如此，增大了电容器的面积，从而增加了电池电容器的容量，同时占据了较小面积的子电极，又使得电容器结构之间有足够的空间，减弱了每个电容器结构之间相互接触的问题。
所述衬底30可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在一实施例中，所述第一电极11包括两个在垂直于所述衬底30方向上连续设置且依次连接的第一子电极111和第二子电极112；其中，所述第一子电极111相较于所述第二子电极112临近所述衬底30；所述第一子电极111在所述衬底30上的正投影覆盖所述第二子电极112在所述衬底30上的正投影；或者，所述第二子电极112在所述衬底30上的正投影覆盖所述第一子电极111在所述衬底30上的正投影。
具体地，在一些实施例中，如图1和图2所示，所述第二子电极112在所述衬底30上的正投影覆盖所述第一子电极111在所述衬底30上的正投影。在其他一些实施例中，如图3a所示，所述第一子电极111在所述衬底30上的正投影覆盖所述第二子电极112在所述衬底30上的正投影。
在一实施例中，所述第一电极11包括N个在垂直于所述衬底30方向上连续设置且依次连接的N个子电极；N大于或等于3；其中，奇数部分的子电极在所述衬底30上的正投影面积小于偶数部分的子电极在所述衬底30上的正投影面积，或者，奇数部分的子电极在所述衬底30上的正投影面积大于偶数部分的子电极在所述衬底30上的正投影面积。
具体地，在一些实施例中，如图3b所示，第一层的子电极和第三层的子电极在衬底上的正投影面积小于第二层的子电极和第四层的子电极在衬底上的正投影面积。在其他一些实施例中，如图3c所示，第一层的子电极和第三层的子电极在衬底上的正投影面积大于第二层的子电极和第四层的子电极在衬底上的正投影面积。
在一实施例中，如图1所示，在沿平行于所述衬底30的平面方向的投影中，所述第二子电极112的投影在所述第一子电极111的投影两侧的面积相等。
具体地，如图1所示，第二子电极112沿第一子电极111的轴线呈对称分布。在该实施例中，电容器之间不会存在短接的问题。
在其他一些实施例中，如图3d所示，在沿平行于所述衬底30的平面方向的投影中，所述第二子电极112的投影在所述第一子电极111的投影两侧的面积不相等。
本公开实施例还提供了一种半导体结构，图4为本公开实施例提供的半导体结构的剖面示意图，图5为本公开实施例提供的半导体结构的俯视图。
如图4和图5所示，所述半导体结构包括：至少一个如上述实施例所述的第一电容器结构10和第二电容器结构20；其中，所述第二电容器结构20包括衬底30以及设置于所述衬底30上的第三电极21、第二介质层22和第四电极23，所述第二介质层22设置于所述第三电极21至少部分外表面，所述第四电极23设置于所述第二介质层22至少部分外表面，且所述第四电极23与所述第三电极21绝缘设置；相邻的所述第一电容器结构10的所述第一介质层12和所述第二电容器结构20的所述第二介质层22不连接，相邻的所述第一电容器结构10的所述第二电极13和所述第二电容器结构20的所述第四电极23连接。
在一实施例中，如图5所示，所述第一电容器结构10与所述第二电容器结构20沿第一方向间隔设置。
在一实施例中，所述第一电容器结构包括第一电极11、第一介质层12和第二电极13。
在一实施例中，如图4所示，所述第一电极11包括两个在垂直于所述衬底30方向上连续设置且依次连接的第一子电极111和第二子电极112；其中，所述第一子电极111相较于所述第二子电极112临近所述衬底；所述第二子电极112在所述衬底30上的正投影覆盖所述第一子电极111在所述衬底上的正投影，所述第一子电极111在所述衬底30上的正投影面积小于所述第三电极21在所述衬底30上的正投影面积。
在一实施例中，如图4和图5所示，所述第一电容器结构10的第二子电极112在所述衬底30上的正投影与所述第二电容器结构20的第三电极21在所述衬底30上的正投影部分重叠。
第二子电极在衬底上的正投影与第三电极在衬底上的正投影部分重叠，但因为第二子电极与第三电极不在同一层中，它们之间互不接触，则相比于在一层内形成相同数量和相同形状的电容器结构，本公开实施例中的半导体结构能够更加充分利用空间，使得每个电容器结构的面积都足够大。
在一实施例中，如图6a所示，所述第一电极11包括两个在垂直于所述衬底30方向上连续设置且依次连接的第一子电极111和第二子电极112；其中，所述第一子电极111相较于所述第二子电极112临近所述衬底30；所述第三电极21包括两个在垂直于所述衬底30方向上连续设置且依次连接的第三子电极211和第四子电极212；其中，所述第三子电极211相较于所述第四子电极212临近所述衬底30；
所述第二子电极112在所述衬底30上的正投影覆盖所述第一子电极111在所述衬底30上的正投影，且所述第三子电极211在所述衬底30上的正投影覆盖所述第四子电极212在所述衬底30上的正投影，所述第一子电极111在所述衬底30上的正投影面积小于所述第三子电极211在所述衬底30上的正投影面积，或者，所述第一子电极111在所述衬底30上的正投影覆盖所述第二子电极112在所述衬底30上的正投影，且所述第四子电极212在所述衬底30上的正投影覆盖所述第三子电极211在所述衬底30上的正投影，所述第一子电极111在所述衬底30上的正投影面积大于所述第三子电极211在所述衬底30上的正投影面积。
在一实施例中，所述第一电极11包括N个在垂直于所述衬底方向上连续设置且依次连接的N个子电极；N大于或等于3；
所述第三电极21包括M个在垂直于所述衬底方向上连续设置且依次连接的M个子电极；M大于或等于2，且M小于或等于N；
其中，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积，或者，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积。
具体地，在一些实施例中，如图6b所示，第一电极11的第一层的子电极和第三层的子电极在衬底上的正投影面积大于第三电极21的第一层的子电极和第三层的子电极在衬底上的正投影面积，第一电极11的第二层的子电极和第四层的子电极在衬底上的正投影面积小于第三电极21的第二层的子电极和第四层的子电极在衬底上的正投影面积。
在其他一些实施例中，第一电极的第一层的子电极和第三层的子电极在衬底上的正投影面积小于第三电极的第一层的子电极和第三层的子电极在衬底上的正投影面积，第一电极的第二层的子电极和第四层的子电极在衬底上的正投影面积大于第三电极的第二层的子电极和第四层的子电极在衬底上的正投影面积（未图示）。
图7为本公开实施例提供的半导体结构的部分结构的俯视图，图7中未示出电容器结构。
如图7所示，在一实施例中，所述衬底30包括多条沿第二方向延伸的字线31，以及多个分立的有源区33；所述有源区33包括位于两侧的第一源/漏端331和位于中间的第二源/漏端332；
所述半导体结构还包括：多条位线32，位于所述衬底30上，所述位线32沿第一方向延伸；
第一导电插塞41，位于所述第一电容器结构10和第二电容器结构20的下方；其中，所述第一电容器结构10和第二电容器结构20通过所述第一导电插塞41与所述有源区33的第一源/漏端331电连接；
第二导电插塞42，位于所述位线32的下方；其中，所述位线32通过所述第二导电插塞42与所述有源区33的第二源/漏端332电连接。
参见图7，所述衬底30还包括隔离结构34，其中，所述隔离结构34将所述衬底30限定为多个分立的有源区33。所述隔离结构34的材料可以包括氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和氮氧化物(例如硅氮氧化物)中的一种或多种。
参见图7，每个有源区33的位于两侧的第一源/漏端331和位于中间的第二源/漏端332由两条字线31间隔开。
所述第一源/漏端331和所述第二源/漏端332可以通过离子注入的方式形成于所述有源区33内。在一具体实施例中，所述第一源/漏端331和所述第二源/漏端332的导电类型相同，如n型。
所述字线31和所述位线32的材料包括钨（W）、铜（Cu）、钛（Ti）、钽（Ta)、氮化钛（TiN)、氮化钽（TaN）、金属硅化物、金属合金或其任何组合。
所述第一导电插塞41和所述第二导电插塞42的材料例如是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)，多晶硅或其组合。
在一实施例中，所述第一电极11、所述第二电极13、所述第三电极21和所述第四电极23的材料包括金属；所述第一介质层12和所述第二介质层22的材料包括高K介质材料。
具体地，所述第一电极11和所述第三电极21的材料包括但不限于氮化钛。所述第二电极13和所述第四电极23的材料包括但不限于多晶硅或锗硅。
所述第一介质层12和所述第二介质层22的材料包括高K介质材料，具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。
使用高K介质材料作为第一介质层12和第二介质层22的材料，可以提高电容器结构的容量。
本公开实施例还提供了一种电容器结构的制备方法，具体请参见附图8，如图所示，所述方法包括以下步骤：
步骤801：在衬底上形成第一绝缘层；
步骤802：在所述第一绝缘层上形成第一掩膜；
步骤803：根据所述第一掩膜在所述第一绝缘层内形成第一通孔；
步骤804：在所述第一通孔内形成所述电容器结构的第一子电极；
步骤805：形成第N绝缘层，在所述第N绝缘层上形成第N掩膜，N大于或者等于2；
步骤806：根据所述第N掩膜在所述第N绝缘层内形成第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影；
步骤807：在所述第N通孔内形成所述电容器结构的第N子电极；
步骤808：去除所述第一绝缘层至所述第N绝缘层，所述第一子电极至所述第N子电极构成所述电容器结构的第一电极；
步骤809：形成所述电容器结构的第一介质层，所述第一介质层覆盖所述第一电极至少部分外表面；
步骤810：形成所述电容器结构的第二电极，所述第二电极覆盖所述第一介质层至少部分外表面，且所述第二电极与所述第一电极绝缘。
下面结合具体实施例对本公开实施例提供的电容器结构的制备方法再作进一步详细的说明。
图9a至图9k为本公开实施例提供的电容器结构在制备过程中的结构示意图。
首先，参见图9a，执行步骤801，在衬底（图中未示出）上形成第一绝缘层51。
在实际操作中，所述第一绝缘层51可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，参见图9b，执行步骤，802，在所述第一绝缘层51上形成第一掩膜61。
接着，参见图9c，执行步骤803，根据所述第一掩膜61在所述第一绝缘层51内形成第一通孔71。
具体地，可以对所述第一掩膜61进行图案化处理，以形成第一掩膜图案611，根据所述第一掩膜图案611，在所述第一绝缘层51内形成第一通孔71。
具体地，所述第一掩膜可以是光致抗蚀剂掩膜或者基于光刻掩膜进行图案化的硬掩膜；当第一掩膜是光致抗蚀剂掩膜时，具体通过曝光、显影和去胶等步骤对第一掩模进行图案化。接着按照要刻蚀的图形刻蚀出具有一定深度的第一通孔。
接着，在形成所述第一通孔71后，去除剩余的第一掩膜。
接着，参见图9d，执行步骤804，在所述第一通孔71内形成所述电容器结构的第一子电极111。
接着，执行步骤805，形成第N绝缘层，在所述第N绝缘层上形成第N掩膜，N大于或者等于2。
具体地，在本实施例中，以N等于2为例。参见图9e和图9f，形成第二绝缘层52，在所述第二绝缘层52上形成第二掩膜62。
在实际操作中，所述第二绝缘层52可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，执行步骤806，根据所述第N掩膜在所述第N绝缘层内形成第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影。
接着，在形成所述第N通孔后，去除剩余的第N掩膜。
具体地，参见图9g，根据所述第二掩膜62在所述第二绝缘层52内形成第二通孔72，所述第二通孔72与所述第一通孔71在垂直于所述衬底方向上贯通连接，所述第二通孔72在所述衬底上的正投影覆盖所述第一通孔71在所述衬底上的正投影。
具体地，可以对所述第二掩膜62进行图案化处理，以形成第二掩膜图案621，根据所述第二掩膜图案621，在所述第二绝缘层52内形成第二通孔72。
具体地，所述第二掩膜可以是光致抗蚀剂掩膜或者基于光刻掩膜进行图案化的硬掩膜；当第二掩膜是光致抗蚀剂掩膜时，具体通过曝光、显影和去胶等步骤对第一掩模进行图案化。接着按照要刻蚀的图形刻蚀出具有一定深度的第二通孔。
接着，执行步骤807，在所述第N通孔内形成所述电容器结构的第N子电极。
具体地，参见图9h，在所述第二通孔72内形成所述电容器结构的第二子电极112。
接着，执行步骤808，去除所述第一绝缘层至所述第N绝缘层，所述第一子电极至所述第N子电极构成所述电容器结构的第一电极。
具体地，参见图9i，去除所述第一绝缘层51和所述第二绝缘层52，所述第一子电极111和所述第二子电极112构成所述电容器结构的第一电极11。
接着，参见图9j，执行步骤809，形成所述电容器结构的第一介质层12，所述第一介质层12覆盖所述第一电极11至少部分外表面。
接着，参见图9k，执行步骤810，形成所述电容器结构的第二电极13，所述第二电极13覆盖所述第一介质层12至少部分外表面，且所述第二电极13与所述第一电极11绝缘。
在一实施例中，所述第一掩膜61具有第一掩膜图案611，第二掩膜62具有第二掩膜图案621，所述第一掩膜图案611在所述衬底上的正投影覆盖所述第二掩膜图案621在所述衬底上的正投影；或者，所述第二掩膜图案621在所述衬底上的正投影覆盖所述第一掩膜图案611在所述衬底上的正投影。
具体地，例如如图9g所示，所述第二掩膜图案621在所述衬底上的正投影覆盖所述第一掩膜图案611在所述衬底上的正投影。
在一实施例中，所述第一掩膜至所述第N掩膜分别具有第一掩膜图案至第N掩膜图案，N大于或等于3；其中，奇数部分的掩膜图案在所述衬底上的正投影面积小于偶数部分的掩膜图案在所述衬底上的正投影面积，或者，奇数部分的掩膜图案在所述衬底上的正投影面积大于偶数部分的掩膜图案在所述衬底上的正投影面积。
在一实施例中，在沿平行于所述衬底的平面方向的投影中，所述第N掩膜图案的投影在所述第一掩膜图案的投影两侧的面积相等。
具体地，参见图9g，在沿平行于所述衬底的平面方向的投影中，所述第二掩膜图案621的投影在所述第一掩膜图案611的投影两侧的面积相等。
本公开实施例还提供了一种半导体结构的制备方法，具体请参见附图10，如图所示，所述方法包括以下步骤：
步骤1001：在衬底上形成第一绝缘层；
步骤1002：在所述第一绝缘层上形成第一掩膜；
步骤1003：根据所述第一掩膜在所述第一绝缘层内形成两个第一通孔；
步骤1004：在两个所述第一通孔内形成两个电容器结构的子电极；
步骤1005：形成第N绝缘层，在所述第N绝缘层上形成第N掩膜；N大于或者等于2；
步骤1006：根据所述第N掩膜在所述第N绝缘层内形成至少一个第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影；
步骤1007：在至少一个所述第N通孔内形成至少一个所述电容器结构的第N个子电极；
步骤1008：去除所述第一绝缘层至所述第N绝缘层，至少两个所述子电极构成第一电容器结构的第一电极，至少一个所述子电极构成第二电容器结构的第三电极；
步骤1009：形成所述第一电容器结构的第一介质层和所述第二电容器结构的第二介质层，所述第一介质层覆盖所述第一电极至少部分外表面，所述第二介质层覆盖所述第三电极至少部分外表面，所述第一介质层与所述第二介质层不连接；
步骤1010：形成所述第一电容器结构的第二电极和所述第二电容器结构的第四电极，所述第二电极覆盖所述第一介质层至少部分外表面，所述第四电极覆盖所述第二介质层至少部分外表面，且所述第二电极与所述第一电极绝缘，所述第三电极与所述第四电极绝缘，所述第二电极与所述第四电极连接。
下面结合具体实施例对本公开实施例提供的半导体结构的制备方法再作进一步详细的说明。
图11a至图11l为本公开实施例提供的半导体结构在制备过程中的结构示意图。
图11a为沿图7中A-A’方向的剖视图。图11b至图11l为本公开实施例提供的半导体结构中的电容器结构在制备过程中的结构示意图.
首先，参见图7和图11a，在执行步骤1001之前，即在衬底上形成第一绝缘层之前，所述方法还包括：
在所述衬底30上形成多条沿第二方向延伸的字线31，以及多个分立的有源区33；
在所述有源区33的两侧形成第一源/漏端331以及在中间形成第二源/漏端332；
在所述第二源/漏端332上形成第二导电插塞42；
在所述第二导电插塞42上形成位线32，所述位线32沿第一方向延伸；其中，所述位线32通过所述第二导电插塞42与所述有源区的第二源/漏端332电连接；
在所述第一源/漏端331上形成第一导电插塞41；其中，所述第一导电插塞41位于所述第一电容器结构和所述第二电容器结构下，所述第一电容器结构和所述第二电容器结构通过所述第一导电插塞41与所述有源区的第一源/漏端331电连接。
所述衬底30可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI（绝缘体上硅，Silicon On Insulator）衬底或GOI（绝缘体上锗，Germanium On Insulator）衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底（例如氮化镓衬底或砷化镓衬底等），还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI（绝缘体上锗硅）等。
需要解释的是，在衬底中形成有源区和字线的过程，不限定形成顺序。
在提供衬底30后，所述方法还包括：在所述衬底30内形成隔离结构34，其中，所述隔离结构34将所述衬底30限定为多个分立的有源区33。所述隔离结构34的材料可以包括氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和氮氧化物(例如硅氮氧化物)中的一种或多种。
所述第一源/漏端331和所述第二源/漏端332可以通过离子注入的方式形成于所述有源区33内。在一具体实施例中，所述第一源/漏端331和所述第二源/漏端332的导电类型相同，如n型。
所述字线31和所述位线32的材料包括钨（W）、铜（Cu）、钛（Ti）、钽（Ta)、氮化钛（TiN)、氮化钽（TaN）、金属硅化物、金属合金或其任何组合。
所述第一导电插塞41和所述第二导电插塞42的材料例如是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)，多晶硅或其组合。
接着，参见图11b，执行步骤1001，在衬底30上形成第一绝缘层51。
在实际操作中，所述第一绝缘层51可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，参见图11c，执行步骤1002，在所述第一绝缘层51上形成第一掩膜61。
接着，参见图11d，执行步骤1003，根据所述第一掩膜61在所述第一绝缘层51内形成两个第一通孔71。
具体地，可以对所述第一掩膜61进行图案化处理，以形成第一一掩膜图案611-1和第一二掩膜图案611-2，根据所述第一一掩膜图案611-1和第一二掩膜图案611-2，在所述第一绝缘层51内形成两个第一通孔71。需要解释的是，两个第一通孔在所述衬底上的正投影面积不相等。具体地，可参见图11d的（2）图。
具体地，所述第一掩膜可以是光致抗蚀剂掩膜或者基于光刻掩膜进行图案化的硬掩膜；当第一掩膜是光致抗蚀剂掩膜时，具体通过曝光、显影和去胶等步骤对第一掩模进行图案化。接着按照要刻蚀的图形刻蚀出具有一定深度的第一通孔。
接着，在形成所述第一通孔后，去除剩余的第一掩膜。
接着，参见图11e，执行步骤1004，在两个所述第一通孔内形成两个电容器结构的子电极。
具体地，在其中一个第一通孔内形成第一电容器结构的第一子电极111，在另一个第一通孔内形成第二电容器结构的第三子电极211。
接着，执行步骤1005，形成第N绝缘层，在所述第N绝缘层上形成第N掩膜；N大于或者等于2。
具体地，在本实施例中，以N等于2为例。参见图11f和图11g，形成第二绝缘层52，在所述第二绝缘层52上形成第二掩膜62。
在实际操作中，所述第二绝缘层52可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，执行步骤1006，根据所述第N掩膜在所述第N绝缘层内形成至少一个第N通孔，所述第N通孔与所述第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影。
接着，在形成所述第N通孔后，去除剩余的第N掩膜。
具体地，参见图11h，根据所述第二掩膜62在所述第二绝缘层52内形成至少一个第二通孔72，所述第二通孔72与所述第一通孔71在垂直于所述衬底30方向上贯通连接，其中，所述第二通孔72在所述衬底上的正投影覆盖所述第一通孔71在所述衬底30上的正投影。
具体地，可以对所述第二掩膜62进行图案化处理，以形成第二掩膜图案621，根据所述第二掩膜图案621，在所述第二绝缘层52内形成第二通孔72。
具体地，所述第二掩膜可以是光致抗蚀剂掩膜或者基于光刻掩膜进行图案化的硬掩膜；当第二掩膜是光致抗蚀剂掩膜时，具体通过曝光、显影和去胶等步骤对第一掩模进行图案化。接着按照要刻蚀的图形刻蚀出具有一定深度的第二通孔。
接着，执行步骤1007，在至少一个所述第N通孔内形成至少一个所述电容器结构的第N个子电极。
具体地，参见图11i，在所述第二通孔72内形成第一电容器结构的第二子电极112。
接着，执行步骤1008，去除所述第一绝缘层至所述第N绝缘层，至少两个所述子电极构成第一电容器结构的第一电极，至少一个所述子电极构成第二电容器结构的第三电极。
具体地，参见图11j，去除所述第一绝缘层51和所述第二绝缘层52，两个所述子电极构成第一电容器结构的第一电极11，一个所述子电极构成第二电容器结构的第三电极21。
接着，参见图11k，执行步骤1009，形成所述第一电容器结构10的第一介质层12和所述第二电容器结构20的第二介质层22，所述第一介质层12覆盖所述第一电极11至少部分外表面，所述第二介质层22覆盖所述第三电极21至少部分外表面，所述第一介质层12与所述第二介质层22不连接。
接着，参见图11l，执行步骤1010，形成所述第一电容器结构10的第二电极13和所述第二电容器结构20的第四电极23，所述第二电极13覆盖所述第一介质层12至少部分外表面，所述第四电极23覆盖所述第二介质层22至少部分外表面，且所述第二电极13与所述第一电极11绝缘，所述第三电极21与所述第四电极23绝缘，所述第二电极13与所述第四电极23连接。
在一实施例中，所述第一电极11、所述第二电极13、所述第三电极21和所述第四电极23的材料包括金属；所述第一介质层12和所述第二介质层22的材料包括高K介质材料。
具体地，所述第一电极11和所述第三电极21的材料包括但不限于氮化钛。所述第二电极13和所述第四电极23的材料包括但不限于多晶硅或锗硅。
所述第一介质层12和所述第二介质层22的材料包括高K介质材料，具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。
使用高K介质材料作为第一介质层12和第二介质层22的材料，可以提高电容器结构的容量。
在一实施例中，参见图11h，所述第一掩膜61具有第一一掩膜图案611-1和第一二掩膜图案611-2，第二掩膜62具有第二掩膜图案621，其中，所述第二掩膜图案621在所述衬底30上的正投影覆盖所述第一一掩膜图案611-1在所述衬底30上的正投影，所述第一一掩膜图案611-1在所述衬底30上的正投影面积小于所述第一二掩膜图案611-2在所述衬底30上的正投影面积。
在一实施例中，所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，第二掩膜具有第二一掩膜图案和第二二掩膜图案，其中，所述第二一掩膜图案在所述衬底上的正投影覆盖所述第一一掩膜图案在所述衬底上的正投影，所述第一二掩膜图案在所述衬底上的正投影覆盖所述第二二掩膜图案在所述衬底上的正投影，所述第一一掩膜图案在所述衬底上的正投影面积小于所述第一二掩膜图案在所述衬底上的正投影面积。
在一实施例中，所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，以此类推，所述第N掩膜具有第N一掩膜图案和第N二掩膜图案，N大于或等于3；其中，
所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积，或者，所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积。
在一实施例中，所述第一一掩膜图案611-1、所述第一二掩膜图案611-2和第二掩膜图案621的形状为椭圆形；所述第一一掩膜图案611-1在第一方向上的最大宽度小于相邻两条字线31之间的宽度的0.5倍，所述第一二掩膜图案611-2在第一方向上的最大宽度等于相邻两条字线31之间的宽度；所述第二掩膜图案621在第一方向上的最大宽度等于相邻两条字线31之间的宽度的1.5倍，其中，所述第一方向为位线32延伸的方向；所述第一一掩膜图案611-1、第一二掩膜图案611-2和第二掩膜图案621在第二方向上的最大宽度等于相邻两条位线32之间的宽度，其中，所述第二方向为字线31延伸的方向。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种半导体结构，其特征在于，包括：
第一电容器结构和第二电容器结构；
所述第一电容器结构包括衬底以及设置于所述衬底上的第一电极、第一介质层和第二电极，其中，所述第一电极包括N个在垂直于所述衬底方向上连续设置且依次连接的子电极；N大于或等于2；至少两个所述子电极中，至少一个所述子电极在所述衬底上的正投影覆盖另一个所述子电极在所述衬底上的正投影；
所述第一介质层设置于所述第一电极至少部分外表面；
所述第二电极设置于所述第一介质层至少部分外表面，且所述第二电极与所述第一电极绝缘设置；
所述第二电容器结构包括衬底以及设置于所述衬底上的第三电极、第二介质层和第四电极，所述第三电极包括M个在垂直于所述衬底方向上连续设置且依次连接的子电极；M大于或等于1，且M小于或等于N；所述第二介质层设置于所述第三电极至少部分外表面，所述第四电极设置于所述第二介质层至少部分外表面，且所述第四电极与所述第三电极绝缘设置；相邻的所述第一电容器结构的所述第一介质层和所述第二电容器结构的所述第二介质层不连接，相邻的所述第一电容器结构的所述第二电极和所述第二电容器结构的所述第四电极连接；
所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积，或者，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积。
2.根据权利要求1所述的半导体结构，其特征在于，
所述第一电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第一子电极和第二子电极；其中，所述第一子电极相较于所述第二子电极临近所述衬底；
所述第二子电极在所述衬底上的正投影覆盖所述第一子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积小于所述第三电极在所述衬底上的正投影面积。
3.根据权利要求1所述的半导体结构，其特征在于，
所述第一电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第一子电极和第二子电极；其中，所述第一子电极相较于所述第二子电极临近所述衬底；
所述第三电极包括两个在垂直于所述衬底方向上连续设置且依次连接的第三子电极和第四子电极；其中，所述第三子电极相较于所述第四子电极临近所述衬底；
所述第二子电极在所述衬底上的正投影覆盖所述第一子电极在所述衬底上的正投影，且所述第三子电极在所述衬底上的正投影覆盖所述第四子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积小于所述第三子电极在所述衬底上的正投影面积，或者，所述第一子电极在所述衬底上的正投影覆盖所述第二子电极在所述衬底上的正投影，且所述第四子电极在所述衬底上的正投影覆盖所述第三子电极在所述衬底上的正投影，所述第一子电极在所述衬底上的正投影面积大于所述第三子电极在所述衬底上的正投影面积。
4.根据权利要求1所述的半导体结构，其特征在于，
所述第一电极包括N个在垂直于所述衬底方向上连续设置且依次连接的子电极；N大于或等于3；
所述第三电极包括M个在垂直于所述衬底方向上连续设置且依次连接的子电极；M大于或等于2，且M小于或等于N；
其中，
所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积，或者，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于偶数部分的子电极在所述衬底上的正投影面积，所述第三电极的奇数部分的子电极在所述衬底上的正投影面积大于偶数部分的子电极在所述衬底上的正投影面积；所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积。
5.根据权利要求1所述的半导体结构，其特征在于，
所述衬底包括多条沿第二方向延伸的字线，以及多个分立的有源区；所述有源区包括位于两侧的第一源/漏端和位于中间的第二源/漏端；
所述半导体结构还包括：多条位线，位于所述衬底上，所述位线沿第一方向延伸；
多个第一导电插塞，位于所述第一电容器结构和所述第二电容器结构的下方；其中，所述第一电容器结构和所述第二电容器结构通过所述第一导电插塞与所述有源区的所述第一源/漏端电连接；
多个第二导电插塞，位于所述位线的下方；其中，所述位线通过所述第二导电插塞与所述有源区的所述第二源/漏端电连接。
6.根据权利要求1所述的半导体结构，其特征在于，
所述第一电极、所述第二电极、所述第三电极和所述第四电极的材料包括金属；
所述第一介质层和所述第二介质层的材料包括高K介质材料。
7.一种半导体结构的制备方法，其特征在于，所述方法包括：
在衬底上形成第一绝缘层；
在所述第一绝缘层上形成第一掩膜；
根据所述第一掩膜在所述第一绝缘层内形成两个第一通孔；
在两个所述第一通孔内形成两个电容器结构的子电极；
形成第N绝缘层，在所述第N绝缘层上形成第N掩膜；N大于或者等于2；
根据所述第N掩膜在所述第N绝缘层内形成至少一个第N通孔，所述第N通孔与第N-1通孔在垂直于所述衬底方向上贯通连接，N个所述通孔中，至少一个所述通孔在所述衬底上的正投影覆盖另一个所述通孔在所述衬底上的正投影；
在至少一个所述第N通孔内形成至少一个所述电容器结构的第N个子电极；
去除所述第一绝缘层至所述第N绝缘层，至少两个所述子电极构成第一电容器结构的第一电极，至少一个所述子电极构成第二电容器结构的第三电极；
形成所述第一电容器结构的第一介质层和所述第二电容器结构的第二介质层，所述第一介质层覆盖所述第一电极至少部分外表面，所述第二介质层覆盖所述第三电极至少部分外表面，所述第一介质层与所述第二介质层不连接；
形成所述第一电容器结构的第二电极和所述第二电容器结构的第四电极，所述第二电极覆盖所述第一介质层至少部分外表面，所述第四电极覆盖所述第二介质层至少部分外表面，且所述第二电极与所述第一电极绝缘，所述第三电极与所述第四电极绝缘，所述第二电极与所述第四电极连接;
所述第一电极的奇数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积，或者，所述第一电极的奇数部分的子电极在所述衬底上的正投影面积小于所述第三电极对应奇数部分的子电极在所述衬底上的正投影面积，所述第一电极偶数部分的子电极在所述衬底上的正投影面积大于所述第三电极对应偶数部分的子电极在所述衬底上的正投影面积。
8.根据权利要求7所述的方法，其特征在于，
所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，第二掩膜具有第二掩膜图案，其中，所述第二掩膜图案在所述衬底上的正投影覆盖所述第一一掩膜图案在所述衬底上的正投影，所述第一一掩膜图案在所述衬底上的正投影面积小于所述第一二掩膜图案在所述衬底上的正投影面积。
9.根据权利要求7所述的方法，其特征在于，
所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，第二掩膜具有第二一掩膜图案和第二二掩膜图案，其中，
所述第二一掩膜图案在所述衬底上的正投影覆盖所述第一一掩膜图案在所述衬底上的正投影，所述第一二掩膜图案在所述衬底上的正投影覆盖所述第二二掩膜图案在所述衬底上的正投影，所述第一一掩膜图案在所述衬底上的正投影面积小于所述第一二掩膜图案在所述衬底上的正投影面积。
10.根据权利要求7所述的方法，其特征在于，
所述第一掩膜具有第一一掩膜图案和第一二掩膜图案，以此类推，所述第N掩膜具有第N一掩膜图案和第N二掩膜图案，N大于或等于3；其中，
所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积，或者，所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于偶数部分在所述衬底上的正投影面积，所述第一二掩膜图案至所述第N二掩膜图案中的奇数部分在所述衬底上的正投影面积大于偶数部分在所述衬底上的正投影面积；所述第一一掩膜图案至第N一掩膜图案中的奇数部分在所述衬底上的正投影面积小于所述第一二掩膜图案至所述第N二掩膜图案中对应奇数部分在所述衬底上的正投影面积，所述第一一掩膜图案至第N一掩膜图案中偶数部分在所述衬底上的正投影面积大于所述第一二掩膜图案至所述第N二掩膜图案中对应偶数部分在所述衬底上的正投影面积。
11.根据权利要求8所述的方法，其特征在于，
所述第一一掩膜图案、所述第一二掩膜图案和第二掩膜图案的形状为椭圆形；
所述第一一掩膜图案在第一方向上的最大宽度小于相邻两条字线之间的宽度的0.5倍，所述第一二掩膜图案在第一方向上的最大宽度等于相邻两条字线之间的宽度；所述第二掩膜图案在第一方向上的最大宽度等于相邻两条字线之间的宽度的1.5倍，其中，所述第一方向为位线延伸的方向；
所述第一一掩膜图案、第一二掩膜图案和第二掩膜图案在第二方向上的最大宽度等于相邻两条位线之间的宽度，其中，所述第二方向为字线延伸的方向。
12.根据权利要求7所述的方法，其特征在于，还包括：
在形成第一绝缘层之前，
在所述衬底上形成多条沿第二方向延伸的字线，以及多个分立的有源区；
在所述有源区的两侧形成第一源/漏端以及在中间形成第二源/漏端；
在所述第二源/漏端上形成第二导电插塞；
在所述第二导电插塞上形成位线，所述位线沿第一方向延伸；其中，所述位线通过所述第二导电插塞与所述有源区的第二源/漏端电连接；
在所述第一源/漏端上形成第一导电插塞；其中，所述第一导电插塞位于所述第一电容器结构和所述第二电容器结构下，所述第一电容器结构和所述第二电容器结构通过所述第一导电插塞与所述有源区的第一源/漏端电连接。
CN202210484668.2A 2022-05-06 2022-05-06 一种电容器结构及其制备方法、半导体结构及其制备方法 Active CN114582873B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210484668.2A CN114582873B (zh) 2022-05-06 2022-05-06 一种电容器结构及其制备方法、半导体结构及其制备方法
PCT/CN2022/105189 WO2023213007A1 (zh) 2022-05-06 2022-07-12 一种电容器结构及其制备方法、半导体结构及其制备方法
US18/318,152 US20230363144A1 (en) 2022-05-06 2023-05-16 Capacitor structure and method for manufacturing same, semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210484668.2A CN114582873B (zh) 2022-05-06 2022-05-06 一种电容器结构及其制备方法、半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114582873A CN114582873A (zh) 2022-06-03
CN114582873B true CN114582873B (zh) 2022-07-26

Family

ID=81767679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210484668.2A Active CN114582873B (zh) 2022-05-06 2022-05-06 一种电容器结构及其制备方法、半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20230363144A1 (zh)
CN (1) CN114582873B (zh)
WO (1) WO2023213007A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582873B (zh) * 2022-05-06 2022-07-26 长鑫存储技术有限公司 一种电容器结构及其制备方法、半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933136A (zh) * 2018-08-22 2018-12-04 长鑫存储技术有限公司 半导体结构、存储器结构及其制备方法
CN112071841A (zh) * 2020-09-17 2020-12-11 芯盟科技有限公司 半导体结构及其形成方法
CN112736136A (zh) * 2019-10-28 2021-04-30 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN114078773A (zh) * 2020-08-13 2022-02-22 长鑫存储技术有限公司 电容器结构及其制作方法、存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777237B2 (ja) * 1993-01-04 1995-08-16 日本電気株式会社 半導体記憶装置及びその製造方法
JPH0917968A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2000077626A (ja) * 1998-09-02 2000-03-14 Nec Corp 半導体装置の製造方法
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP5613363B2 (ja) * 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
JP2011003598A (ja) * 2009-06-16 2011-01-06 Elpida Memory Inc 半導体装置の製造方法
JP2014045003A (ja) * 2012-08-24 2014-03-13 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN114582873B (zh) * 2022-05-06 2022-07-26 长鑫存储技术有限公司 一种电容器结构及其制备方法、半导体结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933136A (zh) * 2018-08-22 2018-12-04 长鑫存储技术有限公司 半导体结构、存储器结构及其制备方法
CN112736136A (zh) * 2019-10-28 2021-04-30 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN114078773A (zh) * 2020-08-13 2022-02-22 长鑫存储技术有限公司 电容器结构及其制作方法、存储器
CN112071841A (zh) * 2020-09-17 2020-12-11 芯盟科技有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20230363144A1 (en) 2023-11-09
CN114582873A (zh) 2022-06-03
WO2023213007A1 (zh) 2023-11-09

Similar Documents

Publication Publication Date Title
EP3830871B1 (en) Three-dimensional memory devices and fabricating methods thereof
CN112768459B (zh) 三维存储器件及其制作方法
US20070045712A1 (en) Memory cell layout and process flow
US7442998B2 (en) Non-volatile memory device
US11011626B2 (en) Fin field-effect transistor with reduced parasitic capacitance and reduced variability
CN111448648A (zh) 用于三维存储器的接触结构
EP3945584A2 (en) Semiconductor devices and methods of manufacture
US20240090232A1 (en) Ferroelectric memory cell
CN114582873B (zh) 一种电容器结构及其制备方法、半导体结构及其制备方法
CN113394297A (zh) 场效晶体管、半导体器件及其制造方法
KR20210097611A (ko) 반도체 디바이스를 위한 격리 구조물
KR20240004192A (ko) 반도체 디바이스를 위한 격리 구조물
CN112786437B (zh) 半导体器件的制造方法
US20230337435A1 (en) 3d hybrid memory using horizontally oriented conductive dielectric channel regions
CN110970503A (zh) 半导体装置
CN115000053A (zh) 一种半导体结构及其制备方法
CN116264766A (zh) 半导体结构的形成方法、叠层结构及其形成方法
US20240105777A1 (en) 3d ufet devices and methods for manufacturing the same
WO2023155339A1 (zh) 一种半导体器件的制造方法、半导体器件及堆叠器件
CN117500265A (zh) 一种半导体结构及其制备方法
CN117334567A (zh) 半导体结构及其形成方法、版图结构
TW202420442A (zh) 半導體元件及其製作方法
CN115968196A (zh) 半导体器件
CN117995681A (zh) 半导体元件及其制作方法
CN117295329A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant