CN117334567A - 半导体结构及其形成方法、版图结构 - Google Patents

半导体结构及其形成方法、版图结构 Download PDF

Info

Publication number
CN117334567A
CN117334567A CN202210730862.4A CN202210730862A CN117334567A CN 117334567 A CN117334567 A CN 117334567A CN 202210730862 A CN202210730862 A CN 202210730862A CN 117334567 A CN117334567 A CN 117334567A
Authority
CN
China
Prior art keywords
layer
semiconductor
gate
isolation
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210730862.4A
Other languages
English (en)
Inventor
李晓杰
冯道欢
黄猛
唐怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210730862.4A priority Critical patent/CN117334567A/zh
Priority to EP22793505.3A priority patent/EP4318586A4/en
Priority to PCT/CN2022/108679 priority patent/WO2023245811A1/zh
Priority to US17/954,491 priority patent/US20230017086A1/en
Priority to TW112120921A priority patent/TWI851262B/zh
Publication of CN117334567A publication Critical patent/CN117334567A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例提供一种半导体结构及其形成方法、版图结构，其中，所述方法包括：提供半导体衬底，所述半导体衬底包括沿第二方向依次排布的第一区域和第二区域；所述第二区域上包括沿第一方向和第三方向阵列排布的有源结构，所述有源结构至少包括沟道结构；所述第一方向、所述第二方向和所述第三方向两两相互垂直，且所述第一方向与所述第二方向平行于所述半导体衬底表面；在所述沟道结构表面的形成栅极结构；在所述第一区域上形成沿所述第一方向延伸的字线结构；其中，所述字线结构与位于同一层的所述栅极结构连接。

Description

半导体结构及其形成方法、版图结构
技术领域
本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法、版图结构。
背景技术
三维动态随机存储器(3D Dynamic Random Access Memory，3D DRAM)多采用水平状字线结构，然而，水平状字线结构的制造工艺复杂度较高。另外，由于字线晶体管对器件功能非常敏感，目前的3D DRAM工艺很难控制栅极的长度和宽度。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其形成方法、版图结构。
第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括沿第二方向依次排布的第一区域和第二区域；所述第二区域上包括沿第一方向和第三方向阵列排布的有源结构，所述有源结构至少包括沟道结构；所述第一方向、所述第二方向和所述第三方向两两相互垂直，且所述第一方向与所述第二方向平行于所述半导体衬底表面；
在所述沟道结构表面的形成栅极结构；
在所述第一区域上形成沿所述第一方向延伸的字线结构；其中，所述字线结构与位于同一层的所述栅极结构连接。
在一些实施例中，所述沟道结构在所述半导体衬底表面上的投影为U型或者矩形。
在一些实施例中，所述有源结构还包括有源柱；所述有源柱与所述沟道结构沿所述第二方向依次排布，所述沟道结构连接所述有源柱；所述方法还包括：
在所述有源柱的端面形成电容结构和位线结构；
其中，所述电容结构沿所述第二方向延伸，所述位线结构沿所述第三方向延伸。
在一些实施例中，所述沟道结构通过以下步骤形成：
在所述半导体衬底表面形成叠层结构；所述叠层结构包括沿第三方向交替堆叠的第一半导体层和第二半导体层；
刻蚀所述叠层结构和部分所述半导体衬底，形成位于所述第二区域沿所述第二方向延伸、且交替间隔排布的第一隔离凹槽和第二隔离凹槽、以及位于所述第一区域、且沿所述第一方向延伸的刻蚀沟槽；其中，第一隔离凹槽在第二方向上的尺寸小于第二隔离凹槽在第二方向上的尺寸，且所述第二隔离凹槽与所述刻蚀沟槽连通；
处理所述第二区域剩余的叠层结构，形成所述沟道结构。
在一些实施例中，所述第二区域剩余的叠层结构包括位于所述第一隔离凹槽沿所述第一方向两侧的第一部分、以及与所述第一部分沿所述第二方向相接的第二部分；所述处理所述第二区域剩余的叠层结构，形成所述沟道结构，包括：
在所述第一隔离凹槽、所述第二隔离凹槽和所述刻蚀沟槽中形成第一隔离层；所述第一隔离层的表面与所述叠层结构的表面平齐；
在所述叠层结构和所述第一隔离层的表面形成具有预设图案的第一掩膜层；其中，所述预设图案暴露出部分位于所述刻蚀沟槽中的第一隔离层和暴露出所述第二部分的部分叠层结构，且所述第一掩膜层平齐于所述第一隔离凹槽在所述第二方向上的两侧；
通过所述第一掩膜层，去除暴露出的部分第一隔离层和暴露出的所述第二部分中的第一半导体层，以形成栅极沟槽；暴露出的所述第二部分中剩余的第二半导体层构成所述沟道结构。
在一些实施例中，所述字线结构和所述栅极结构通过以下步骤形成：
在所述栅极沟槽的内壁依次形成覆盖所述沟道结构的栅极介质层和栅极导电层，以形成初始栅极结构；
在具有所述栅极介质层和所述栅极导电层的栅极沟槽中形成第二隔离层；所述第二隔离层的表面与所述叠层结构的表面平齐；
去除所述刻蚀沟槽中剩余的第一隔离层、以及位于所述栅极沟槽中第二隔离层侧壁的栅极介质层和栅极导电层，暴露出部分所述刻蚀沟槽；
在暴露出的所述刻蚀沟槽形成第三隔离层；
处理所述第一区域的叠层结构、以及所述刻蚀沟槽中的第二隔离层和第三二隔离层，形成所述字线结构；
处理所述初始栅极结构，形成所述栅极结构。
在一些实施例中，所述处理所述第一区域的叠层结构、以及所述刻蚀沟槽中的第二隔离层和第三隔离层，形成所述字线结构，包括：
去除所述第一区域中的第二半导体层、以及位于所述第二半导体层沿所述第二方向投影区域中的第三隔离层和第二隔离层，形成字线沟槽；
在所述字线沟槽中填充字线金属材料，形成所述字线结构。
在一些实施例中，在形成所述字线结构之后，所述方法还包括：
去除所述第一区域的第一半导体层，形成第三隔离凹槽；
在所述第三隔离凹槽中形成第四隔离层。
在一些实施例中，所述处理所述初始栅极结构，形成所述栅极结构，包括：
在所述字线结构和所述初始栅极结构的表面形成具有锯齿形图案的第二掩膜层；其中，所述锯齿形图案包括沿所述第一方向依次交替排列的凸型图案和凹型图案；所述凹型图案暴露出部分初始栅极结构；
通过所述第二掩膜层，去除暴露出的所述初始栅极结构，形成所述栅极结构和第一空间。
在一些实施例中，所述方法还包括：
在形成所述栅极结构的同时，形成所述有源柱。
在一些实施例中，所述有源柱通过以下步骤形成：
去除所述第一部分的第二半导体层和位于所述第一部分的所述第一隔离层，形成第二空间、以及沿所述第一方向交替间隔排列的第一子柱和第二子柱；
其中，所述第一子柱和所述第二子柱构成所述有源柱；所述第二空间包括所述第一空间。
在一些实施例中，所述方法还包括：
在所述第二空间中形成第五隔离层。
在一些实施例中，在所述有源柱的表面形成电容结构和位线结构，包括：
在所述第一子柱远离所述字线结构的端面形成所述电容结构；
在所述第二子柱远离所述字线结构的端面形成所述位线结构。
第二方面，本公开实施例提供一种半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底包括沿第二方向依次排列的第一区域和第二区域；
位于所述第二区域上、且沿第一方向和第三方向阵列排布的有源结构，所述有源结构至少包括沟道结构；所述第一方向、所述第二方向和所述第三方向两两相互垂直，且所述第一方向与所述第二方向平行于所述半导体衬底表面；
位于所述第一区域、且沿所述第一方向延伸的字线结构；
位于所述沟道结构表面的栅极结构，其中，所述字线结构与位于同一层的所述栅极结构连接。
在一些实施例中，所述沟道结构在所述半导体衬底表面上的投影为U型、矩形、L型或者凸型。
在一些实施例中，所述栅极结构覆盖所述沟道结构沿所述第三方向上的第一表面和第二表面、覆盖所述沟道结构沿所述第一方向上的第三表面和第四表面、以及覆盖所述沟道结构沿所述第二方向上的第五表面，所述字线结构与位于所述第五表面的所述栅极结构相接；
所述栅极结构包括层叠设置的栅极介质层和栅极导电层。
在一些实施例中，所述半导体结构还包括位于所述第二区域的电容结构和位线结构；
其中，所述电容结构沿所述第二方向延伸，所述位线结构沿所述第三方向延伸。
在一些实施例中，所述有源结构还包括有源柱；所述有源柱与所述沟道结构沿所述第二方向依次排布；所述有源柱包括第一子柱和第二子柱；
所述电容结构形成于所述第一子柱的端面；所述位线结构形成于所述第二子柱的端面。
在一些实施例中，同一所述有源柱的所述第一子柱和所述第二子柱之间具有第一隔离凹槽；沿所述第一方向相邻的所述有源柱之间具有第二隔离凹槽；
其中，所述第二隔离凹槽在所述第二方向上的尺寸大于或者等于所述第一隔离凹槽在所述第二方向上的尺寸。
第三方面，本公开实施例提供一种版图结构，包括：沿第二方向依次间隔排布的上述半导体结构；
所述半导体结构包括沿第一方向和第三方向阵列排布的存储单元；所述存储单元包括一个栅极结构和一个电容结构；
其中，所述第二方向上相邻两个存储单元呈中心对称，且所述第二方向上相邻两个存储单元的电容结构在所述第一方向上的投影区域至少部分重合。
在一些实施例中，所述栅极结构在所述第三方向上的投影为U型、矩形、L型或者凸型。
在一些实施例中，所述第一方向上相邻的两个存储单元布局相同或者呈轴对称。
本公开实施例提供的半导体结构的形成方法，可以实现对栅极的长度和宽度进行控制，形成的字线结构为水平状、且水平状的字线结构可以直接填充形成，降低了水平状字线结构的制备工艺复杂度，从而降低了半导体结构的制造成本。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本公开实施例提供的半导体结构形成方法的流程示意图；
图2a～2l、图3a～3k为本公开实施例提供的半导体结构形成过程中的结构示意图；
图4a～4c为本公开实施例提供的半导体结构的结构示意图；
图5a～5f为本公开实施例提供的半导体结构的平面结构示意图；
图6a和6b为本公开实施例提供的版图结构的平面布局图；
附图标记说明如下：
10—半导体衬底；11—叠层结构；111—第一半导体层；112—第二半导体层；12—第一隔离凹槽；13—第二隔离凹槽；14—刻蚀沟槽；15—第一隔离层；161—第一掩膜层；162—第二掩膜层；17—栅极沟槽；18/18a—沟道结构；171—栅极介质层；172—栅极导电层；19—第二隔离层；20—第三隔离层；21—字线沟槽；22—字线结构；23—第三隔离凹槽；24—第四隔离层；25—有源柱；251—第一子柱；252—第二子柱；26—第四隔离层；27—电容结构；271—第一电极层；272—电介质层；273—第二电极层；28—位线结构；29—初始栅极结构；30—栅极结构；311—第一接触结构；312—第二接触结构；100—半导体结构；200—版图结构；A—第一区域；B—第二区域；B-1—第一部分；B-2—第二部分；I—锯齿形图案；G—凸型图案；H—凹型图案；c—第一空间；d—第二空间；E—预设图案；F—圆角。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。半导体衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直半导体衬底顶表面和底表面的方向为第三方向。在半导体衬底的顶表面和底表面(即半导体衬底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的方向，例如可以定义字线延伸的方向为第一方向，定义电容结构的延伸方向为第二方向，基于第一方向和第二方向可以确定半导体衬底的平面方向。这里，第一方向、第二方向和第三方向两两垂直。本公开实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。
本公开实施例提供一种半导体结构的形成方法，图1为本公开实施例提供的半导体结构形成方法的流程示意图，如图1所示，半导体结构的形成方法包括以下步骤：
步骤S101，提供半导体衬底，半导体衬底包括沿第二方向依次排布的第一区域和第二区域；第二区域上包括沿第一方向和第三方向阵列排布的有源结构，有源结构至少包括沟道结构。
本公开实施例中，半导体衬底可以是硅衬底，半导体衬底也可以包括其它半导体元素，例如：锗(Ge)，或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)或锑化铟(InSb)，或包括其它半导体合金，例如：硅锗(SiGe)、磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、及/或磷砷化铟镓(GaInAsP)或其组合。
本公开实施例中，第一区域和第二区域可以分别用于形成不同的功能结构，例如，第一区域可以用于形成字线结构，第二区域可以用于形成栅极结构、电容结构和位线结构。
本公开实施例中，有源结构至少包括沟道结构，在其它实施例中，有源结构还包括有源柱；有源柱与沟道结构沿第二方向依次排布，沟道结构与有源柱连接。
本公开实施例中，有源柱沿第三方向的截面可以是圆形、方形或任意多边形。
本公开实施例中，沟道结构在半导体衬底表面上的投影为U型或者矩形。
在其它实施例中，沟道结构在半导体衬底表面上的投影还可以为凸型或者L型。
步骤S102、在沟道结构表面的形成栅极结构。
本公开实施例中，栅极结构包括栅极介质层和位于栅极介质层表面的栅极导电层；栅极结构可以是五面环栅结构，例如，栅极结构覆盖沟道结构沿第三方向上的第一表面和第二表面、覆盖沟道结构沿第一方向上的第三表面和第四表面、以及覆盖沟道结构沿第二方向上的第五表面。
步骤S103、在第一区域上形成沿第一方向延伸的字线结构；其中，字线结构与位于同一层的栅极结构连接。
本公开实施例中，字线结构沿第一方向延伸，即字线结构为水平状，不仅可以实现多层堆叠结构中同一平面上字线的互联，还可以实现控制字线的尺寸，从而减小字线台阶之间的耦合作用。
本公开实施例提供的半导体结构的形成方法，可以实现对栅极的长度和宽度进行控制，形成的字线结构为水平状、且水平状的字线结构可以直接填充形成，降低了水平状字线结构的制备工艺复杂度，从而降低了半导体结构的制造成本。
图2a～2l、图3a～3k为本公开实施例提供的半导体结构形成过程中的结构示意图，下面结合图2a～2l、图3a～3k对本公开实施例提供的半导体结构的形成过程进行详细的说明。
首先，可以参考图2a～2g，执行步骤S101，提供半导体衬底10，半导体衬底10包括沿Y轴方向依次排布的第一区域A和第二区域B；第二区域B上包括沿X轴方向和Z轴方向阵列排布的有源结构，有源结构至少包括沟道结构18。其中，图2a为三维视图，图2b～2g为半导体结构形成过程的俯视图或者沿a-a'的剖视图。
在一些实施例中，沟道结构18可以通过以下步骤形成：在半导体衬底10表面形成叠层结构11；叠层结构11包括沿第三方向交替堆叠的第一半导体层111和第二半导体层112；刻蚀叠层结构11和部分半导体衬底10，形成位于第二区域B沿第二方向延伸、且交替间隔排布的第一隔离凹槽12和第二隔离凹槽13、以及位于第一区域A、且沿第一方向延伸的刻蚀沟槽14；处理第二区域B剩余的叠层结构11，形成沟道结构18。
如图2a和2b所示，在半导体衬底10的表面形成位于第一区域A和第二区域B的叠层结构11；叠层结构11包括沿Y轴方向交替堆叠的第一半导体层111和第二半导体层112。
本公开实施例中，第一半导体层111的材料可以是锗(Ge)、或锗化硅(SiGe)、碳化硅；也可以是绝缘体上硅(Silicon-On-Insulator，SOI)或者绝缘体上锗(Germanium-on-Insulator，GOI)。第二半导体层112可以为硅层，也可以包括其它半导体元素，例如：锗，或包括半导体化合物，例如：碳化硅、砷化镓、磷化镓磷化铟、砷化铟或锑化铟，或包括其它半导体合金，例如：硅锗、磷化砷镓、砷化铟铝、砷化镓铝、砷化铟镓、磷化铟镓、及/或磷砷化铟镓或其组合。
本公开实施例中，第一半导体层111和第二半导体层112的材料不同，因为后续需要去除叠层结构11中的第一半导体层111，保留第二半导体层112。因此，第一半导体层111相对于第二半导体层112具有较大的选择刻蚀比，例如第一半导体层111相对于第二半导体层112的刻蚀选择比可以为5～15，从而在刻蚀过程中第一半导体层111相对于第二半导体层112更容易被刻蚀去除。
本公开实施例中，叠层结构11中第一半导体层111和第二半导体层112的层数可以根据需要的电容密度(或存储密度)来设置，第一半导体层111和第二半导体层112的层数越多，形成的半导体结构的集成度更高且电容密度越大。
本公开实施例中，第一半导体层111和第二半导体层112可以通过以下任一沉积工艺形成：外延工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、旋涂工艺、涂敷工艺或薄膜工艺等；例如可以通过外延工艺在半导体衬底10上依次形成第一半导体层111和第二半导体层112。
如图2c所示，刻蚀叠层结构11和部分半导体衬底10，形成位于第二区域B沿Y轴方向延伸、且交替间隔排布的第一隔离凹槽12和第二隔离凹槽13、以及位于第一区域A、且沿X轴方向延伸的刻蚀沟槽14；第一隔离凹槽12和第二隔离凹槽13、刻蚀沟槽14均暴露出半导体衬底10。其中，第一隔离凹槽12在Y轴方向上的尺寸L1小于第二隔离凹槽13在Y轴方向上的尺寸L2，且第二隔离凹槽13与刻蚀沟槽14连通。
本公开实施例中，将第二区域剩余的叠层结构11定义为第一部分B-1和第二部分B-2；其中，第一部分B-1位于第一隔离凹槽12沿第一方向的两侧，第二部分B-2沿第二方向与第一部分B-1相接。
本公开实施例中，第一隔离凹槽12可以为矩形。
在其它实施例中，第一隔离凹槽12还可以为L型。
本公开实施例中，可以通过湿法刻蚀工艺(例如，采用浓硫酸、氢氟酸、浓硝酸等强酸刻蚀)或者干法刻蚀工艺(例如等离子体刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)刻蚀叠层结构11和部分半导体衬底10。
如图2d～2g所示，处理第二区域B剩余的叠层结构11，形成沟道结构18可以包括以下步骤：在第一隔离凹槽12、第二隔离凹槽13和刻蚀沟槽14中形成第一隔离层15；第一隔离层15的表面与叠层结构11的表面平齐；在叠层结构11和第一隔离层15的表面形成具有预设图案E的第一掩膜层161；其中，预设图案E暴露出部分位于刻蚀沟槽中的第一隔离层15和暴露出第二部分B-2的部分叠层结构11，且位于第二区域B(第一部分B-1和第二部分B-2)的第一掩膜层161平齐于第一隔离凹槽在第二方向上的两侧，位于第一区域A的第一掩膜层161沿Z轴方向的投影与刻蚀沟槽沿Z轴方向的投影部分重合；通过第一掩膜层161，去除暴露出的部分第一隔离层15和暴露出的第二部分B-2中的第一半导体层111，以形成栅极沟槽17；暴露出的第二部分B-2中剩余的第二半导体层112构成沟道结构18。
如图2d所示，在第一隔离凹槽、第二隔离凹槽和刻蚀沟槽中填充第一隔离材料，形成第一隔离层15，第一隔离层15的表面与叠层结构11的表面平齐。第一隔离材料可以是氧化硅、氮化硅或者氮氧化硅等。
如图2e所示，在叠层结构11和第一隔离层15的表面形成具有预设图案E的第一掩膜层161；预设图案E暴露出部分位于刻蚀沟槽中的第一隔离层15、以及暴露出第二部分B-2中的叠层结构11，且第一掩膜层161平齐于第一隔离凹槽在Y轴方向上的两侧。
本公开实施例中，第一掩膜层161采用的材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅中的一种或几种；第一掩膜层161可以通过任意一种合适的沉积工艺形成。
如图2f所示，通过第一掩膜层161，依次去除第一部分A中暴露出的第一隔离层15以及第二部分B-2中的第一半导体层111，以形成栅极沟槽17；第二部分B-2剩余的第二半导体层112构成沟道结构18a。
本公开实施例中，可以采用干法刻蚀工艺或者湿法刻蚀工艺去除暴露出的部分第一隔离层15和第二部分B-2中的第一半导体层111。干法刻蚀采用的气体可以为三氟甲烷(CHF3)、四氟化碳(CF4)、二氟甲烷(CH2F2)、氢溴酸(HBr)、氯气(Cl2)或六氟化硫(SF6)中的一种或任意组合。
在一些实施例中，半导体结构的形成方法还包括，对沟道结构18a进行减薄处理，减薄处理后的结构也可以作为本公开实施例中的沟道结构18(如图2g所示)；例如，可以通过以下两种方式对沟道结构18a进行减薄处理：
方式一：对沟道结构18a直接进行干法刻蚀，直至形成所需要厚度的时，停止刻蚀。
方式二：原位氧化沟道结构18a，将部分沟道结构18a氧化为氧化硅层，通过湿法刻蚀或者干法刻蚀技术去除氧化硅层。
需要说明的是，对沟道结构18a减薄的过程中，沟道结构18a与第一部分B-1相接处具有圆角F，在方式一中，圆角F的形成是由于在减薄的过程中残留物清除不完全导致的。在方式二中，圆角F的形成是由于在对沟道结构18a氧化时由于不同晶相的硅的氧化速率不同，且去除氧化硅层时由于圆角处在最内部，蚀刻气流对内部的氧化硅蚀刻不均一导致的。
本公开实施例中，通过对沟道结构进行减薄处理，可以形成由全耗尽半导体层形成的沟道结构，此时，空穴容易在源区被复合而不会发生累积，所以可以改善浮体效应；另外，由于相邻两个沟道结构之间的间隙变大，如此，可以为后续形成栅极结构的形成预留出更大的空间，降低了栅极结构的制备工艺复杂度和制造成本。
需要说明的是，在其它实施例中，也可以不对沟道结构18a进行减薄处理。
接下来参考图2h～2l、3a～3k，执行步骤S102和步骤S103、在沟道结构18表面的形成栅极结构30；在第一区域A上形成沿X轴方向延伸的字线结构22；其中，字线结构22与位于同一层的栅极结构30连接。
本公开实施例中，栅极结构30可以通过以下步骤形成：在栅极沟槽17的内壁依次形成覆盖沟道结构18的栅极介质层171和栅极导电层172，以形成初始栅极结构29；在具有栅极介质层171和栅极导电层172的栅极沟槽17中形成第二隔离层19；第二隔离层19的表面与叠层结构11的表面平齐；去除刻蚀沟槽14中剩余的第一隔离层15、以及位于栅极沟槽17中第二隔离层19侧壁的栅极介质层171和栅极导电层172，暴露出部分刻蚀沟槽14；在暴露出的刻蚀沟槽14形成第三隔离层20；处理第一区域A的叠层结构11、以及刻蚀沟槽14中的第二隔离层19和第三隔离层20，形成字线结构22；处理初始栅极结构29，形成栅极结构30。
如图2h和2i所示，在栅极沟槽17的内壁依次沉积栅极介质材料和栅极导电材料，形成覆盖沟道结构18的栅极介质层171和栅极导电层172，以形成初始栅极结构29。
本公开实施例中，栅极介质材料可以是氧化硅或者其它适合的材料；栅极导电材料可以包括多晶硅、金属(例如，钨、铜、铝、钛、钽、钌、等)、金属合金、金属硅化物、氮化钛、中的一种或者任意组合。
本公开实施例中，栅极介质层171和栅极导电层172可以通过任意一种合适的沉积工艺形成，例如，化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺。
值得注意的是，在形成初始栅极的过程中，不仅在栅极沟槽17的内壁沉积了栅极介质材料和栅极导电材料，还在第一隔离层15的侧壁、第一掩膜层161的表面沉积了栅极介质材料和栅极导电材料。
如图2j所示，在具有栅极介质层171和栅极导电层172的栅极沟槽中填充第二隔离材料，形成第二隔离层19；第二隔离层19的表面与叠层结构11的表面平齐。
本公开实施例中，第二隔离材料可以是低介电常数(Low K)材料，例如为SiCON。采用Low K材料作为隔离材料，绝缘性能较好，因此可以减小电流泄露途径中的栅泄露，从而提高半导体结构的性能。
本公开实施例中，在形成第二隔离层19之后，半导体结构的形成方法还包括：去除第一掩膜层161，以及位于第一掩膜层161表面和侧壁的栅极介质材料和栅极导电材料。
如图2k所示，可以通过湿法刻蚀工艺或者干法刻蚀工艺依次去除刻蚀沟槽14中剩余的第一隔离层、以及位于栅极沟槽中第一隔离层侧壁的栅极介质层和栅极导电层，暴露出部分刻蚀沟槽14。
如图2l所示，在暴露出的刻蚀沟槽中沉积第三隔离材料，形成第三隔离层20。本公开实施例中，第三隔离材料可以是低介电常数材料，例如为SiCON。
采用Low K材料作为隔离材料，绝缘性能较好，因此可以降低后续形成的字线结构之间的线路串扰，从而提高半导体结构的性能。
在一些实施例中，处理第一区域A的叠层结构11、以及刻蚀沟槽14中的第二隔离层19和第三隔离层20，形成字线结构22可以包括以下步骤：依次去除第一区域A中的第二半导体层112、以及位于第二半导体层112沿第二方向投影区域中的第三隔离层20和第二隔离层19，形成字线沟槽；在字线沟槽21中填充字线金属材料，形成字线结构22。
如图3a所示，采用自对准工艺，去除第一区域A中的第二半导体层112，形成自对准开口，然后，以第一区域A中剩余的第一半导体层111为掩膜，去除位于第二半导体层112沿Y轴方向投影区域、且位于第一区域A中的第三隔离层20、以及去除位于第二半导体层112沿Y轴方向投影区域、且位于第一区域A中的第二隔离层19，形成字线沟槽21。
本公开实施例中，通过自对准横向刻蚀可以减少字线沟槽21形成过程中光罩的使用个数，降低字线结构的制造成本和工艺复杂度，从而降低最终形成的半导体结构的制造成本和工艺复杂度。
如图3b所示，在字线沟槽21中填充字线金属材料，形成字线结构22。字线金属材料可以是钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、钨(W)、铂(Pt)以及钯(Pd)或者其它任一种适合的导电金属材料。字线结构22可以通过任意一种合适的沉积工艺形成。
本公开实施例中，形成的字线结构为水平状、且水平状的字线结构可以直接填充形成，降低了水平状字线结构的制备工艺复杂度，从而降低了半导体结构的制造成本。另外，采用字线侧接的方法形成的字线结构，不仅实现了多层堆叠结构中同一平面上字线结构的互连，还可以控制侧接的字线尺寸，从而实现了通过控制侧接的字线尺寸来控制字线耦合作用。
在一些实施例中，如图3c和3d所示，在形成字线结构22之后，方法还包括：去除第一区域A的第一半导体层111，形成第三隔离凹槽23；在第三隔离凹槽23中填充第四隔离材料，形成第四隔离层26。
本公开实施例中，第四隔离材料可以是低介电常数材料，例如为SiCON，第四隔离层26可以通过任意一种合适的沉积工艺形成。
本公开实施例中，第一隔离材料、第二隔离材料、第三隔离材料和第四隔离材料可以均相同或者任意两两相同，也可以均不同。
在一些实施例中，处理初始栅极结构29，形成栅极结构30包括以下步骤：在字线结构22和初始栅极结构29的表面形成具有锯齿形图案的第二掩膜层162；通过第二掩膜层162，去除暴露出的初始栅极结构29，形成栅极结构30和第一空间c。
如图3e～3h所示，在字线结构22和初始栅极结构29的表面形成具有锯齿形图案的第二掩膜层162。通过第二掩膜层162，去除暴露出的初始栅极结构29，形成栅极结构30和第一空间c。其中，图3f为形成的一个栅极结构30的三维视图。
本公开实施例中，第二掩膜层162具有锯齿型图案，其中，锯齿形图案I包括沿X轴方向依次交替排列的凸型图案G和凹型图案H；凹型图案H暴露出部分初始栅极结构29。通过第二掩膜层162，去除暴露出的初始栅极结构29，形成如图3f所示的栅极结构30。本公开实施例中，栅极结构30为五面环栅结构，栅极结构30覆盖沟道结构18沿Z轴方向上的第一表面和第二表面、覆盖沟道结构18沿X轴方向上的第三表面和第四表面、以及覆盖沟道结构18沿Y轴方向上的第五表面，字线结构22与位于第五表面的栅极结构30相接，且沟道结构18沿Y轴方向上的第六表面用于与有源柱相接，且与位线结构和电容结构电连接。
本公开实施例中，第二掩膜层162采用的材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅中的一种或几种，第二掩膜层162可以通过任意一种合适的沉积工艺形成。
在一些实施例中，在形成栅极结构30的同时，还形成了有源柱25。
请继续参考3g～3h，去除第一部分B-1的第二半导体层112、以及去除位于第一部分B-1的第一隔离层15，形成第二空间d、以及沿X轴方向交替间隔排列的第一子柱251和第二子柱252；其中，第一子柱251和第二子柱252构成有源柱25；第二空间d包括第一空间c。
本公开实施例中，第一子柱251沿Y轴方向的长度L3大于第二子柱252沿Y轴方向上的长度L4，第二子柱252和第一子柱251在第一方向上交替排布。在其它实施例中，第一子柱251和第二子柱252的长度也可以相等。
本公开实施例中，可以采用干法刻蚀工艺或者湿法刻蚀工艺去除暴露出的初始栅极结构29、以及去除位于第一部分B-1的第一隔离层15，以形成栅极结构30、第一子柱251和第二子柱252。其中，干法刻蚀采用的气体可以为三氟甲烷、四氟化碳、二氟甲烷、氢溴酸、氯气或六氟化硫中的一种或任意组合。
本公开实施例中，由于第二掩膜层的锯齿形图案包括沿第一方向依次交替排列的凸型图案和凹型图案，因此，形成的栅极结构30为U型，如图3f所示。
在其它实施例中，当第二掩膜层的锯齿形图案中，凹型图案在第二方向上的尺寸减小到0时，即当第二掩模层不具有锯齿形图案时，还可以形成Z轴方向投影为矩形的栅极结构。
本公开实施例提供的栅极结构30可以为五面环栅结构，五面环栅结构具有较大的沟道区，一方面，可以增强栅极控制能力，从而可以将栅极结构的尺寸进一步缩小，进而可以克服当前技术的物理缩放比例和性能限制；另一方面，由于五面环栅结构可以将栅极结构的尺寸进一步缩小，所以可以进一步减小半导体结构的尺寸。
本公开实施例中，在形成栅极结构30之后，半导体结构的形成方法还包括：去除第二掩膜层162。
在一些实施例中，在去除第二掩膜层之后，半导体结构的形成方法还可以包括：形成沿第三方向依次堆叠的字线台阶；其中，字线台阶中的每一层字线与对应的沿第一方向排列的栅极结构电连接。
在本公开实施例中，字线台阶可以通过以下两种方式形成，方式一：首先，在第一区域A的表面形成具有第一开口的光刻胶层；第一开口暴露出第一区域A远离栅极结构的一端；通过具有第一开口的光刻胶层的刻蚀第一区域A，形成第一阶梯结构；其次，在第一阶梯结构表面形成具有第二开口的光刻胶层，第二开口暴露部分第一阶梯结构，通过具有第二开口的光刻胶层刻蚀第一阶梯结构形成第二阶梯结构，其中，第二开口在第一方向的尺寸大于第一开口的尺寸；再次，在第二阶梯结构表面形成具有第三开口的光刻胶层，第三开口暴露部分第二阶梯结构，通过第三开口的光刻胶层刻蚀第二阶梯结构形成第三阶梯结构，其中，第三开口在第一方向的尺寸大于第二开口的尺寸；循环上述步骤，经过多次刻蚀过程，最终形成字线台阶，字线台阶在沿Z轴方向从下至上具有逐层减小的长度。
方式二：首先，在第一区域A的半导体衬底的表面形成具有第一长度的第一字线，其中，第一字线与沿第一方向上最底层的字线结构电连接；其次，在第一字线表面形成具有第二长度的第一隔离单元；在第一隔离单元表面形成具有第二长度的第二字线，第二字线与沿第一方向上次底层的第二层字线结构电连接，其中，第一长度大于第二长度，第一隔离单元用于隔离相邻的第一字线和第二字线；再次，在第二字线表面形成具有第三长度的第二隔离单元；在第二隔离单元表面形成具有第三长度的第三字线，其中，第三字线与沿第一方向自下而上的第三层字线结构电连接，其中，第二长度大于第三长度，第二隔离单元用于隔离相邻的第二字线和第三字线；循环上述步骤，经过多次形成过程，形成由多条字线构成字线台阶。
在一些实施例中，在形成电容结构27和位线结构28之前，半导体结构的形成方法还包括：对第二部分B-2中靠近栅极结构的第二半导体层进行离子注入，形成源极S和漏极D(如图3i所示)；形成分别与电容结构27和位线结构28相接触的第一接触结构和第二接触结构。
在一些实施例中，请参考图3i～3k，在形成第一子柱251和第二子柱252之后，半导体结构的形成方法还包括：在第一子柱251远离字线结构22的端面形成电容结构27；在第二子柱252远离字线结构22的端面形成位线结构28。其中，电容结构27沿第二方向延伸，位线结构22沿第三方向延伸。
本公开实施例中，电容结构27可以通过以下步骤形成：在第一子柱251的表面依次沉积第一电极材料、电介质材料和第二电极材料，以形成第一电极层271、电介质层272、第二电极层273，第一电极层271、电介质层272、第二电极层273构成电容结构27。
本公开实施例中，第一电极层271、电介质层272和电介质层273可以通过以下任意一种沉积工艺形成：化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺。第一电极材料和第二电极材料可以包括金属氮化物或金属硅化物，例如，氮化钛。电介质材料可以包括高K介质材料，例如可以是氧化镧(La2O3)、氧化铝(Al2O3)、氧化铪(HfO2)、氮氧化铪(HfON)、硅酸铪(HfSiOx)或氧化锆(ZrO2)中的一种或任意组合。在其它实施例中，第一电极层271和电介质层273的材料还可以是多晶硅。
在一些实施例中，在形成第一电极层271之前还可以在第一子柱251的表面形成金属硅化物层。实施时，可以在第一子柱251的表面上沉积一层金属材料，例如可以是钴、钛、钽、镍、钨、铂以及钯(Pd)中的任何一种；之后通过快速热退火处理使得金属材料与第一子柱251相互反应，从而在第一子柱251的表面形成金属硅化物。由于金属硅化物具有较低的阻值，因此可以降低第一电极层271与漏极之间的接触电阻，从而可以降低半导体结构的功耗。
本公开实施例中，形成的电容结构沿Y轴方向延伸，即形成的电容结构是水平状的，水平状的电容结构相较于高深宽比的垂直电容结构，可以减少倾倒或者折断的可能性，从而可以提高电容结构的稳定性，且多个电容结构在Z轴方向上堆叠形成的堆叠结构可以形成三维的半导体结构，从而可以提高半导体结构的集成度，实现微缩。
本公开实施例中，请参考图3i和3k，位线结构28可以通过以下步骤形成：第二子柱252远离字线结构的端面沉积位线金属材料，形成位线结构28。
本公开实施例中，位线金属材料可以是任意一种导电性能较好的材料，例如可以为钨、钴、铜、铝、钛、氮化钛、铂，钯，钼、含钛金属层、多晶硅或任其组合。
在一些实施例中，还可以在第二子柱252与位线结构之间形成金属硅化物层，降低位线结构28与第二子柱252之间的接触电阻，从而可以进一步降低半导体结构的功耗。
在一些实施例中，在形成电容结构27和位线结构28之后，半导体结构的形成方法还包括：在第二空间中形成第五隔离层(未示出)。
本公开实施例中，第五隔离层的材料可以是多晶硅，也可以是其它任意一种合适的材料。
本公开实施例提供的半导体结构的形成方法，可以实现对栅极的长度和宽度进行控制，形成的字线结构为水平状、且水平状的字线结构可以直接填充形成，降低了水平状字线结构的制备工艺复杂度，从而降低了半导体结构的制造成本。
本公开实施例还提供一种半导体结构，图4a～4c为本公开实施例提供的半导体结构的结构示意图，如图4a～4c所示，半导体结构100至少包括：半导体衬底10，半导体衬底10包括沿第二方向(Y轴方向)依次排列的第一区域A和第二区域B；位于第二区域B上、且沿第一方向(X轴方向)和第三方向(Z轴方向)阵列排布的有源结构，有源结构至少包括沟道结构18；位于第一区域A、且沿第一方向延伸的字线结构22；位于沟道结构18表面的栅极结构30，其中，字线结构22与位于同一层的栅极结构30连接。其中，第二区域B包括第一部分B-1和第二部分B-2。
在一些实施例中，沟道结构18在半导体衬底10表面上的投影为U型；在其它实施例中，沟道结构18在半导体衬底10表面上的投影可以为矩形、L型或者凸型。
在一些实施例中，请继续参见图4c，栅极结构30覆盖沟道结构18沿Z轴方向上的第一表面和第二表面、覆盖沟道结构18沿X轴方向上的第三表面和第四表面、以及覆盖沟道结构沿Y轴方向上的第五表面，字线结构22与位于第五表面的栅极结构30相接；栅极结构30包括层叠设置的栅极介质层171和栅极导电层172。
在一些实施例中，请继续参考图4a，半导体结构还包括位于第二区域B的电容结构27和位线结构28；其中，电容结构27沿Y轴方向延伸，位线结构28沿Z轴方向延伸。
在一些实施例中，请继续参考图4b和图4c，有源结构还包括有源柱；有源柱与沟道结构18沿第二方向依次排布；有源柱包括第一子柱251和第二子柱252；电容结构27形成于第一子柱251的端面；位线结构28形成于第二子柱252的端面。
在一些实施例中，请继续参考图4a～4c，同一有源柱的第一子柱251和第二子柱252之间具有第一隔离凹槽12；沿第一方向相邻的有源柱之间具有第二隔离凹槽13；其中，第二隔离凹槽13在第二方向上的尺寸L2大于第一隔离凹槽12在第二方向上的尺寸L1。
本公开实施例中，第一隔离凹槽12可以为L型或矩形。
本公开实施例中，请参见图4a，半导体结构还包括：源极S和漏极D。
在一些实施例中，请继续参见图4b和4c，电容结构27位于第一子柱251上；位线结构28位于第二子柱252上；其中，电容结构24包括第一电极层271、电介质层272、第二电极层273。
本公开实施例提供的半导体结构与上述实施例中的半导体结构的形成方法类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
本公开实施例提供的半导体结构的采用自对准工艺形成字线沟槽，通过填充字线材料直接形成水平状的字线结构，可以实现对栅极的长度和宽度进行控制，因此降低了水平状字线结构的制备工艺复杂度，从而降低了半导体结构的制造成本。
图5a～5f为本公开实施例提供的半导体结构的平面结构示意图，如图5a～5f所示，半导体结构100包括：沿X轴方向和Z轴方向阵列排布的栅极结构30、位线结构28和电容结构27；其中，位线结构28和电容结构27均与一个栅极结构30连接。
本公开实施例中，一个栅极结构30和一个电容结构27构成一个存储单元；沿X轴方向相邻的存储单元布局相同(如图5a～5e所示)，或者，沿X轴方向相邻的存储单元呈轴对称(如图5f所示)。
在一些实施例中，请继续参见5a～5f，半导体结构100还包括沿X轴方向延伸的字线结构22，其中，每一层字线结构22与对应的沿X轴方向排列的多个栅极结构30连接。
本公开实施例中，请继续参见5a～5f，半导体结构100还包括源极S、漏极D，以及与漏极D连接的第一接触结构311，与源极S连接的第二接触结构312。
本公开实施例中，栅极结构30可以是U型(如图5a所示)、矩形(如图5e和5f所示)、凸型(如图5b所示)、也可以是L型(如图5c和5d所示)。
本公开实施例还提供一种晶体管结构，晶体管结构包括源极、漏极、以及与环绕沟道结构的栅极结构。
其中，栅极结构可以是五面环栅结构。栅极结构半导体衬底表面上(或第三方向上)的投影可以是矩形、凸型、U型。也可以是L型。漏极与电容结构通过第一接触结构连接、源极与位线结构通过第二接触结构连接。
本公开实施例提供的晶体管结构与上述实施例中的半导体结构的中的晶体管结构类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
本公开实施例中，栅极结构的形状可以根据需要自由控制，因此可以有效利用半导体结构中的空间，实现微缩。
除此之外，本公开实施例还提供一种版图结构，图6a和6b为本公开实施例提供的版图结构的平面布局图，版图结构200包括：沿Y轴方向依次间隔排布的上述半导体结构100。
如图6a和6b所示，半导体结构100包括沿X轴方向和Z轴方向阵列排布的存储单元；存储单元包括一个栅极结构30和一个电容结构27；其中，Y轴方向上相邻两个存储单元呈中心对称，且Y轴方向上相邻两个存储单元的电容结构27在X轴方向上的投影区域至少部分重合。
在一些实施例中，请继续参见图6a和6b，半导体结构100还包括位线结构28和字线结构22。
在一些实施例中，请继续参见图6a，X轴方向上相邻的两个存储单元布局相同。
在一些实施例中，请继续参见图6b，X轴方向上相邻的两个存储单元布局呈轴对称。
本公开实施例提供的版图结构可以有效利用半导体结构中的空间，实现半导体结构的微缩。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的一些实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括沿第二方向依次排布的第一区域和第二区域；所述第二区域上包括沿第一方向和第三方向阵列排布的有源结构，所述有源结构至少包括沟道结构；所述第一方向、所述第二方向和所述第三方向两两相互垂直，且所述第一方向与所述第二方向平行于所述半导体衬底表面；
在所述沟道结构表面的形成栅极结构；
在所述第一区域上形成沿所述第一方向延伸的字线结构；其中，所述字线结构与位于同一层的所述栅极结构连接。
2.根据权利要求1所述的方法，其特征在于，所述沟道结构在所述半导体衬底表面上的投影为U型或者矩形。
3.根据权利要求2所述的方法，其特征在于，所述有源结构还包括有源柱；所述有源柱与所述沟道结构沿所述第二方向依次排布，所述沟道结构连接所述有源柱；所述方法还包括：
在所述有源柱的端面形成电容结构和位线结构；
其中，所述电容结构沿所述第二方向延伸，所述位线结构沿所述第三方向延伸。
4.根据权利要求3所述的方法，其特征在于，所述沟道结构通过以下步骤形成：
在所述半导体衬底表面形成叠层结构；所述叠层结构包括沿第三方向交替堆叠的第一半导体层和第二半导体层；
刻蚀所述叠层结构和部分所述半导体衬底，形成位于所述第二区域沿所述第二方向延伸、且交替间隔排布的第一隔离凹槽和第二隔离凹槽、以及位于所述第一区域、且沿所述第一方向延伸的刻蚀沟槽；其中，第一隔离凹槽在第二方向上的尺寸小于第二隔离凹槽在第二方向上的尺寸，且所述第二隔离凹槽与所述刻蚀沟槽连通；
处理所述第二区域剩余的叠层结构，形成所述沟道结构。
5.根据权利要求4所述的方法，其特征在于，所述第二区域剩余的叠层结构包括位于所述第一隔离凹槽沿所述第一方向两侧的第一部分、以及与所述第一部分沿所述第二方向相接的第二部分；所述处理所述第二区域剩余的叠层结构，形成所述沟道结构，包括：
在所述第一隔离凹槽、所述第二隔离凹槽和所述刻蚀沟槽中形成第一隔离层；所述第一隔离层的表面与所述叠层结构的表面平齐；
在所述叠层结构和所述第一隔离层的表面形成具有预设图案的第一掩膜层；其中，所述预设图案暴露出部分位于所述刻蚀沟槽中的第一隔离层和暴露出所述第二部分的部分叠层结构，且所述第一掩膜层平齐于所述第一隔离凹槽在所述第二方向上的两侧；
通过所述第一掩膜层，去除暴露出的部分第一隔离层和暴露出的所述第二部分中的第一半导体层，以形成栅极沟槽；暴露出的所述第二部分中剩余的第二半导体层构成所述沟道结构。
6.根据权利要求5所述的方法，其特征在于，所述字线结构和所述栅极结构通过以下步骤形成：
在所述栅极沟槽的内壁依次形成覆盖所述沟道结构的栅极介质层和栅极导电层，以形成初始栅极结构；
在具有所述栅极介质层和所述栅极导电层的栅极沟槽中形成第二隔离层；所述第二隔离层的表面与所述叠层结构的表面平齐；
去除所述刻蚀沟槽中剩余的第一隔离层、以及位于所述栅极沟槽中第二隔离层侧壁的栅极介质层和栅极导电层，暴露出部分所述刻蚀沟槽；
在暴露出的所述刻蚀沟槽形成第三隔离层；
处理所述第一区域的叠层结构、以及所述刻蚀沟槽中的第二隔离层和第三隔离层，形成所述字线结构；
处理所述初始栅极结构，形成所述栅极结构。
7.根据权利要求6所述的方法，其特征在于，所述处理所述第一区域的叠层结构、以及所述刻蚀沟槽中的第二隔离层和第三隔离层，形成所述字线结构，包括：
去除所述第一区域中的第二半导体层、以及位于所述第二半导体层沿所述第二方向投影区域中的第三隔离层和第二隔离层，形成字线沟槽；
在所述字线沟槽中填充字线金属材料，形成所述字线结构。
8.根据权利要求7所述的方法，其特征在于，在形成所述字线结构之后，所述方法还包括：
去除所述第一区域的第一半导体层，形成第三隔离凹槽；
在所述第三隔离凹槽中形成第四隔离层。
9.根据权利要求6所述的方法，其特征在于，所述处理所述初始栅极结构，形成所述栅极结构，包括：
在所述字线结构和所述初始栅极结构的表面形成具有锯齿形图案的第二掩膜层；其中，所述锯齿形图案包括沿所述第一方向依次交替排列的凸型图案和凹型图案；所述凹型图案暴露出部分初始栅极结构；
通过所述第二掩膜层，去除暴露出的所述初始栅极结构，形成所述栅极结构和第一空间。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在形成所述栅极结构的同时，形成所述有源柱。
11.根据权利要求10所述的方法，其特征在于，所述有源柱通过以下步骤形成：
去除所述第一部分的第二半导体层和位于所述第一部分的所述第一隔离层，形成第二空间、以及沿所述第一方向交替间隔排列的第一子柱和第二子柱；
其中，所述第一子柱和所述第二子柱构成所述有源柱；所述第二空间包括所述第一空间。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
在所述第二空间中形成第五隔离层。
13.根据权利要求11所述的方法，其特征在于，在所述有源柱的表面形成电容结构和位线结构，包括：
在所述第一子柱远离所述字线结构的端面形成所述电容结构；
在所述第二子柱远离所述字线结构的端面形成所述位线结构。
14.一种半导体结构，其特征在于，至少包括：
半导体衬底，所述半导体衬底包括沿第二方向依次排列的第一区域和第二区域；
位于所述第二区域上、且沿第一方向和第三方向阵列排布的有源结构，所述有源结构至少包括沟道结构；所述第一方向、所述第二方向和所述第三方向两两相互垂直，且所述第一方向与所述第二方向平行于所述半导体衬底表面；
位于所述第一区域、且沿所述第一方向延伸的字线结构；
位于所述沟道结构表面的栅极结构，其中，所述字线结构与位于同一层的所述栅极结构连接。
15.根据权利要求14所述的半导体结构，其特征在于，所述沟道结构在所述半导体衬底表面上的投影为U型、矩形、L型或者凸型。
16.根据权利要求15所述的半导体结构，其特征在于，所述栅极结构覆盖所述沟道结构沿所述第三方向上的第一表面和第二表面、覆盖所述沟道结构沿所述第一方向上的第三表面和第四表面、以及覆盖所述沟道结构沿所述第二方向上的第五表面，所述字线结构与位于所述第五表面的所述栅极结构相接；
所述栅极结构包括层叠设置的栅极介质层和栅极导电层。
17.根据权利要求14至16任一项所述的半导体结构，其特征在于，所述半导体结构还包括位于所述第二区域的电容结构和位线结构；
其中，所述电容结构沿所述第二方向延伸，所述位线结构沿所述第三方向延伸。
18.根据权利要求17所述的半导体结构，其特征在于，所述有源结构还包括有源柱；所述有源柱与所述沟道结构沿所述第二方向依次排布；所述有源柱包括第一子柱和第二子柱；
所述电容结构形成于所述第一子柱的端面；所述位线结构形成于所述第二子柱的端面。
19.根据权利要求18所述的半导体结构，其特征在于，同一所述有源柱的所述第一子柱和所述第二子柱之间具有第一隔离凹槽；沿所述第一方向相邻的所述有源柱之间具有第二隔离凹槽；
其中，所述第二隔离凹槽在所述第二方向上的尺寸大于所述第一隔离凹槽在所述第二方向上的尺寸。
20.一种版图结构，其特征在于，包括：沿第二方向依次间隔排布的、如上述权利要求14至19任一项所述半导体结构；
所述半导体结构包括沿第一方向和第三方向阵列排布的存储单元；所述存储单元包括一个栅极结构和一个电容结构；
其中，所述第二方向上相邻两个存储单元呈中心对称，且所述第二方向上相邻两个存储单元的电容结构在所述第一方向上的投影区域至少部分重合。
21.根据权利要求20所述的版图结构，其特征在于，所述栅极结构在所述第三方向上的投影为U型、矩形、L型或者凸型。
22.根据权利要求20或21所述的版图结构，其特征在于，所述第一方向上相邻的两个存储单元布局相同或者呈轴对称。
CN202210730862.4A 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构 Pending CN117334567A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210730862.4A CN117334567A (zh) 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构
EP22793505.3A EP4318586A4 (en) 2022-06-24 2022-07-28 SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHODS THEREFOR AND LAYOUT STRUCTURE
PCT/CN2022/108679 WO2023245811A1 (zh) 2022-06-24 2022-07-28 半导体结构及其形成方法、版图结构
US17/954,491 US20230017086A1 (en) 2022-06-24 2022-09-28 Semiconductor structure, method for forming same, and layout structure
TW112120921A TWI851262B (zh) 2022-06-24 2023-06-05 半導體結構及其形成方法、佈局結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210730862.4A CN117334567A (zh) 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构

Publications (1)

Publication Number Publication Date
CN117334567A true CN117334567A (zh) 2024-01-02

Family

ID=87155570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210730862.4A Pending CN117334567A (zh) 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构

Country Status (2)

Country Link
CN (1) CN117334567A (zh)
WO (1) WO2023245811A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009788A (ja) * 2014-06-25 2016-01-18 マイクロン テクノロジー， インク． 半導体装置
US11355496B2 (en) * 2020-01-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. High-density 3D-dram cell with scaled capacitors
CN113644066B (zh) * 2020-04-27 2023-09-29 长鑫存储技术有限公司 半导体结构及其形成方法、存储器及其形成方法
US11227864B1 (en) * 2020-08-06 2022-01-18 Micron Technology, Inc. Storage node after three-node access device formation for vertical three dimensional (3D) memory
US11538809B2 (en) * 2020-08-31 2022-12-27 Micron Technology, Inc. Metal insulator semiconductor (MIS) contact in three dimensional (3D) vertical memory
US11450693B2 (en) * 2020-09-29 2022-09-20 Micron Technology, Inc. Single crystal horizontal access device for vertical three-dimensional (3D) memory and method of forming 3D memory
CN114121820A (zh) * 2021-11-19 2022-03-01 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
TW202401771A (zh) 2024-01-01
WO2023245811A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
JP3860582B2 (ja) 半導体装置の製造方法
EP4318586A1 (en) Semiconductor structure and forming method therefor, and layout structure
CN112038340B (zh) 存储结构及其形成方法
EP4328957A1 (en) Semiconductor structure and forming method therefor, and layout structure
EP4329455A1 (en) Semiconductor structure and forming method therefor, and layout structure
US11152359B2 (en) Integrated circuit device and a method of manufacturing the same
JP2024526526A (ja) 半導体構造及びその形成方法
CN115172267A (zh) 半导体结构及其制备方法
CN117334567A (zh) 半导体结构及其形成方法、版图结构
CN116264766A (zh) 半导体结构的形成方法、叠层结构及其形成方法
CN116266987A (zh) 半导体结构及其形成方法
TWI851262B (zh) 半導體結構及其形成方法、佈局結構
WO2020244199A1 (zh) 存储结构及其形成方法
TWI856686B (zh) 半導體結構及其形成方法、布局結構
WO2023245768A1 (zh) 半导体结构及其形成方法、版图结构
WO2023245755A1 (zh) 半导体结构及其形成方法、版图结构
CN106992178B (zh) 存储器元件及其制造方法
WO2024026933A1 (zh) 半导体结构及其形成方法
JP3685997B2 (ja) 集積回路装置に適した凹部を備えた基板及びその製造方法
WO2023216392A1 (zh) 电容器堆叠结构及其形成方法
WO2024026940A1 (zh) 半导体结构的形成方法
WO2023240704A1 (zh) 半导体结构及其形成方法
US11647627B2 (en) Integrated circuit device
US20230016558A1 (en) Capacitor stack structure and method for forming same
US20240057308A1 (en) Semiconductor structure and method for forming same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination