CN114078773A - 电容器结构及其制作方法、存储器 - Google Patents

电容器结构及其制作方法、存储器 Download PDF

Info

Publication number
CN114078773A
CN114078773A CN202010809896.3A CN202010809896A CN114078773A CN 114078773 A CN114078773 A CN 114078773A CN 202010809896 A CN202010809896 A CN 202010809896A CN 114078773 A CN114078773 A CN 114078773A
Authority
CN
China
Prior art keywords
layer
material layer
capacitor
forming
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010809896.3A
Other languages
English (en)
Inventor
陈文丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010809896.3A priority Critical patent/CN114078773A/zh
Priority to PCT/CN2021/075069 priority patent/WO2022033001A1/zh
Priority to EP21773273.4A priority patent/EP3975233A4/en
Priority to US17/369,114 priority patent/US11723185B2/en
Publication of CN114078773A publication Critical patent/CN114078773A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种电容器结构及其制作方法、存储器。其中方法包括：提供衬底；于所述衬底上形成叠层结构，所述叠层结构包括至少两个间隔排布的支撑材料层和位于相邻所述支撑材料层之间的牺牲材料层；于所述叠层结构内形成电容孔，各所述电容孔包括至少三个隔离设置的通孔；形成下电极，所述下电极至少覆盖各所述通孔的侧壁及底部；去除所述牺牲材料层，于所述下电极的表面形成电容介质层；于所述电容介质层的表面形成上电极。

Description

电容器结构及其制作方法、存储器
技术领域
本发明涉及半导体存储器件技术领域，特别是涉及一种电容器结构及其制备方法、存储器。
背景技术
动态随机存取存储器(DRAM)包括用于存储电荷的电容器和存取电容器的晶体管。DRAM以电容器上的电荷的形式存储数据，所以需要在每几个毫秒的间隔即将电容器作规则性的再充电，而电容器的电容越大，储存在DRAM中的数据也可被维持得越久。
由电容公式得知，在使用一样的具有高介电常数的介电材料下,若需要增加电容，只有增加表面积和/或降低介电材料层的厚度。但是随着半导体存储器件尺寸微缩，要通过增加表面积做到相同电容或是增加更大的电容都变得越来越困难。。
发明内容
基于此，有必要针对现有技术中的电容器结构的电容增大受沟道深度限制的问题，提供一种电容器结构及其制备方法、存储器。
为了实现上述目的，本发明提供了一种电容器结构的制作方法，包括：
提供衬底；
于所述衬底上形成叠层结构，所述叠层结构包括至少两个间隔排布的支撑材料层和位于相邻所述支撑材料层之间的牺牲材料层；
于所述叠层结构内形成电容孔，每一所述电容孔包括至少三个隔离设置的通孔；
形成下电极，所述下电极至少覆盖各所述通孔的侧壁及底部；
去除所述牺牲材料层，于所述下电极的表面形成电容介质层；
于所述电容介质层的表面形成上电极。
在其中一个实施例中，于所述叠层结构内形成所述电容孔的步骤包括：
在所述叠层结构上形成第一硬掩膜层，所述第一硬掩膜层形成第一凹型图案，所述第一凹型图案定义出所述电容孔的外部轮廓；
形成填充层，所述填充层覆盖所述第一硬掩膜层的表面并填满所述第一凹型图案；
于所述填充层上形成交叠的第一条状图案和第二条状图案，且第一条状图案和第二条状图案的交叠部分位于所述第一凹型图案的正上方；
基于所述第一凹型图案、所述第一条状图案和第二条状图案，对所述填充层、所述第一硬掩膜层和所述叠层结构进行刻蚀，直至去除预设高度的所述叠层结构，在所述叠层结构内形成定义所述电容孔的第二凹型图案；
基于所述第二凹型图案对填充层进行刻蚀，形成所述电容孔。
在其中一个实施例中，形成所述第一硬掩膜层的步骤包括：
在所述叠层结构表面形成第一硬掩膜材料层、第一有机掩膜材料层和第一光刻胶层；
图形化所述第一光刻胶层，在所述第一光刻胶层中形成定义所述第一凹型图案的目标图案；
以所述第一光刻胶层为掩膜，对所述第一有机掩膜材料层和所述第一硬掩膜材料层进行刻蚀，保留的所述第一硬掩膜材料层构成所述第一硬掩膜层；
去除所述第一有机掩膜材料层和所述第一光刻胶层。
在其中一个实施例中，所述形成所述第一条状图案和所述第二条状图案的步骤包括：
在所述填充层上依次形成第二有机掩膜材料层和第二硬掩膜材料层；
图形化所述第二硬掩膜材料层，形成第一方向延伸的所述第一条状图案。
在所述第二硬掩膜材料层上依次形成第三有机掩膜材料层和第三硬掩膜材料层；
图形化所述第三硬掩膜材料层，形成沿第二方向延伸的所述第二条状图案，其中所述第一方向与所述第二方向具有一定夹角。
在其中一个实施例中，所述通孔呈扇形，且每一所述电容孔包括四个所述通孔。
在其中一个实施例中，所述第一凹型图案的截面形状为圆形，且两两相邻的三个所述第一凹型图案的中心连线构成正三角形。
在其中一个实施例中，去除所述牺牲材料层的步骤包括：
于所述顶部支撑材料层内形成至少一个开口，所述开口暴露出所述牺牲材料层；
基于所述开口去除所述牺牲材料层。
在其中一个实施例中，所述开口的截面形状为圆形、三角形、四边形或不规则形状。
在其中一个实施例中，基于所述开口利用湿法刻蚀工艺去除所述牺牲材料层。
在其中一个实施例中，所述电容器结构的制作方法还包括：
在形成所述叠层结构之前，在所述衬底上形成电容接触垫，所述电容接触垫与所述电容孔一一对应。
基于同一发明构思，本发明实施例还提供了一种电容器结构，包括：
衬底；
支撑层，位于所述衬底表面，且至少包括顶部支撑材料层和底部支撑材料层；所述支撑层中设置有多个电容孔，每一所述电容孔包括至少三个隔离设置的通孔；
下电极，位于所述顶部支撑材料层和底部支撑材料层之间，至少覆盖各所述通孔的侧壁及底部；
电容介质层，至少位于所述下电极的表面；以及
上电极，位于所述电容介质层的表面。
在其中一个实施例中，每一所述电容孔包括围成四个呈扇形的通孔。
在其中一个实施例中，所述电容器结构还包括电容接触垫，所述电容接触垫位于所述衬底与所述下电极之间，且与所述下电极电性连接。
在其中一个实施例中，所述电容介质层的介电常数大于7。
在其中一个实施例中，所述下电极和所述上电极均为金属电极。
基于同一发明构思，本发明实施例还提供了一种存储器，所述存储器采用上述任一实施例所述的电容器结构。
综上，本发明实施例提供了一种电容器结构及其制作方法、存储器。其中，所述制作方法包括：提供衬底；于所述衬底上形成叠层结构，所述叠层结构包括至少两个间隔排布的支撑材料层和位于相邻所述支撑材料层之间的牺牲材料层；于所述叠层结构内形成电容孔，每一所述电容孔包括至少三个隔离设置的通孔；形成下电极，所述下电极至少覆盖各所述通孔的侧壁及底部；去除所述牺牲材料层，于所述下电极的表面形成电容介质层；于所述电容介质层的表面形成上电极。本发明中，通过形成具有多个隔离设置的通孔的电容孔，并形成至少覆盖各所述通孔的侧壁及底部的下电极，增大了下电极的表面积，从而有利于增大电容器的电容；然后，通过除牺牲材料层，露出所述下电极两侧的侧壁，并在所述下电极的侧表面上依次形成电容介质层和下电极，所述上电极、电容介质层和所述下电极共同构成双面电容结构，从而进一步增大了下电极与上电极之间的相对面积，增大了电容器的电容。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电容器结构的制备方法的流程图；
图2-图15为本发明实施例提供的逐步形成的电容器结构的结构示意图。
附图标记说明：衬底-100，叠层结构-200，底部支撑材料层210，第二凹型图案-200a，底部支撑材料层-210，第一牺牲材料层-220，中间支撑材料层-230，第二牺牲材料层-240，顶部支撑材料层-250，开口-250a，下电极-300，电容介质层-400，上电极-500，电容接触垫-600，第一硬掩膜层-710，第一凹型图案-710a，填充层-800，第一条状图案-720，第二有机掩膜材料层-721，第二硬掩膜材料层-722，第二条状图案-730，第三有机掩膜材料层-731，第三硬掩膜材料层-732，电容孔-900，通孔-910。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请参见图1，本发明实施例提供了一种电容器结构的制作方法，包括：
步骤S110，提供衬底100；
步骤S120，于所述衬底100上形成叠层结构200，所述叠层结构200包括至少两个间隔排布的支撑材料层和位于相邻所述支撑材料层之间的牺牲材料层；
步骤S130，于所述叠层结构200内形成电容孔，每一所述电容孔900包括至少三个隔离设置的通孔910；
步骤S140，形成下电极300，所述下电极300至少覆盖各所述通孔910的侧壁及底部；
步骤S150，去除所述牺牲材料层，于所述下电极300的表面形成电容介质层400；
步骤S160，于所述电容介质层400的表面形成上电极500。
可以理解，目前DRAM主要是6F2结构；电容结构主要是堆叠式电容，且随着尺寸越来越小，无法满足DRAM对电容的需求。基于此，本发明通过形成具有多个隔离设置的通孔910的电容孔900，并形成至少覆盖各所述通孔910的侧壁及底部的下电极300，增大了下电极300的表面积，从而可增大下电极300与上电极500之间的相对面积，以增大电容器的电容；然后，通过去除牺牲材料层220，露出所述下电极300两侧的侧壁，并在所述下电极300的侧表面上依次形成电容介质层400和上电极500，所述上电极500、电容介质层400和所述下电极300共同构成双面电容结构，从而进一步增大了下电极300与上电极500之间的相对面积，增大了电容器的电容。
本实施例中，所述衬底包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据需要在衬底上形成的半导体器件选择所述半导体衬底的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述衬底为P型晶体硅衬底。
所述衬底100包括基底和形成于基底内形成的浅沟槽结构(未图示)，通过所述浅沟槽结构定出多个平行交错设置的多个有源区(未图示)，且所述浅沟槽结构内填充有绝缘材料以形成浅沟槽隔离结构。所述衬底100还包括字线结构(未图示)和位线结构(未图示)，其中所述字线结构为埋入式字线结构，该埋入式字线结构的延伸方法与所述位线结构的延伸方向交叉。此外，所述衬底100上还设置有电容接触插塞(未图示)，通过所述电容接触插塞将所述电容器结构与所述衬底100电连接。
请参见图2，为了降低电容器结构与电容接触插塞之间的接触电阻，在形成所述叠层结构200之前，所述电容器结构的制作方法还包括：
在所述衬底100上形成电容接触垫600，所述电容接触垫600与所述电容孔900一一对应。
本实施例中，所述衬底100形成有间隔层，首先通过构图工艺在所述间隔层中形成贯穿所述间隔层的开口，通过所述开口定义出所述电容接触垫600。然后通过采用沉积工艺沉积导电材料，例如氮化钛、钛、铜、钨、硅化钨、氮化钨中的任一中或任意组合，形成电容接触材料层，所述电容接触材料层填满所述开口并覆盖所述间隔层的表面；其中所述沉积工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)等。然后，通过刻蚀或化学研磨工艺去除位于所述间隔层顶部的电容接触材料层，并将保留的所述电容接触材料层作为所述电容接触垫600。本实施例中，采用钨制作所述电容接触垫600。
请参见图3，在形成电容接触垫600后，通过沉积工艺在所述衬底100表面形成叠层结构200。可以理解，为了防止在去除牺牲材料层之后下电极300出现弯曲或坍塌的现象，本实施例中的叠层结构200具有顶部支撑材料层、底部支撑材料层和至少一个中间支撑材料层，且部支撑材料层210和中间支撑材料层之间以及中间支撑材料层和底部支撑材料层之间均形成有牺牲材料层，通过增设所述中间支撑材料层以增大对下电极300的支撑作用。本实施例中，所述叠层结构200包括一个中间支撑层，具体形成过程包括：依次通过沉积工艺形成底部支撑材料层210、第一牺牲材料层220、中间支撑材料层230、第二牺牲材料层240和顶部支撑材料层250。其中，利用化学气相沉积工艺在形成电容接触垫600的衬底100上沉积支撑材料，如氮化硅、氮氧化硅等绝缘材料，以形成所述顶部支撑材料层210、所述中间支撑材料层230和所述顶部支撑材料层250；以及，利用化学气相沉积工艺沉积与所述支撑材料层210具有较大相对刻蚀比的绝缘材料，形成所述第一牺牲材料层220和所述第二牺牲材料层240。本实施例中，利用氮化硅形成支撑材料层210，以及利用氧化硅形成底层材料层，因此在后续可通过选择合适的刻蚀条件，使得在刻蚀过程中牺牲材料层的刻蚀速率大于所述支撑材料层的刻蚀速率，以防止支撑材料层损坏。
在形成叠层结构200之后，下一步即进行在叠层结构200中制作电容孔900的步骤。在其中一个实施例中，于所述叠层结构200内形成所述电容孔900的步骤包括：
在所述叠层结构200上形成第一硬掩膜层710，所述第一硬掩膜层710形成第一凹型图案710a，所述第一凹型图案710a定义出所述电容孔900的外部轮廓；
形成填充层800，所述填充层800覆盖所述第一硬掩膜层710的表面并填满所述第一凹型图案710a；
于所述填充层800上形成交叠的第一条状图案720和第二条状图案730，且第一条状图案720和第二条状图案730的交叠部分位于所述第一凹型图案710a的正上方；
基于所述第一凹型图案710a、所述第一条状图案720和第二条状图案730，对所述填充层800、所述第一硬掩膜层710和所述叠层结构200进行刻蚀，直至去除预设高度的所述叠层结构200，在所述叠层结构200内形成定义所述电容孔900的第二凹型图案；
基于所述第二凹型图案对填充层800进行刻蚀，形成所述电容孔900。
可以理解，随着尺寸逐渐变小，由于受刻蚀工艺以及对准精度的限制，无法通过一次构图工艺形成第二凹型图案。基于此，本实施例中通过是基于多个图案对所述叠层结构200进行刻蚀，直至去除预设高度的所述叠层结构200，在所述叠层结构200内形成定义所述电容孔900的第二凹型图案。
在形成电容接触孔的过程中，首先在所述衬底100上形成第一硬掩膜层710。在其中一个实施例中，形成所述第一硬掩膜层710的步骤包括：
在所述叠层结构200表面形成第一硬掩膜材料层、第一有机掩膜材料层和第一光刻胶层；
图形化所述第一光刻胶层，在所述第一光刻胶层中形成定义所述第一凹型图案710a的目标图案；
以所述第一光刻胶层为掩膜，对所述第一有机掩膜材料层和所述第一硬掩膜材料层进行刻蚀，保留的所述第一硬掩膜材料层构成所述第一硬掩膜层710；
去除所述第一有机掩膜材料层和所述第一光刻胶层。
请参见图4，其中图4中的(a)图为形成第一硬掩膜层710后的电容器结构的俯视图，图4中的(b)图为形成第一硬掩膜层710后的电容器结构的剖面图。本实施例中制作第一硬掩膜层710的具体过程包括：
1)在所述叠层结构200表面形成第一硬掩膜材料层和第一有机掩膜材料层，然后在所述第一有机掩膜材料层上涂覆光刻胶，形成第一光刻胶层。其中，所述第一硬掩膜材料层的制作材料可以为氮化物、氧化物或硅材料，例如氮氧化硅、氧化硅和多晶硅等，所述第一有机掩膜材料层可以为抗反射材料、有机碳材料等；本实施例中选用多晶硅制作所述第一硬掩膜材料层，选用有机碳材料制作所述第一有机掩膜材料层。
2)对所述第一光刻胶层进行曝光、清洗等步骤后形成定义所述第一凹型图案710a的目标图案。
3)以所述第一光刻胶层为掩膜，对所述第一有机掩膜材料层和所述第一硬掩膜材料层进行刻蚀，其中所述第一凹型图案710a的深度不必太深，因此通过刻蚀去除部分高度的所述第一硬掩膜材料层即可。
4)最后，利用有机溶剂去除所述第一有机掩膜材料层和所述第一光刻胶层，保留的所述第一硬掩膜材料层构成所述第一硬掩膜层710，所述第一硬掩膜层710中形成有多个规则排布的第一凹型图案710a。
在其中一个实施例中，所述第一凹型图案710a的截面形状为圆形，且两两相邻的三个所述第一凹型图案710a的中心连线构成正三角形。可以理解，将第一凹型图案710a的截面形状为圆形，且两相邻的三个所述第一凹型图案710a的中心连线构成正三角形，即与同一第一凹型图案710a最相邻的所有第一凹型图案710a呈正六边形排布时，有利于增大电容器结构中电容结构的直径，进而增大电容器结构的电容。此外，所述第一凹型图案710a的截面形状还可以为其它图形，本实施例并不对此进行限制。
请参见图5，在形成第一凹型图案710a之后，为了便于形成第一条状图案720和第二条状图案730，需要在所述第一硬掩膜层710上方形成比较平坦的表面。基于此，本实施例中在形成第一硬掩膜层710之后，通过沉积填充材料形成所述填充层800，所述填充层800覆盖所述第一硬掩膜层710的表面并填满所述第一凹型图案710a。本实施例中，选用氮化硅材料制作所述填充层800。
然后，在所述填充层800上依次通过构图工艺形成第一条状图案720和第二条状图案730。在其中一个实施例中，所述形成所述第一条状图案720和所述第二条状图案730的步骤包括：
在所述填充层800上依次形成第二有机掩膜材料层721和第二硬掩膜材料层722；
图形化所述第二硬掩膜材料层722，形成第一方向延伸的所述第一条状图案720。
在所述第二硬掩膜材料层722上依次形成第三有机掩膜材料层731和第三硬掩膜材料层732；
图形化所述第三硬掩膜材料层732，形成沿第二方向延伸的所述第二条状图案730，其中所述第一方向与所述第二方向具有一定夹角。
本实施例中，在具有第一凹型图案710a的第一硬掩膜层710上方形成第一条状图案720和第二条状图案730的过程具体包括：
步骤一，在所述填充层800上依次形成第二有机掩膜材料层721和第二硬掩膜材料层722；其中所述第二硬掩膜材料层722的制作材料可以为氮化物和氧化物，例如氮氧化硅和氧化硅等，所述第二有机掩膜材料层721可以为抗反射材料、有机碳材料等；本实施例中选用氮氧化硅制作所述第二硬掩膜材料层722，选用有机碳材料制作所述第二有机掩膜材料层721。
此外，为了满足线宽要求，本实施例中使用SADP(自对准双图形)工艺，重复上述形成第二有机掩膜材料层721和第二硬掩膜材料层722的步骤，形成具有两个第二有机掩膜材料层721和两个第二硬掩膜材料层722的第二硬掩膜层，如图6所示。
步骤二，图形化所述第二硬掩膜材料层722，形成第一方向延伸的所述第一条状图案720，如图7所示，其中图7中的(a)图为第一条状图案720与第一凹型图案710a的相对位置示意图，图7中的(b)图为形成第一条状图案720后电容器结构的剖面图。该步骤二具体包括：在所述第二硬掩膜材料层722上形成第二光刻胶层，对所述第二光刻胶层进行曝光、清洗等步骤后形成定义所述第一条状图案720的目标图案。然后，利用SADP工艺在第二硬掩膜材料层722中形成沿第一方向延伸的第一条状图案720，且所述第一条状图案720位于所述第一凹型图案710a的正上方。
步骤三，在所述第二硬掩膜材料层722上依次形成第三有机掩膜材料层731和第三硬掩膜材料层732。本实施例中，所述第三有机掩膜材料层731与第二有机掩膜材料层721的材料相同，第三硬掩膜材料层732和第二硬掩膜材料层722的材料相同，以便物料管理和降低生产成本。此外，由于在刻蚀过程中多晶硅、氮化硅以及氮氧化硅具有较大的刻蚀选择比，因此本实施例中采用多晶硅、氮化硅以及氮氧化硅形成第一硬掩模层、填充层、第二硬掩膜材料层722以及第三硬掩膜材料层732材料时，可根据刻蚀选择比设置刻蚀停止层，从而实现图案的逐层转移。
步骤四，图形化所述第三硬掩膜材料层732，形成沿第二方向延伸的所述第二条状图案730，请参见图8，其中图8中的(a)图为第二条状图案730、第一条状图案720以及第一凹型图案710a之间的相对位置示意图，图8中的(b)图为形成第二条状图案730后电容器结构的剖面俯视图。该步骤包括：在所述第三硬掩膜材料层732上形成第三光刻胶层，对所述第三光刻胶层进行曝光、清洗等步骤后形成定义所述第二条状图案730的目标图案。然后，以具有所述第二条状图案730的目标图案的第三光刻胶层为掩膜，将所述第二条状图案730的目标图案转移到所述第三硬掩膜材料层732中，在第二硬掩膜材料层722中形成沿第二方向延伸的第二条状图案730，且所述第一条状图案720位于所述第一凹型图案710a的正上方，且第一条状图案720和第二条状图案730的交叠部分位于所述第一凹型图案710a的正上方。本实施例中，所述第一方向与所述第二方向相互垂直。
在形成第一条状图案720和第二条状图案730之后，基于所述第一条状图案720和第二条状图案730对填充层800进行刻蚀，将所述第一条状图案720和第二条状图案730转移到填充层800，然后在基于填充层800的第一条状图案720和第二条状图案730和第一凹型图案710a进行刻蚀，直至去除预设高度的所述叠层结构200，在所述叠层结构200内形成定义所述电容孔900的第二凹型图案200a，请参见图9。其中，图9中的(a)图为形成第二凹型图案200a后电容器结构的俯视图，图9中的(b)图为形成第二凹型图案200a后沿虚线L1处的电容器结构的剖面图；图9中的(c)图为形成第二凹型图案200a后沿虚线L2处的电容器结构的剖面图。本实施例中采用氮化硅制作填充层800，利用多晶硅制作第一硬掩膜材料层，由于在刻蚀过程中氮化硅的刻蚀速率大于多晶硅的刻蚀速率，因此，在没有第一凹型图案710a的十字交叉的地方，多晶硅层在没有第一凹型图案710a的十字交叉的地方的厚度，大于多晶硅层在有第一凹型图案710a的地方的厚度。然后，去除剩余第一硬掩膜层710和填充层800，如图10所示。
请参见图11，其中图11中的(a)图为电容孔的俯视图，图11中的(b)图为沿图11中的(a)图中的沿虚线方向上电容器结构的剖面图。基于所述第二凹型图案200a对填充层800进行刻蚀，直至露出所述电容接触垫600，形成所述电容孔900。在其中一个实施例中，所述通孔910呈扇形，且每一所述电容孔900包括四个所述通孔910。本实施例中，首先形成截面呈圆形的第一凹型图案710a，然后在第一凹型图案710a上方形成交叠的第一条状图案720和第二条状图案730，且第一条状图案720和第二条状图案730的交叠部分位于所述第一凹型图案710a的正上方，因此形成电容孔900的截面为具有十字交叉结构的圆形。
请参见图12，其中图12中的(a)图为电容孔900的俯视图，图12中的(b)图为沿图12中的(a)图中的沿虚线方向上电容器结构的剖面图。在形成电容孔900之后，通过沉积工艺沉积导电材料，形成覆盖所述电容孔900表面以及所述填充层800表面的下电极300层。
为了形成3D结构的电容器结构，在电容孔900表面形成下电极300之后，需要去除牺牲材料层220以尽量多的暴露出所述下电极300的表面。在其中一个实施例中，去除所述牺牲材料层220的步骤包括：
于所述顶部支撑材料层250内形成至少一个开口250a，所述开口250a暴露出所述牺牲材料层220；
基于所述开口250a去除所述牺牲材料层220。
请参见图13和图14，其中图13中的(a)图为相邻的三个电容孔900的排布示意图，图13中的(b)图为沿(a)图中的沿虚线方向上电容器结构的剖面图。于所述顶部支撑材料层250内形成至少一个开口250a的步骤包括：利用光刻工艺在所述顶部支撑材料层250上形成与所述开口250a匹配的图案，然后以与所述开口250a匹配的图案为掩膜，对所述顶部支撑材料层250进行刻蚀，于所述顶部支撑材料层250内形成至少一个开口250a。
在其中一个实施例中，所述开口250a的截面形状为圆形、三角形、四边形或不规则则形状等。本实施例中，所述开口250a的截面形状为圆形；可以理解，圆形的图案有利于降低对刻蚀的要求。
在其中一个实施例中，所述开口250a与多个所述电容孔900交叠。可以理解，由于电容器结构的尺寸较小，因此电容孔900的关键尺寸也比较小，电容孔900之间的间隙也比较小，因此可通过将开口250a与多个所述电容孔900交叠，增大通过开口250a露出的牺牲材料层220的面积，进而可增大去除牺牲材料层220的速度。本实施例中，所述开口250a与三个电容孔900交叠。另外，可通过控制所述开口250a的孔径，避免所述开口250a与所述电容孔900完全交叠。
此外，还可以通过形成多个开口250a来增大露出的牺牲材料层220的面积，以加快去除牺牲材料层220的速度。具体实施过程中，一般设计2～4个开口250a。
在其中一个实施例中，基于所述开口250a利用湿法刻蚀工艺去除所述牺牲材料层220。本实施例中，去除牺牲材料层220的过程具体包括：通过所述开口250a利用氢氟酸HF去除所述牺牲材料层220，形成中空间隙，暴露出所述下电极300的两侧表面。可以理解，利用氢氟酸HF去除牺牲材料层220时，由于牺牲材料层220相对由金属制成的下电极300以及由氮化物制成的支撑层具有较高的选择刻蚀比，因此对下电极300和支撑层的刻蚀可以忽略。
请参见图15，去除所述牺牲材料后，利用沉积工艺沉积介电材料，形成所述电容介质层400。在其中一个实施例中，采用的介电常数大于7的介电材料制作所述电容介质层400。通常用使用的高K介质材料包括Ta2O5、TiO2、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物。然后，利用沉积工艺沉积导电材料，形成覆盖所述电容介质层400的上电极500。所述下电极300、电容介质层400和所述上电极500的共同构成双面电容。
在其中一个实施例中，所述上电极500和所述下电极300的制作材料为钛、氮化钛或钨中的一种或多种。鉴于氮化钛具有良好的稳定性和导电性，本实施例中所述第上电极500和所述下电极300的均采用氮化钛材料制作；并且，利用同一材料制作所述下电极300和所述上电极500，还有利于物料管理，简化工艺设计，降低生产成本。
基于同一发明构思，本发明实施例还提供了一种电容器结构。请参见图15，所述电容器结构包括衬底100、支撑层200、下电极300、电容介质层400和上电极500。
所述支撑层200位于所述衬底100表面，且至少包括顶部支撑材料层250和底部支撑材料层210；所述支撑层中设置有多个电容孔900，每一所述电容孔900包括至少三个隔离设置的通孔910；
所述下电极300位于所述顶部支撑材料层250和底部支撑材料层210之间，至少覆盖各所述通孔910的侧壁及底部。
所述电容介质层至少位于所述下电极300的表面。
所述上电极500位于所述电容介质层400的表面。
本实施例中，所述支撑层还包括位于顶部支撑材料层250和底部支撑材料层210之间的中间支撑材料层230，以增大对下电极300的支撑作用，防止下电极300出现弯曲或坍塌的现象。可以理解，由于本发明中的电容孔900具有多个隔离设置的通孔910，因此可以增大所述下电极300的表面积，从而可增大下电极300与上电极500之间的相对面积，以增大电容器的电容；此外，所述上电极500、电容介质层400和所述下电极300共同构成双面电容结构，从而进一步增大了下电极300与上电极500之间的相对面积，以增大电容器的电容。
在其中一个实施例中，每一所述电容孔900包括围成四个呈扇形的通孔910。本实施例中，通过在电容孔内形成十字交叉的第一条状图案和第二条状图案，以形成包括四个呈扇形的通孔910的所述电容孔900；此外，还可以通过在所述电容孔内形成三叉型、五叉型、米字型图案，分别形成具有三个、五个和八个通孔的电容孔，其具体实现工艺可根据需要进行设计。
在其中一个实施例中，所述电容器结构还包括电容接触垫600，所述电容接触垫600位于所述衬底100与所述下电极300之间，且与所述下电极300电性连接。本实施例中，所述衬底100上还设置有电容接触插塞(未图示)，通过所述电容接触插塞将所述电容器结构与所述衬底连接。本实施例中所述电容接触垫位于所述电容接触插塞与所述电容器结构中的下电极之间，用于降低下电极300与所述电容接触插塞的接触电阻。
在其中一个实施例中，所述电容介质层400的介电常数大于7。本实施例中采用介电常数大于7的介电材料制作所述电容介质层400，以通过增大上电极500与下电极300之间的电容介质层400的介电系数来增大电容。其中常用的高K介质材料包括Ta2O5、TiO2、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物。
在其中一个实施例中，所述下电极300和所述上电极500均为金属电极。所述下电极300和所述上电极500制作材料为钛、氮化钛或钨中的一种或多种。鉴于氮化钛具有良好的稳定性和导电性，本实施例中所述下电极300和所述上电极500均采用氮化钛材料制作；并且，利用同一材料制作所述下电极300和所述上电极500还有利于物料管理，简化工艺设计，降低生产成本。
基于同一发明构思，本发明实施例还提供了一种存储器，所述存储器采用如上述任一实施例所述的电容器结构。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种电容器结构的制作方法，其特征在于，包括：
提供衬底；
于所述衬底上形成叠层结构，所述叠层结构包括至少两个间隔排布的支撑材料层和位于相邻所述支撑材料层之间的牺牲材料层；
于所述叠层结构内形成电容孔，每一所述电容孔包括至少三个隔离设置的通孔；
形成下电极，所述下电极至少覆盖各所述通孔的侧壁及底部；
去除所述牺牲材料层，于所述下电极的表面形成电容介质层；
于所述电容介质层的表面形成上电极。
2.如权利要求1所述的电容器结构的制作方法，其特征在于，于所述叠层结构内形成所述电容孔的步骤包括：
在所述叠层结构上形成第一硬掩膜层，所述第一硬掩膜层形成第一凹型图案，所述第一凹型图案定义出所述电容孔的外部轮廓；
形成填充层，所述填充层覆盖所述第一硬掩膜层的表面并填满所述第一凹型图案；
于所述填充层上形成交叠的第一条状图案和第二条状图案，且第一条状图案和第二条状图案的交叠部分位于所述第一凹型图案的正上方；
基于所述第一凹型图案、所述第一条状图案和第二条状图案，对所述填充层、所述第一硬掩膜层和所述叠层结构进行刻蚀，直至去除预设高度的所述叠层结构，在所述叠层结构内形成定义所述电容孔的第二凹型图案；
基于所述第二凹型图案对填充层进行刻蚀，形成所述电容孔。
3.如权利要求2所述的电容器结构的制作方法，其特征在于，形成所述第一硬掩膜层的步骤包括：
在所述叠层结构表面形成第一硬掩膜材料层、第一有机掩膜材料层和第一光刻胶层；
图形化所述第一光刻胶层，在所述第一光刻胶层中形成定义所述第一凹型图案的目标图案；
以所述第一光刻胶层为掩膜，对所述第一有机掩膜材料层和所述第一硬掩膜材料层进行刻蚀，保留的所述第一硬掩膜材料层构成所述第一硬掩膜层；
去除所述第一有机掩膜材料层和所述第一光刻胶层。
4.如权利要求2所述的电容器结构的制作方法，其特征在于，所述形成所述第一条状图案和所述第二条状图案的步骤包括：
在所述填充层上依次形成第二有机掩膜材料层和第二硬掩膜材料层；
图形化所述第二硬掩膜材料层，形成第一方向延伸的所述第一条状图案；
在所述第二硬掩膜材料层上依次形成第三有机掩膜材料层和第三硬掩膜材料层；
图形化所述第三硬掩膜材料层，形成沿第二方向延伸的所述第二条状图案，其中所述第一方向与所述第二方向具有一定夹角。
5.如权利要求1所述的电容器结构的制作方法，其特征在于，所述通孔呈扇形，且每一所述电容孔包括四个所述通孔。
6.如权利要求2所述的电容器结构的制作方法，其特征在于，所述第一凹型图案的截面形状为圆形，且两两相邻的三个所述第一凹型图案的中心连线构成正三角形。
7.如权利要求1所述的电容器结构的制作方法，其特征在于，去除所述牺牲材料层的步骤包括：
于所述顶部支撑材料层内形成至少一个开口，所述开口暴露出所述牺牲材料层；
基于所述开口去除所述牺牲材料层。
8.如权利要求7所述的电容器结构的制作方法，其特征在于，所述开口的截面形状为圆形、三角形、四边形或不规则形状。
9.如权利要求7所述的电容器结构的制作方法，其特征在于，基于所述开口利用湿法刻蚀工艺去除所述牺牲材料层。
10.如权利要求1所述的电容器结构的制作方法，其特征在于，还包括：
在形成所述叠层结构之前，在所述衬底上形成电容接触垫，所述电容接触垫与所述电容孔一一对应。
11.一种电容器结构，其特征在于，包括：
衬底；
支撑层，位于所述衬底表面，且至少包括顶部支撑材料层和底部支撑材料层；所述支撑层中设置有多个电容孔，每一所述电容孔包括至少三个隔离设置的通孔；
下电极，位于所述顶部支撑材料层和底部支撑材料层之间，至少覆盖各所述通孔的侧壁及底部；
电容介质层，至少位于所述下电极的表面；以及
上电极，位于所述电容介质层的表面。
12.如权利要求11所述的电容器结构，其特征在于，每一所述电容孔包括围成四个呈扇形的通孔。
13.如权利要求11所述的电容器结构，其特征在于，还包括电容接触垫，所述电容接触垫位于所述衬底与所述下电极之间，且与所述下电极电性连接。
14.如权利要求11所述的电容器结构，其特征在于，所述电容介质层的介电常数大于7。
15.如权利要求11所述的电容器结构，其特征在于，所述下电极和所述上电极均为金属电极。
16.一种存储器，其特征在于，采用如权利要求11～15任一项所述的电容器结构。
CN202010809896.3A 2020-08-13 2020-08-13 电容器结构及其制作方法、存储器 Pending CN114078773A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010809896.3A CN114078773A (zh) 2020-08-13 2020-08-13 电容器结构及其制作方法、存储器
PCT/CN2021/075069 WO2022033001A1 (zh) 2020-08-13 2021-02-03 电容器结构及其制作方法、存储器
EP21773273.4A EP3975233A4 (en) 2020-08-13 2021-02-03 CONDENSER STRUCTURE, METHOD OF PRODUCTION AND STORAGE
US17/369,114 US11723185B2 (en) 2020-08-13 2021-07-07 Capacitor structure, method for manufacturing same, and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010809896.3A CN114078773A (zh) 2020-08-13 2020-08-13 电容器结构及其制作方法、存储器

Publications (1)

Publication Number Publication Date
CN114078773A true CN114078773A (zh) 2022-02-22

Family

ID=79230904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010809896.3A Pending CN114078773A (zh) 2020-08-13 2020-08-13 电容器结构及其制作方法、存储器

Country Status (2)

Country Link
CN (1) CN114078773A (zh)
WO (1) WO2022033001A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582873A (zh) * 2022-05-06 2022-06-03 长鑫存储技术有限公司 一种电容器结构及其制备方法、半导体结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110025B (zh) * 2017-12-07 2023-11-17 长鑫存储技术有限公司 电容器阵列结构及其制造方法
CN209785930U (zh) * 2019-04-22 2019-12-13 长鑫存储技术有限公司 电容器、dram单元和存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582873A (zh) * 2022-05-06 2022-06-03 长鑫存储技术有限公司 一种电容器结构及其制备方法、半导体结构及其制备方法
CN114582873B (zh) * 2022-05-06 2022-07-26 长鑫存储技术有限公司 一种电容器结构及其制备方法、半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2022033001A1 (zh) 2022-02-17

Similar Documents

Publication Publication Date Title
CN106531744B (zh) 半导体器件及其制造方法
US20130015551A1 (en) Method for fabricating memory device with buried digit lines and buried word lines
US8822302B2 (en) Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same
KR101723986B1 (ko) 반도체 장치 및 그 제조 방법
KR19980064364A (ko) 자기-정렬된 다중 크라운 저장 커패시터 및 그 형성 방법
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
CN114005828A (zh) 半导体装置及其制造方法
US11424202B2 (en) Semiconductor devices having landing pads
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
WO2022022048A1 (zh) 电容器结构及其制作方法、存储器
WO2022033001A1 (zh) 电容器结构及其制作方法、存储器
CN112652623B (zh) 半导体器件的制作方法
US9362421B2 (en) Semiconductor device including a support structure
US20230189505A1 (en) Semiconductor structure and method for preparing semiconductor structure
US20020140018A1 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US20230187482A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US5872048A (en) Processing methods of forming an electrically conductive plug to a node location
US11723185B2 (en) Capacitor structure, method for manufacturing same, and memory
TW201438196A (zh) 半導體電子元件結構及其製造方法
KR20020058573A (ko) 반도체소자 및 그 제조 방법
WO2022198953A1 (zh) 一种半导体存储装置及其制作方法
US20220037459A1 (en) Capacitor structure and method of manufacturing same, and memory
CN114171462B (zh) 电容结构的制备方法及电容器
CN113764579B (zh) 电容器结构及其制作方法、存储器
CN113948473B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination