CN113948473B - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN113948473B CN113948473B CN202010684751.5A CN202010684751A CN113948473B CN 113948473 B CN113948473 B CN 113948473B CN 202010684751 A CN202010684751 A CN 202010684751A CN 113948473 B CN113948473 B CN 113948473B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- bit line
- conductive
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052755 nonmetal Inorganic materials 0.000 claims abstract description 184
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 114
- 238000005530 etching Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000007769 metal material Substances 0.000 claims description 18
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 380
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体结构及其制作方法。该方法包括：提供衬底；形成位线接触孔和非金属导电层，所述位线接触孔位于所述衬底内，所述非金属导电层覆盖所述衬底的表面且填充所述位线接触孔，所述非金属导电层中具有第一开口，所述第一开口与所述位线接触孔对齐；形成导电金属层，所述导电金属层覆盖所述非金属导电层的表面；形成覆盖所述导电金属层表面的绝缘层；对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀，形成位线结构。
Description
技术领域
本发明涉及半导体制作工艺技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
在半导体结构中，位线结构为包括由上至下叠层的设置的盖层(绝缘层)、导电金属层和非金属导电层的叠层结构，其中所述导电金属层和所述非金属导电层构成所述位线结构的位线。为改善位线之间的漏电现象，目前半导体结构中该位线在位线接触孔内的宽度较小，但是宽度的缩小导致位线与有源区之间的接触电阻(即，位线接触电阻)增大；此外，该位线在衬底表面的宽度较大，挤占了部分节点接触窗的空间，导致节点接触窗与有源区之间的接触电阻增大(即，节点接触电阻)，从而影响半导体结构的品质。
发明内容
基于此，针对因半导体结构中位线接触电阻和节点接触电阻较大的而影响半导体结构品质的问题，提供了一种半导体结构及其制作方法。
本发明实施例提供了一种半导体结构的制作方法，包括：
提供衬底；
形成位线接触孔和非金属导电层，所述位线接触孔位于所述衬底内，所述非金属导电层覆盖所述衬底的表面且填充所述位线接触孔，所述非金属导电层中具有第一开口，所述第一开口与所述位线接触孔对齐；
形成导电金属层，所述导电金属层覆盖所述非金属导电层的表面；
形成覆盖所述导电金属层表面的绝缘层；
对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀，形成位线结构；
其中，所述导电金属层和所述非金属导电层共同构成位线，位于所述位线接触孔内的所述位线的宽度不小于位于所述位线接触孔外的所述位线的宽度。
在其中一个实施例中，在所述位线结构中，位于所述位线接触孔内的所述位线的宽度大于位于所述位线接触孔外的所述位线的宽度。
在其中一个实施例中，所述形成位线接触孔和非金属导电层，包括：
在所述衬底上形成第一子非金属导电材料层；
对所述第一子非金属导电材料层和所述衬底进行刻蚀以形成所述位线接触孔，保留的所述第一子非金属导电材料层作为所述第一子非金属导电层；
形成第二子非金属导电层，所述第二子非金属导电层填充所述位线接触孔，且其顶部低于所述第一子非金属导电层的顶部，所述第一子非金属导电层与所述第二子非金属导电层共同构成所述非金属导电层。
在其中一个实施例中，所述对所述第一子非金属导电材料层和所述衬底进行刻蚀以形成所述位线接触孔，包括：
在所述第一子非金属导电材料层上第一硬掩膜层，所述第一硬掩膜层中具有第一图形化目标图案，所述第一图形化目标图案定义出了所述位线接触孔；
基于所述第一硬掩膜层对所述第一子非金属导电材料层和所述衬底进行刻蚀，形成所述位线接触孔。
在其中一个实施例中，所述形成第二子非金属导电层，包括：
形成第二子非金属导电材料层，所述第二子非金属导电材料层填充所述位线接触孔且覆盖所述第一硬掩膜层的表面；
基于所述第一硬掩膜层对所述第二子非金属导电材料层进行刻蚀，直至所述第一子非金属导电材料层的顶部与所述第二子非金属导电材料层的顶部的之间的高度差等于预设值，保留的所述第二子非金属导电材料层作为所述第二子非金属导电层。
在其中一个实施例中，利用原子层沉积技术形成所述导电金属层。
在其中一个实施例中，形成所述导电金属层的步骤包括：
形成金属阻挡材料层，所述金属阻挡材料层覆盖所述非金属导电层表面；
形成金属材料层，所述金属材料层覆盖所述金属阻挡材料层的表面。
在其中一个实施例中，对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀以形成位线结构，包括：
在所述绝缘层上形成第二硬掩膜层，所述第二硬掩膜层中具有第二图形化目标图案，所述第二图形化目标图案定义出了所述位线结构；
以所述导电金属层为刻蚀停止层，利用所述第二硬掩膜层为掩膜对所述绝缘层进行刻蚀，将所述第二图形化目标图案转移到所述绝缘层；
去除所述第二硬掩膜层；
以所述绝缘层为掩膜，对所述导电金属层和所述非金属导电层进行刻蚀，形成所述位线结构。
在其中一个实施例中，所述以所述绝缘层为掩膜，对导电金属层和非金属导电层进行刻蚀，包括：
以所述金属阻挡材料层为刻蚀停止层，利用所述绝缘层为掩膜对所述金属材料进行刻蚀，将第二图形化目标图案转移到所述导电金属层；
以所述非金属导电层为刻蚀阻挡层，利用所述绝缘层为掩膜对所述金属阻挡材料层进行刻蚀，将第二图形化目标图案转移到所述金属阻挡材料层；
利用所述绝缘层为掩膜对所述非金属导电层进行刻蚀，将第二图形化目标图案转移到所述非金属导电层。
在其中一个实施例中，采用多晶硅材料制作所述非金属导电材料层。
在其中一个实施例中，利用包含Cl2的刻蚀气体对所述非金属导电层进行刻蚀。
在其中一个实施例中，在形成所述位线接触孔和所述非金属导电层之前，形成覆盖所述衬底表面的介电层。
基于同一发明构思，本发明实施例还提供了一种半导体结构，包括：
衬底，具有位线接触孔，多个所述位线接触孔；
位线结构，包括由下至上叠层设置的非金属导电层、导电金属层和绝缘层，其中所述非金属导电层依次交替的位于所述半导体衬底表面和所述位线接触孔的底部；
其中，所述导电金属层和所述非金属导电层共同构成位线，位于所述位线接触孔内的所述位线的宽度不小于位于所述位线接触孔外的所述位线的宽度。
在其中一个实施例中，在所述位线结构中，位于所述位线接触孔内的所述位线的宽度大于位于所述位线接触孔外的所述位线的宽度。
在其中一个实施例中，所述半导体结构还包括介电层，所述介电层位于所述衬底的表面与所述非金属导电层之间。
综上，本发明实施例提供了一种半导体结构及其制作方法。所述制作方法包括提供衬底；形成位线接触孔和非金属导电层，所述位线接触孔位于所述衬底内，所述非金属导电层覆盖所述衬底的表面且填充所述位线接触孔，所述非金属导电层中具有第一开口，所述第一开口与所述位线接触孔对齐；形成导电金属层，所述导电金属层覆盖所述非金属导电层的表面；形成覆盖所述导电金属层表面的绝缘层；对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀，形成位线结构。本发明中，通过形成具有第一开口的非金属导电层，使得在通过刻蚀形成位线结构的过程，增大了对位于位线接触孔外的导电金属层的刻蚀时长，使得位于位线接触孔外的导电金属层的宽度不大于位于位线接触孔内的导电金属层底部的宽度，以增大节点接触窗和位线分别与有源区的接触面积，降低节点接触电阻和位线接触电阻，提高半导体结构的品质。
附图说明
图1为发明实施例提供的一种半导体结构的制作方法流程图；
图2-图12为本发明实施例提供的逐步刻蚀后的半导体结构的结构示意图。
附图标记：衬底-100，位线接触孔-200，非金属导电层-300，第二子非金属导电材料层320a，第二子非金属导电层-320，第一子非金属导电材料层-310a，第一子非金属导电层310，导电金属层-400，金属阻挡材料层-410，金属材料层-420，绝缘层-500，介电层-600，第一硬掩膜层-700，第一硬掩膜材料层-710，第一有机掩膜材料层-720，第二硬掩膜层-800，第二有机掩膜材料层-810，第二硬掩膜材料层-820，第三硬掩膜材料层-830，第一开口-K1，第二开口-K2，位线结构-900。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1，本发明实施例提供了一种半导体结构的制作方法，包括：
步骤S110，提供衬底100；
步骤S120，形成位线接触孔200和非金属导电层300，所述位线接触孔200位于所述衬底100内，所述非金属导电层300覆盖所述衬底100的表面且填充所述位线接触孔200，所述非金属导电层300中具有第一开口K1，所述第一开口K1与所述位线接触孔200对齐；
步骤S130，形成导电金属层400，所述导电金属层400覆盖所述非金属导电层300的表面；
步骤S140，形成覆盖所述导电金属层400表面的绝缘层500；
步骤S150，对所述绝缘层500、所述导电金属层400和所述非金属导电层300进行刻蚀，形成位线结构900；其中，所述导电金属层和所述非金属导电层共同构成位线，位于所述位线接触孔内的所述位线的宽度不小于位于所述位线接触孔外的所述位线的宽度。
可以理解，本发明通过形成具有第一开口K1的非金属导电层300，使得在通过刻蚀形成位线结构900的过程，增大了对位于位线接触孔200外的导电金属层400的刻蚀时长，使得位于位线接触孔200外的导电金属层400的宽度不大于位于位线接触孔200内的导电金属层400底部的宽度，以增大节点接触窗和位线分别与有源区的接触面积，降低节点接触电阻和位线接触电阻，提高半导体结构的品质。
本实施例中，所述衬底100包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据衬底100上形成的半导体结构选择所述衬底100的类型，因此所述衬底100的类型不应限制本发明的保护范围。本实施例中，所述衬底100为P型晶体硅衬底100。
所述衬底100包括基底和形成于基底内形成的浅沟槽结构，通过所述浅沟槽结构定出多个平行交错设置的多个有源区，且所述浅沟槽结构内填充有绝缘材料以形成浅沟槽隔离结构。所述衬底100还包括字线结构，所述字线结构为埋入式字线结构，该埋入式字线结构的延伸方法与所述位线结构900的延伸方向交叉。另外，所述字线结构还可以形成于所述基底的表面。
在其中一个实施例中，在所述位线结构900中，位于所述位线接触孔200内的所述位线的宽度大于位于所述位线接触孔200外的所述位线的宽度。
所述位线的宽度，即为在垂直于所述衬底的方向上所述位线的投影的宽度。本实施例中位于所述位线接触孔200内的所述导电金属层400底部的宽度为d1，位于所述位线接触孔200外的所述导电金属层400的宽度d2,其中d1＞d2。当宽度d1值比较大时，位于其下方的非金属导电层300的宽度也随之变大，因此处于位线接触孔200内的位线(包括所述导电金属层和所述非金属导电层)的整体宽度增大，非金属导电层与有源区之间的接触面积增大，二者之间的接触电阻随之减小。并且，通过细化位线接触孔200外的所述导电金属层400，可减小其下方非金属导电层300的宽度，增大节点接触窗与有源区的接触面积，降低接触窗与有源区之间的接触电阻。
在其中一个实施例中，所述半导体结构的制作方法还包括：
在形成所述位线接触孔200和所述非金属导电层300之前，形成覆盖所述衬底100表面的介电层600。
请参见图2，通过沉积工艺在所述衬底100表面沉积介电材料，以形成所述介电层600，所述介电层600覆盖所述衬底100的表面。所述介电材料可以包括氧化硅、氧氮化硅、无定形硅，无定形碳等任一介电材料或者其任意组合。其中，所述沉积工艺包括所述沉积工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。
在形成介电层600后，一般来讲下一步即制作位线接触孔200，而本发明为节省制作成本和简化制作工艺，将形成位线接触孔的步骤与制作非金属导电层的步骤相结合。在其中一个实施例中，所述形成位线接触孔200和非金属导电层300，包括：
在所述衬底100上形成第一子非金属导电材料层310a；
对所述第一子非金属导电材料层310a和所述衬底100进行刻蚀以形成所述位线接触孔200，保留的所述第一子非金属导电材料层310a作为所述第一子非金属导电层310；
形成第二子非金属导电层320，所述第二子非金属导电层320填充所述位线接触孔200，且其顶部低于所述第一子非金属导电层310的顶部，所述第一子非金属导电层310与所述第二子非金属导电层320共同构成所述非金属导电层300。
请参见图3，本实施例中形成位线接触孔200和非金属导电层300的过程具体包括：
步骤一，通过沉积工艺沉积非金导电材料，例如多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，以形成第一子非金属导电材料层300a，所述第一子非金属导电材料层310a完全覆盖所述衬底100表面,请参见图3。
步骤二，对所述第一子非金属导电材料层310a和所述衬底100进行刻蚀以形成所述位线接触孔200，保留的所述第一子非金属导电材料层310a作为所述第一子非金属导电层310。请参见图4和图5，在其中一个实施例中，所述对所述第一子非金属导电材料层310a和所述衬底100进行刻蚀以形成所述位线接触孔200，包括：在所述第一子非金属导电材料层310a上形成第一硬掩膜层，所述第一硬掩膜层中具有第一图形化目标图案，所述第一图形化目标图案定义出了所述位线接触孔200；基于所述第一硬掩膜层对所述第一子非金属导电材料层310a和所述衬底100进行刻蚀，形成所述位线接触孔200。
本实施例中，形成第一硬掩膜层700的过程具体包括：在所述第一子非金属导电材料层310a表面依次形成第一硬掩膜材料层710和第一有机掩膜材料层720，其中，利用氧化硅等绝缘材料形成所述第一硬掩膜材料层710，利用含硅有机材料形成所述第一有机掩膜材料层720，形成具有第一硬掩膜材料层710和第一有机掩膜材料层720的第一硬掩膜层70；然后，在所述第一有机掩膜材料层720上涂覆一层光刻胶，形成第一光刻胶层(未图示)，并通过光刻工艺图形化所述第一光刻胶层，图形化后的所述第一光刻胶层具有定义位线结构900的第一图形化目标图案；最后，以及所述第一光刻胶层为掩膜板，对第一硬掩膜材料层710和第一有机掩膜材料层720进行刻蚀，将所述第一图形化目标图案转移到第一硬掩膜层700。此外，在形成位线结构900后，去除所述第一有掩膜机材料层720和所述第一光刻胶层,仅保留所述第一硬掩膜材料层作为所述第一硬掩膜层。
步骤三，所述形成第二子非金属导电层320。在其中一个实施例中，形成第二子非金属导电层320的步骤包括：
形成第二子非金属导电材料层320a，所述第二子非金属导电材料层320a填充所述位线接触孔200且覆盖所述第一硬掩膜层700的表面；
基于所述第一硬掩膜层700对所述第二子非金属导电材料层320a进行刻蚀，直至所述第一子非金属导电材料层310a的顶部高于所述第二子非金属导电材料层320a的顶部，且所述第一子非金属导电材料层310a的顶部与所述第二子非金属导电材料层320a的顶部的之间的高度差等于预设值，将保留的所述第二子非金属导电材料层320a作为所述第二子非金属导电层320。
本实施例中形成第二子非金属导电层320的过程包括：
1)首先，请参见图6，通过沉积工艺沉积非金导电材料，例如多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，以形成第二子非金属导电材料层320a，所述第二子非金属导电材料层320a完全覆盖所述第一硬掩膜材料层710的表面，且填充所述位线接触孔200。本实施例中，第一子非金属导电材料层310a和第二子非金属导电材料层320a均采用多晶硅材料制作，以便于物料管理，降低生产成本。
2)其次，请参见图7，基于所述第一硬掩膜材料层710对所述形成第二子非金属导电材料层320a进行刻蚀，直至完全去除所述位于所述第一硬掩膜材料层710上表面的第二子非金属导电材料层320a，所述第一子非金属导电材料层310a的顶部高于所述第二子非金属导电材料层320a的顶部，且所述第一子非金属导电材料层310a的顶部与所述第二子非金属材料层320a的顶部的之间的高度差等于预设值，保留的所述第二子非金属导电材料层320a作为所述第二子非金属导电层320。其中，所述第一子非金属导电层310和所述第二子非金属导电层320构成深度等于预设值的第一开口K1，第一开口K1与所述位线接触孔200对齐。此外，由于是利用同一硬掩膜层，即使用第一硬掩膜材料层710为掩膜进行刻蚀形成所述位线接触孔200和所述第二子非金属导电材料层320a，因此本实施例中所述第一开口K1的宽度等于所述位线接触孔的宽度。并且，将形成位线接触孔200和形成非金属导电层300的过程相结合，利用同一硬掩膜层为掩膜进行刻蚀，有利于简化工艺，降低生产成本。在其它一些实施例中，还可以分步骤形成所述位线接触孔200和非金属导电层300，例如先形成位线接触孔；然后再形成填充位线接触孔并覆盖所述衬底表面的非晶硅材料层，并通过回刻蚀形成第一开口K1。
步骤四，利用化学机械研磨工艺去除所述第一硬掩膜材料层710，请参见图8。
在其它一些实施例中，还可以利用具有不同刻蚀比的非金属导电材料形成所述第二子非金属导电层320，具体过程包括：
步骤一，通过化学机械研磨工艺先除去第一硬掩膜材料层710。
步骤二，沉积非金属导电材料形成第二子非金属导电材料层320a，第二子非金属导电材料层320a覆盖所述第一子非金属导电层310，且填满所述位线接触孔200；此外，第一子非金属导电材料层310a与第二子非金属导电材料层320a的材质不同，例如，第一子非金属导电材料层320a采用多晶硅制作，第二子非金属导电材料层320a采用半导体氧化物制作，其中半导体氧化物的刻蚀速率大于所述多晶硅的刻蚀速率(比如，在一定的刻蚀条件下，半导体氧化物的刻蚀速率与所述多晶硅的刻蚀速率比值大于10)。
步骤三，基于第一子非金属导电材料层310a与第二子非金属导电材料层320a的刻蚀比，对第一子非金属导电材料层310a和所述第二子非金属导电材料层320a进行刻蚀，直至所述第一子非金属导电材料层310a的顶部高于所述第二子非金属导电材料层320a的顶部，且所述第一子非金属导电材料层310a的顶部与所述第二子非金属导电材料层320a的顶部的之间的高度差等于预设值，形成所述第一开口K1。
请参见图9，在形成位线接触孔和非金属导电层后，下一步需要制作导电金属层，在其中一个实施例中，形成所述导电金属层400的步骤包括：
形成金属阻挡材料层410，所述金属阻挡材料层410覆盖所述非金属导电层300表面；
形成金属材料层420，所述金属材料层420覆盖所述金属阻挡材料层410的表面。
本实施例中，所述导电金属层400为叠层结构，包括由下至上依次设置的金属阻挡材料层410和金属材料层420。金属阻挡材料层410和金属材料层420可以通过将氮化钛、钛、硅化钨、氮化钨中的任一中或任意组合以及钨层叠来形成；其中，利用氮化钛、钛、硅化钨、氮化钨以及氮化钨硅中的一种或任意组合形成所述金属阻挡材料层410。此外，还可以选用其它金属、金属氮化物、金属硅化物以及金属硅氮化形成所述导电金属层400。
在其中一个实施例中，利用原子层沉积技术形成所述导电金属层400。可以理解，原子层沉积技术是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法，相对于普通的化学沉积，利用原子层沉积技术形成的导电金属层400其表面具有极均匀的膜厚和一致性，且能够直接形成第二开口K2，所述第二开口K2位于所述第一开口K1的上方。在其它一些实施例中，还可以利用其它化学沉积工艺先形成导电金属材料层420，然后通过回刻蚀对导电金属材料层420进行刻蚀，形成具有第二开口K2的导电金属层400。另外，还可以不形成所述第二开口K2。本实施例中，利用原子层沉积技术形成导电金属层时，由于第一开口K1的侧壁上也形成有金属阻挡材料层410和金属材料层420，因此第二开口K2的宽度略小于所述第一开口K1的宽度。
在其中一个实施例中，形成覆盖所述导电金属层400表面的绝缘层500的过程主要包括：通过沉积氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料以形成绝缘层500，所述绝缘层500覆盖所述金属材料层420的表面，并填充所述第二开口K2。此外，为降低位线与电容接触线之间的漏电概率，通常会增加绝缘层500的厚度来改善这一现象，因此本实施例中绝缘层500的厚度远大于导电金属层400和/或非金属导电层300的厚度。
在其中一个实施例中，对所述绝缘层500、所述导电金属层400和所述非金属导电层300进行刻蚀，形成位线结构900，包括：
在所述绝缘层500上形成第二硬掩膜层800，所述第二硬掩膜层800中具有第二图形化目标图案，所述第二图形化目标图案定义出了所述位线结构900；
以所述导电金属层400为刻蚀停止层，利用所述第二硬掩膜层800为掩膜对所述绝缘层500进行刻蚀，将所述第二图形化目标图案转移到所述绝缘层500；
去除所述第二硬掩膜层800；
以所述绝缘层500为掩膜，对所述导电金属层400和所述非金属导电层300进行刻蚀，形成所述位线结构900。
本实施例中通过刻蚀所述绝缘层500、所述导电金属层400和所述非金属导电层300以形成位线结构900的主要过程包括：
1)请参见图10，形成第二硬掩膜层800。本实施例中，通过自对准双重成像技术形成所述第二硬掩膜层800。形成过程主要包括：首先，在所述绝缘层500表面依次沉积非晶碳材料、氮氧化硅材料和氧化物材料，形成第二有机掩膜材料层810、第二硬掩膜材料层820和牺牲材料层(未图示)；在牺牲材料层上涂覆一层光刻胶，形成第二光刻胶层，并利用光刻工艺将掩膜板上的图形转移到所述牺牲材料层。其次，使用原子层沉积技术在所述牺牲材料层的表面沉积硬掩膜材料，形成第三硬掩膜材料层，在对所述第三硬掩膜材料层进行回刻蚀，保留位于所述牺牲材料层侧壁上的第三硬掩膜材料层830，作为所述第二图形化目标图案以定义出所述位线结构900。然后，将所述第二图形化目标图依次转移到所述第二硬掩膜材料层820和第二有机掩膜材料层810。最后，去掉所述第三硬掩膜材料层830，形成包含第二硬掩膜材料层820和第二有机掩膜材料层810的所述第二硬掩膜层800。
2)请参见图11，以所述导电金属层400为刻蚀停止层，利用所述第二硬掩膜层800为掩膜对所述绝缘层500进行刻蚀，将所述第二图形化目标图案转移到所述绝缘层500。本实施例，使用含氟刻蚀对绝缘层500进行刻蚀，所述含氟刻蚀气体包括八氟环丁烷、八氟环戊烯和六氟丁二烯中的一种或多种。在刻蚀完绝缘层500后，去除所述第二硬掩膜层800。
3)请参见图12，以所述绝缘层500为掩膜，对所述导电金属层400和所述非金属导电层300进行刻蚀，形成所述位线结构900。本实施例中，对所述导电金属层400和所述非金属导电层300进行刻蚀过程主要包括：
首先，以所述金属阻挡材料层410为刻蚀停止层，利用所述绝缘层500为掩膜对所述金属材料层420进行刻蚀，将第二图形化目标图案转移到所述金属材料层420；本实施例，采用钨制作所述金属材料层420，因此该步骤中，可利用包含六氟化硅的刻蚀气体对所述金属材料层420进行刻蚀。
其次，以所述非金属导电层300为刻蚀阻挡层，利用所述绝缘层500为掩膜对所述金属阻挡材料层410进行刻蚀，将第二图形化目标图案转移到所述金属阻挡材料层410；本实施例，采用氮化硅制作所述金属阻挡材料层410。
然后，利用所述绝缘层500为掩膜对所述非金属导电层300进行刻蚀，将第二图形化目标图案转移到所述非金属导电层300。本实施例中，采用多晶硅材料形成所述非金属导电层300，采用氯气刻蚀非金属导电层300，由于小分子的氯气更容易进入位线接触孔200，因此可缩短非金属导电层300的刻蚀时间，保证刻蚀后的非金属导电层300具有良好的形状和较大的宽度。在刻蚀完成后，所述非金属导电层300的截面形状为梯形，该形状的非金属导电层300可为位于其上方的导电金属层和绝缘层提供良好的支撑作用，降低位线结构900发生坍塌的风险。
基于同一发明构思，本发明实施例还提供了一种半导体结构，所述半导体结构是利用上述任一实施例所述的制作方法形成的。请继续参见图12，所述半导体结构包括衬底100和位线结构900。
所述衬底100具有位线接触孔200，多个所述位线接触孔200。
所述位线结构900包括由下至上叠层设置的非金属导电层300、导电金属层400和绝缘层500，其中所述非金属导电层300依次交替位于所述半导体衬底100表面和所述位线接触孔200的底部；其中，所述导电金属层400和所述非金属导电层300共同构成位线，位于所述位线接触孔内的所述位线的宽度不小于位于所述位线接触孔外的所述位线的宽度。
可以理解，本实施例中是利用上述实施例提供的方法制作形成的，由于在制作形成过程中通过形成具有第一开口K1的非金属导电层300和具有第二开口K2的导电金属层400，使得在通过刻蚀形成位线结构900的过程，增大了对位于位线接触孔200外的导电金属层400的刻蚀时长，使得位于位线接触孔200外的导电金属层400的宽度不大于位于位线接触孔200内的导电金属层400底部的宽度，有利于增大节点接触窗和位线结构900与有源区的接触面积，降低节点接触电阻和位线接触电阻，提高半导体结构的品质。
本实施例中，所述衬底100包括基底和形成于基底内形成的浅沟槽结构，通过所述浅沟槽结构定出多个平行交错设置的多个有源区，且所述浅沟槽结构内填充有绝缘材料以形成浅沟槽隔离结构。所述衬底100还包括字线结构，所述字线结构为埋入式字线结构，该埋入式字线结构的延伸方法与所述位线结构900的延伸方向交叉。另外，所述字线结构还可以形成于所述基底的表面。
在其中一个实施例中，在所述位线结构900中，位于所述位线接触孔200内的所述导电金属层400底部的宽度大于位于所述位线接触孔200外的所述导电金属层400的宽度。
本实施例中位于所述位线接触孔200内的所述导电金属层400底部的宽度为d1，位于所述位线接触孔200外的所述导电金属层400的宽度d2,其中d1＞d2。当宽度d1值比较大时，位于其下方的非金属导电层300的宽度也随之变大，因此处于位线接触孔200内的位线的整体宽度增大，位线与有源区之间的接触面积增大，二者之间的位线接触电阻随之减小。并且，通过细化位线接触孔200外的所述导电金属层400，可减小其下方非金属导电层300的宽度，增大节点接触窗与有源区的接触面积，降低节点接触电阻。
在其中一个实施例中，所述半导体结构还包括介电层600，所述介电层600位于所述衬底100的表面与所述非金属导电层300之间。本实施例中，通过介电层600将字线结构与位线结构隔离。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种半导体结构的制作方法，其特征在于，包括：
提供衬底；
形成位线接触孔和非金属导电层，所述位线接触孔位于所述衬底内，所述非金属导电层覆盖所述衬底的表面且填充所述位线接触孔，所述非金属导电层中形成第一开口，所述第一开口与所述位线接触孔对齐；
形成导电金属层，所述导电金属层覆盖所述非金属导电层的表面；
形成覆盖所述导电金属层表面的绝缘层；
对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀，形成位线结构；
其中，所述导电金属层和所述非金属导电层共同构成位线，位于所述位线接触孔内的所述位线的宽度大于位于所述位线接触孔外的所述位线的宽度。
2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述形成位线接触孔和非金属导电层，包括：
在所述衬底上形成第一子非金属导电材料层；
对所述第一子非金属导电材料层和所述衬底进行刻蚀以形成所述位线接触孔，保留的所述第一子非金属导电材料层作为第一子非金属导电层；
形成第二子非金属导电层，所述第二子非金属导电层填充所述位线接触孔，且其顶部低于所述第一子非金属导电层的顶部，所述第一子非金属导电层与所述第二子非金属导电层共同构成所述非金属导电层。
3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述对所述第一子非金属导电材料层和所述衬底进行刻蚀以形成所述位线接触孔，包括：
在所述第一子非金属导电材料层上第一硬掩膜层，所述第一硬掩膜层中具有第一图形化目标图案，所述第一图形化目标图案定义出了所述位线接触孔；
基于所述第一硬掩膜层对所述第一子非金属导电材料层和所述衬底进行刻蚀，形成所述位线接触孔。
4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述形成第二子非金属导电层，包括：
形成第二子非金属导电材料层，所述第二子非金属导电材料层填充所述位线接触孔且覆盖所述第一硬掩膜层的表面；
基于所述第一硬掩膜层对所述第二子非金属导电材料层进行刻蚀，直至所述第一子非金属导电材料层的顶部与所述第二子非金属导电材料层的顶部的之间的高度差等于预设值，保留的所述第二子非金属导电材料层作为所述第二子非金属导电层。
5.如权利要求1所述的半导体结构的制作方法，其特征在于，利用原子层沉积技术形成所述导电金属层。
6.如权利要求1所述的半导体结构的制作方法，其特征在于，形成所述导电金属层的步骤包括：
形成金属阻挡材料层，所述金属阻挡材料层覆盖所述非金属导电层表面；
形成金属材料层，所述金属层覆盖所述金属阻挡材料层的表面。
7.如权利要求1所述的半导体结构的制作方法，其特征在于，对所述绝缘层、所述导电金属层和所述非金属导电层进行刻蚀以形成所述位线结构，包括：
在所述绝缘层上形成第二硬掩膜层，所述第二硬掩膜层中具有第二图形化目标图案，所述第二图形化目标图案定义出所述位线结构；
以所述导电金属层为刻蚀停止层，利用所述第二硬掩膜层为掩膜对所述绝缘层进行刻蚀，将所述第二图形化目标图案转移到所述绝缘层；
去除所述第二硬掩膜层；
以所述绝缘层为掩膜，对所述导电金属层和所述非金属导电层进行刻蚀，形成所述位线结构。
8.如权利要求7所述的半导体结构的制作方法，其特征在于，所述以所述绝缘层为掩膜，对导电金属层和非金属导电层进行刻蚀，包括：
以所述金属阻挡材料层为刻蚀停止层，利用所述绝缘层为掩膜对所述金属材料进行刻蚀，将所述第二图形化目标图案转移到所述导电金属层；
以所述非金属导电层为刻蚀阻挡层，利用所述绝缘层为掩膜对所述金属阻挡材料层进行刻蚀，将所述第二图形化目标图案转移到所述金属阻挡材料层；
利用所述绝缘层为掩膜对所述非金属导电层进行刻蚀，将所述第二图形化目标图案转移到所述非金属导电层。
9.如权利要求1所述的半导体结构的制作方法，其特征在于，采用多晶硅材料制作所述非金属导电层。
10.如权利要求9所述的半导体结构的制作方法，其特征在于，利用包含Cl2的刻蚀气体对所述非金属导电层进行刻蚀。
11.如权利要求1所述的半导体结构的制作方法，其特征在于，还包括：
在形成所述位线接触孔和所述非金属导电层之前，形成覆盖所述衬底表面的介电层。
12.一种半导体结构，其特征在于，所述半导体结构由权利要求1所述的半导体结构的制作方法制作得到，所述半导体结构包括：
衬底，具有位线接触孔；
位线结构，包括由下至上叠层设置的非金属导电层、导电金属层和绝缘层，其中所述非金属导电层依次交替的位于所述衬底的表面和所述位线接触孔的底部；
其中，所述导电金属层和所述非金属导电层共同构成位线，位于所述位线接触孔内的所述位线的宽度大于位于所述位线接触孔外的所述位线的宽度。
13.如权利要求12所述的半导体结构，其特征在在于，还包括介电层，所述介电层位于所述衬底的表面与所述非金属导电层之间。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010684751.5A CN113948473B (zh) | 2020-07-16 | 2020-07-16 | 半导体结构及其制作方法 |
| EP21843091.6A EP4163975A4 (en) | 2020-07-16 | 2021-06-18 | SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF |
| PCT/CN2021/100787 WO2022012263A1 (zh) | 2020-07-16 | 2021-06-18 | 半导体结构及其制作方法 |
| US17/399,062 US11930635B2 (en) | 2020-07-16 | 2021-08-11 | Semiconductor structure and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010684751.5A CN113948473B (zh) | 2020-07-16 | 2020-07-16 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113948473A CN113948473A (zh) | 2022-01-18 |
| CN113948473B true CN113948473B (zh) | 2024-05-21 |
Family
ID=79326808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010684751.5A Active CN113948473B (zh) | 2020-07-16 | 2020-07-16 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113948473B (zh) |
| WO (1) | WO2022012263A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118119175A (zh) * | 2022-11-24 | 2024-05-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339829A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN103579117A (zh) * | 2012-07-26 | 2014-02-12 | 爱思开海力士有限公司 | 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构 |
| CN210296375U (zh) * | 2019-09-17 | 2020-04-10 | 福建省晋华集成电路有限公司 | 半导体器件、存储器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120128518A (ko) * | 2011-05-17 | 2012-11-27 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR102235611B1 (ko) * | 2014-06-13 | 2021-04-02 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 |
| KR102283813B1 (ko) * | 2014-12-04 | 2021-08-03 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN108257958A (zh) * | 2016-12-29 | 2018-07-06 | 联华电子股份有限公司 | 动态随机存取存储器的位线栅极结构及形成方法 |
| CN110690193A (zh) * | 2019-09-30 | 2020-01-14 | 福建省晋华集成电路有限公司 | 半导体存储器件及工艺方法 |
-
2020
- 2020-07-16 CN CN202010684751.5A patent/CN113948473B/zh active Active
-
2021
- 2021-06-18 WO PCT/CN2021/100787 patent/WO2022012263A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339829A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN103579117A (zh) * | 2012-07-26 | 2014-02-12 | 爱思开海力士有限公司 | 制造包括含硅层和含金属层的半导体器件的方法和半导体器件的导电结构 |
| CN210296375U (zh) * | 2019-09-17 | 2020-04-10 | 福建省晋华集成电路有限公司 | 半导体器件、存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113948473A (zh) | 2022-01-18 |
| WO2022012263A1 (zh) | 2022-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3651204B1 (en) | Three-dimensional memory device containing non-epitaxial support pillars in the support openings | |
| US9799670B2 (en) | Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof | |
| KR100322218B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100716641B1 (ko) | 비정질카본층을 이용한 실린더형 캐패시터 제조 방법 | |
| US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| WO2022012243A1 (zh) | 半导体结构及其制作方法 | |
| CN113948473B (zh) | 半导体结构及其制作方法 | |
| CN116546814B (zh) | 半导体结构及其形成方法、存储器 | |
| CN112652623B (zh) | 半导体器件的制作方法 | |
| CN114078773A (zh) | 电容器结构及其制作方法、存储器 | |
| CN114068811A (zh) | 电容器结构及其制作方法、存储器 | |
| KR20110078020A (ko) | 필린더형 전하저장전극을 구비한 반도체장치 제조 방법 | |
| CN111106106A (zh) | 半导体器件制造方法与半导体器件 | |
| JP7462064B2 (ja) | 半導体構造及び半導体構造の製造方法 | |
| CN111106113A (zh) | 半导体器件的制造方法、半导体器件 | |
| US20060141699A1 (en) | Method for fabricating semiconductor memory device | |
| CN113764579B (zh) | 电容器结构及其制作方法、存储器 | |
| CN115312464A (zh) | 存储器件、半导体结构及其形成方法 | |
| US11930635B2 (en) | Semiconductor structure and method of manufacturing same | |
| TW201714254A (zh) | 記憶體裝置及其製造方法 | |
| CN113497129A (zh) | 半导体结构及其制作方法 | |
| US6825094B2 (en) | Method for increasing capacitance of deep trench capacitors | |
| CN116133366B (zh) | 半导体结构及其制备方法 | |
| US12004342B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |