CN108257958A - 动态随机存取存储器的位线栅极结构及形成方法 - Google Patents

动态随机存取存储器的位线栅极结构及形成方法 Download PDF

Info

Publication number
CN108257958A
CN108257958A CN201611246141.7A CN201611246141A CN108257958A CN 108257958 A CN108257958 A CN 108257958A CN 201611246141 A CN201611246141 A CN 201611246141A CN 108257958 A CN108257958 A CN 108257958A
Authority
CN
China
Prior art keywords
layer
random access
bit line
access memory
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611246141.7A
Other languages
English (en)
Inventor
吴姿锦
刘玮鑫
陈意维
陈美玲
张家隆
张景翔
李瑞珉
郑存闵
卢琳蓁
邹世芳
张凯钧
蔡志杰
陈姿洁
吴佳臻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201611246141.7A priority Critical patent/CN108257958A/zh
Priority to US15/854,825 priority patent/US20180190662A1/en
Publication of CN108257958A publication Critical patent/CN108257958A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Abstract

本发明公开一种形成动态随机存取存储器的位线栅极结构及形成方法，该形成方法包含有形成一硬掩模层于一金属堆叠结构上，其中硬掩模层是以一化学气相沉积制作工艺形成，且化学气相沉积制作工艺先通入氮气再通入氨气。另外，本发明更提供一种以此方法形成的动态随机存取存储器的位线栅极结构，包含有一金属堆叠结构以及一硬掩模。金属堆叠结构由下至上包含一多晶硅层、一钛层、一氮化钛层、一第一氮化钨层、一钨层以及一第二氮化钨层。硬掩模设置于金属堆叠结构上。

Description

动态随机存取存储器的位线栅极结构及形成方法
技术领域
本发明涉及一种动态随机存取存储器的位线栅极结构及形成方法，且特别是涉及一种依序通入氮气及氨气形成硬掩模层的动态随机存取存储器的位线栅极结构及形成方法。
背景技术
随机存取存储器(RAM：Random Access Memory)使用时可以读取数据也可以写入数据，当电源关闭以后数据立刻消失。由于随机存取存储器的数据更改容易，所以一般应用在个人电脑做为暂时存储数据的存储器。随机存取存储器又可以细分为「动态(Dynamic)」与「静态(Static)」两种。
「静态随机存取存储器(SRAM：Static RAM)」是以6个晶体管来存储1个位(1bit)的数据，而且使用时不需要周期性地补充电源来保持存储的内容，故称为「静态(Static)」。静态随机存取存储器的构造较复杂(6个晶体管存储1个位的数据)使得存取速度较快，但是成本也较高，因此一般都制作成对容量要求较低但是对速度要求较高的存储器，例如：个人电脑的中央处理器(CPU)内建256KB或512KB的快取存储器(Cache Memory)。
「动态随机存取存储器(DRAM：Dynamic RAM)」是以1个晶体管加上1个电容来存储1个位(1bit)的数据，而且使用时必须要周期性地补充电源来保持存储的内容，故称为「动态(Dynamic)」。动态随机存取存储器构造较简单(1个晶体管加上1个电容来存储1个位的数据)使得存取速度较慢(电容充电放电需要较长的时间)，但是成本也较低，因此一般都制作成对容量要求较高但是对速度要求较低的存储器，例如：个人电脑主机板上通常使用的主存储器(main memory)。
承上，快取存储器是用来存储一些经常使用到的信息，把这些经常用到的信息放在速度较快的快取存储器中可以使中央处理器很快的取得这些信息，而不需要再到速度较慢的主存储器中去寻找，如此一来可使中央处理器处理的速度加快。因此，中央处理器的速度决定了电脑运算数据及处理信息的快慢，而主存储器的容量则决定了电脑可以存储信息的多寡。
发明内容
本发明提出一种动态随机存取存储器的位线栅极结构及形成方法，其以先通入氮气再通入氨气的化学气相沉积制作工艺形成硬掩模层，故可减少氮化硬掩模层下方的金属层，进而减少金属层与硬掩模层之间的电阻。
本发明提供一种形成动态随机存取存储器的位线栅极结构的方法，包含有形成一硬掩模层于一金属堆叠结构上，其中硬掩模层是以一化学气相沉积制作工艺形成，且化学气相沉积制作工艺先通入氮气(N2)再通入氨气(NH3)。
本发明提供一种动态随机存取存储器的位线栅极结构，包含有一金属堆叠结构以及一硬掩模。金属堆叠结构由下至上包含一多晶硅层、一钛层、一氮化钛层、一第一氮化钨层、一钨层以及一第二氮化钨层。硬掩模设置于金属堆叠结构上。
基于上述，本发明提出一种动态随机存取存储器的位线栅极结构及形成方法，其以先通入氮气(N2)再通入氨气(NH3)的一化学气相沉积制作工艺形成一硬掩模层，故可减少氮化硬掩模层下方的一金属层，因而减少由氮化金属层而形成的第二氮化钨层的厚度以及具有的氮比例，进而降低金属层与硬掩模层之间的电阻。
附图说明
图1-图4为本发明较佳实施例形成动态随机存取存储器的位线栅极结构的方法示意图；
图5为本发明较佳实施例的动态随机存取存储器中的氮化钨层的氮比例与电阻率的关系图。
主要元件符号说明
2 氧化硅层 4 氮化硅层
6 氧化硅层 110 基底
120 非晶硅层 120’ 非晶硅层
132 钛层 132’ 钛层
134 氮化钛层 134’ 氮化钛层
136 第一氮化钨层 136’ 第一氮化钨层
137 钨硅层 137’ 钨硅层
138 钨层 138’ 钨层
140 硬掩模层 140’ 硬掩模层
142 第一氮化层 142’ 第一氮化层
144 第二氮化层 144’ 第二氮化层
150 第二氮化钨层 150’ 第二氮化钨层
A 存储区(存储器区) G 埋入式栅极结构
L 位线栅极结构 L’ 位线栅极结构
M 金属堆叠结构 M’ 金属堆叠结构
P1 化学气相沉积制作工艺 P2 化学气相沉积制作工艺
t 厚度 t1 厚度
t2 厚度 t3 厚度
t4 厚度
具体实施方式
图1-图4为本发明较佳实施例形成动态随机存取存储器的位线栅极结构的方法示意图，其中图1-图3与图4为互相垂直的剖视图，如图1-图3为沿x方向的剖面示意图，则图4为图1-图3的BB’线段沿y方向的剖面示意图。
如图1所示，首先提供一基底110，基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。为清楚揭示本发明，第1-4图仅绘示基底110的一存储区A，但本发明不以此为限。存储区A可连接半导体元件的其他区域，例如一逻辑区(未绘示)等，其中存储区A可用来制备具有凹入式栅极的随机动态处理存储器(dynamic random access memory,DRAM)元件，而逻辑区(未绘示)则可用来制备例如金属氧化物半导体晶体管等主动元件。另外，在存储区A以及逻辑区(未绘示)之间的基底110中可设置至少一浅沟隔离(shallow trench isolation,STI)(未绘示)用来隔开设置于存储区A与逻辑区(未绘示)的元件。
详细而言，存储区A的基底110中可设置多个埋入式栅极结构G。
覆盖存储区A的基底110表面的绝缘材料可例如包含多个氧化硅层2、氮化硅层4以及氧化硅层6等，但本发明不以此为限。
接着，形成一位线栅极结构L于基底110上，其中位线栅极结构L较佳设置于存储区A的基底110上并同时覆盖多个埋设于基底110内的埋入式栅极结构G。形成位线栅极结构L的方法可例如全面性堆叠多个材料层于基底110上，其中材料层由下至上可包含一非晶硅层120以及一金属堆叠结构M，但本发明不以此为限。金属堆叠结构M又可包含由下至上堆叠的一钛层132、一氮化钛层134、一第一氮化钨层136以及一钨层138。再者，金属堆叠结构M可更选择性包含一钨硅层137于氮化钛层134以及第一氮化钨层136之间。
接续，请参阅图2-图3，形成一硬掩模层140于金属堆叠结构M上。在本实施例中，硬掩模层140为一氮化层，但本发明不以此为限。以本发明的方法，是以一化学气相沉积(chemical vapor deposition,CVD)制作工艺形成硬掩模层140，其中此化学气相沉积制作工艺是以先后通入不同气体进行，用于达到所需的硬掩模层140并同时避免污染在硬掩模层140下方的金属堆叠结构M。详细而言，硬掩模层140由下至上可包含堆叠的一第一氮化层142以及一第二氮化层144。如图2所示，可先以通入氮气(N2)的一化学气相沉积制作工艺P1形成第一氮化层142。本实施例是以通入氮气(N2)的化学气相沉积制作工艺P1形成第一氮化层142，但在其他实施例中也可以通入其他惰性气体的化学气相沉积制作工艺形成第一氮化层。接着，如图3所示，再以通入氨气(NH3)的一化学气相沉积制作工艺P2形成第二氮化层144。在一较佳实施例中，第一氮化层142以及第二氮化层144是以原位(in-situ)形成，以提升制作工艺效率并防止污染第一氮化层142。例如，可在同一腔体进行化学气相沉积制作工艺P1以及化学气相沉积制作工艺
P2，以形成第一氮化层142以及第二氮化层144，但本发明不以此为限。
值得注意的是，当进行化学气相沉积制作工艺P1形成第一氮化层142的同时，钨层138的表面也会被氮化而形成一第二氮化钨层150，如图2所示。当进行化学气相沉积制作工艺P2形成第二氮化层144时，已形成的第一氮化层142则可防止金属堆叠结构M被进一步氮化。相较于以通入活性较大的气体(例如氨气(NH3))的化学气相沉积制作工艺形成第一氮化层，本发明以通入氮气(N2)(或者其他惰性气体)的化学气相沉积制作工艺P1形成第一氮化层142可降低第一氮化层142下方的金属堆叠结构M的氮化程度，尤其是金属堆叠结构M顶层钨层138的氮化程度。换言之，以氮化钨层138而形成的第二氮化钨层150的厚度会减少，且第二氮化钨层150的氮比例也会降低，进而降低金属堆叠结构M与硬掩模层140的电阻。如图5所示，当第二氮化钨层150的氮比例越高，则电阻率越大。并且，当第二氮化钨层150的氮比例高于约50％时，电阻率骤升。因此，第二氮化钨层150较佳具有的氮比例小于50％。再者，相较之下，第二氮化钨层150的氮比例大于第一氮化钨层136的氮比例，但第一氮化钨层136的一厚度t3大于第二氮化钨层150的一厚度t4，但本发明不以此为限。
由于通入氮气(N2)的化学气相沉积制作工艺P1形成第一氮化层142的速度缓慢，因而接续改以通入氨气(NH3)的化学气相沉积制作工艺P2形成第二氮化层144以加快沉积速度。因为通入氨气(NH3)的化学气相沉积制作工艺P2较通入氮气(N2)的化学气相沉积制作工艺P1氮化金属堆叠结构M的程度高得多，本发明仅需先形成足够厚度的第一氮化层142，以防止形成第二氮化层144时氮化第二氮化钨层150即可。在一较佳的实施例中，第一氮化层142的一厚度t1为硬掩模层140的一厚度t的10％，而第二氮化层144的一厚度t2为硬掩模层140的厚度t的90％。如此一来，可兼顾制作工艺效率以及结构品质。
然后，进行一图案转移制作工艺，例如可利用一图案化光致抗蚀剂(图未示)为掩模去除部分上述的位线栅极结构L，以于基底110上形成由图案化的位线栅极结构L所构成的一位线栅极结构L’，如图4。位线栅极结构L’可包含一非晶硅层120’以及一金属堆叠结构M’，其中金属堆叠结构M’又可包含由下至上堆叠的一钛层132’、一氮化钛层134’、一第一氮化钨层136’、一钨层138’。再者，金属堆叠结构M’可更选择性包含一钨硅层137’于氮化钛层134’以及第一氮化钨层136’之间。一硬掩模层140’则堆叠于金属堆叠结构M’上，且硬掩模层140’可包含一第一氮化层142’以及一第二氮化层144’。
综上所述，本发明提出一种动态随机存取存储器的位线栅极结构及形成方法，其以先通入氮气再通入氨气的化学气相沉积制作工艺形成硬掩模层，故可减低氮化硬掩模层下方的一金属层，进而减少金属层与硬掩模层之间的电阻。较佳者，硬掩模层可例如为一氮化层，而形成硬掩模层的方法，可以先通入氮气的一化学气相沉积制作工艺形成一第一氮化层，再以通入氨气的一化学气相沉积制作工艺形成一第二氮化层。以通入氮气(N2)(或者其他惰性气体)的化学气相沉积制作工艺形成第一氮化层可降低第一氮化层下方的金属堆叠结构的氮化程度，意即在金属堆叠结构顶层的钨层表面所形成的一第二氮化钨层的厚度会减少，且第二氮化钨层的氮比例也会减少，进而降低电阻。较佳者，第二氮化钨层较佳具有的氮比例小于50％。
再者，通入氮气的化学气相沉积制作工艺与通入氨气的化学气相沉积制作工艺较佳原位形成，以提升制作工艺效率并防止污染。再者，第一氮化层的一厚度较佳为氮化层的一厚度的10％，而第二氮化层的一厚度为氮化层的厚度的90％，如此可兼顾制作工艺效率以及结构品质。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种形成动态随机存取存储器的位线栅极结构的方法，包含有：
形成一硬掩模层于一金属堆叠结构上，其中该硬掩模层是以一化学气相沉积制作工艺形成，且该化学气相沉积制作工艺先通入氮气再通入氨气。
2.如权利要求1所述的形成动态随机存取存储器的位线栅极结构的方法，其中该金属堆叠结构由下而上包含钛层、氮化钛层、第一氮化钨层以及钨层。
3.如权利要求2所述的形成动态随机存取存储器的位线栅极结构的方法，其中该金属堆叠结构包含钨硅层于该氮化钛层以及该第一氮化钨层之间。
4.如权利要求1所述的形成动态随机存取存储器的位线栅极结构的方法，其中该硬掩模层包含氮化层。
5.如权利要求4所述的形成动态随机存取存储器的位线栅极结构的方法，其中该氮化层由下至上包含堆叠的第一氮化层以及第二氮化层。
6.如权利要求5所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第一氮化层以通入氮气的一化学气相沉积制作工艺形成，而该第二氮化层以通入氨气的一化学气相沉积制作工艺形成。
7.如权利要求6所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第一氮化层以及该第二氮化层是以原位形成。
8.如权利要求5所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第一氮化层的一厚度为该氮化层的一厚度的10％，而该第二氮化层的一厚度为该氮化层的该厚度的90％。
9.如权利要求2所述的形成动态随机存取存储器的位线栅极结构的方法，还包含：
当该化学气相沉积制作工艺进行时形成一第二氮化钨层。
10.如权利要求9所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第二氮化钨层具有的氮比例小于50％。
11.如权利要求9所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第二氮化钨层的氮比例大于该第一氮化钨层的氮比例。
12.如权利要求9所述的形成动态随机存取存储器的位线栅极结构的方法，其中该第一氮化钨层的一厚度大于该第二氮化钨层的一厚度。
13.一种动态随机存取存储器的位线栅极结构，包含有：
金属堆叠结构由下至上包含多晶硅层、钛层、氮化钛层、第一氮化钨层、钨层以及第二氮化钨层；以及
硬掩模，设置于该金属堆叠结构上。
14.如权利要求13所述的动态随机存取存储器的位线栅极结构，其中该第一氮化钨层的一厚度大于该第二氮化钨层的一厚度。
15.如权利要求13所述的动态随机存取存储器的位线栅极结构，其中该第二氮化钨层的氮比例大于该第一氮化钨层的氮比例。
16.如权利要求13所述的动态随机存取存储器的位线栅极结构，其中该第二氮化钨层具有的氮比例小于50％。
17.如权利要求13所述的动态随机存取存储器的位线栅极结构，其中该金属堆叠结构包含钨硅层于该氮化钛层以及该第一氮化钨层之间。
18.如权利要求13所述的动态随机存取存储器的位线栅极结构，其中该硬掩模层包含氮化层。
19.如权利要求18所述的动态随机存取存储器的位线栅极结构，其中该氮化层由下至上包含堆叠的第一氮化层以及第二氮化层。
20.如权利要求19所述的动态随机存取存储器的位线栅极结构，其中该第一氮化层的一厚度为该氮化层的一厚度的10％，而该第二氮化层的一厚度为该氮化层的该厚度的90％。
CN201611246141.7A 2016-12-29 2016-12-29 动态随机存取存储器的位线栅极结构及形成方法 Pending CN108257958A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611246141.7A CN108257958A (zh) 2016-12-29 2016-12-29 动态随机存取存储器的位线栅极结构及形成方法
US15/854,825 US20180190662A1 (en) 2016-12-29 2017-12-27 Bit line gate structure of dynamic random access memory (dram) and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611246141.7A CN108257958A (zh) 2016-12-29 2016-12-29 动态随机存取存储器的位线栅极结构及形成方法

Publications (1)

Publication Number Publication Date
CN108257958A true CN108257958A (zh) 2018-07-06

Family

ID=62712039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611246141.7A Pending CN108257958A (zh) 2016-12-29 2016-12-29 动态随机存取存储器的位线栅极结构及形成方法

Country Status (2)

Country Link
US (1) US20180190662A1 (zh)
CN (1) CN108257958A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584432A (zh) * 2020-05-28 2020-08-25 福建省晋华集成电路有限公司 动态随机存取存储器及其制作方法
CN113948474A (zh) * 2020-07-16 2022-01-18 长鑫存储技术有限公司 半导体结构及其制作方法
WO2022012263A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 半导体结构及其制作方法
US11930635B2 (en) 2020-07-16 2024-03-12 Changxin Memory Technologies, Inc. Semiconductor structure and method of manufacturing same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US10903112B2 (en) * 2018-10-18 2021-01-26 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
KR20210022979A (ko) 2019-08-21 2021-03-04 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP2023502095A (ja) * 2019-11-21 2023-01-20 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置
US20220020600A1 (en) * 2020-07-16 2022-01-20 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
US11637107B2 (en) 2021-06-17 2023-04-25 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584432A (zh) * 2020-05-28 2020-08-25 福建省晋华集成电路有限公司 动态随机存取存储器及其制作方法
CN113948474A (zh) * 2020-07-16 2022-01-18 长鑫存储技术有限公司 半导体结构及其制作方法
WO2022012243A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 半导体结构及其制作方法
WO2022012263A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 半导体结构及其制作方法
US11930635B2 (en) 2020-07-16 2024-03-12 Changxin Memory Technologies, Inc. Semiconductor structure and method of manufacturing same

Also Published As

Publication number Publication date
US20180190662A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN108257958A (zh) 动态随机存取存储器的位线栅极结构及形成方法
CN114023703B (zh) 半导体器件的形成方法及半导体器件
US9123550B2 (en) Semiconductor devices using air spaces to separate conductive structures and methods of manufacturing the same
CN108231772B (zh) 半导体器件及制造其的方法
CN110634869B (zh) 存储器阵列及其制造方法
CN1197161C (zh) 带有竖直晶体管和掩埋字线的半导体器件
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US7026678B2 (en) Dynamic random access memory circuitry having storage capacitors within a well
CN108172576B (zh) 半导体器件和包括该半导体器件的半导体封装
WO2020206997A1 (zh) 三维垂直单晶体管铁电存储器及其制备方法
US9236427B2 (en) Multi-material structures and capacitor-containing semiconductor constructions
WO2022205728A1 (zh) 半导体结构及其制备方法
CN109148258A (zh) 形成氧化层的方法
CN113314422A (zh) U型晶体管及其制造方法、半导体器件及其制造方法
CN109962068A (zh) 存储器单元
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
CN113506736A (zh) L型晶体管及其制造方法、半导体器件及其制造方法
US20060105538A1 (en) Method for forming semiconductor device capable of preventing bunker defect
CN113540026B (zh) 位线结构、其制作方法、半导体存储器及电子设备
US6586300B1 (en) Spacer assisted trench top isolation for vertical DRAM's
CN111435658B (zh) 形成存储器堆叠结构的方法
US20230328955A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
EP4325576A1 (en) Semiconductor device forming method and semiconductor device
WO2022198953A1 (zh) 一种半导体存储装置及其制作方法
US20230282687A1 (en) Semiconductor structure and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180706