CN109148258A - 形成氧化层的方法 - Google Patents

形成氧化层的方法 Download PDF

Info

Publication number
CN109148258A
CN109148258A CN201710455943.7A CN201710455943A CN109148258A CN 109148258 A CN109148258 A CN 109148258A CN 201710455943 A CN201710455943 A CN 201710455943A CN 109148258 A CN109148258 A CN 109148258A
Authority
CN
China
Prior art keywords
manufacture craft
oxide layer
substrate
oxygen
forming oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710455943.7A
Other languages
English (en)
Other versions
CN109148258B (zh
Inventor
黄承栩
李瑞珉
张景翔
陈意维
刘玮鑫
邹世芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710455943.7A priority Critical patent/CN109148258B/zh
Priority to US15/644,821 priority patent/US10453677B2/en
Publication of CN109148258A publication Critical patent/CN109148258A/zh
Application granted granted Critical
Publication of CN109148258B publication Critical patent/CN109148258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种形成氧化层的方法，其包含有下述步骤。首先，提供一基底。接着，处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。本发明又提供一种形成一氧化层的方法，包含有下述步骤。首先，提供一基底。接着，以过氧化氢处理基底的一表面或者以含氧气体处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。

Description

形成氧化层的方法
技术领域
本发明涉及一种形成氧化层的方法，尤其是涉及一种以旋转涂布介电质(Spin-OnDielectric，SOD)制作工艺形成氧化层的方法。
背景技术
现今介电材料的沉积方式大多以旋转涂布介电质(Spin-On Dielectric，SOD)制作工艺，或者化学气相沉积法(Chemical vapor deposition，CVD)而为之。采用旋转涂布介电质制作工艺最重要的考虑因素为，只要适当地调整、改变溶剂(DBE)系统，旋转涂布介电质制作工艺即可轻易地将流体状的介电质材料涂布至具有孔洞的基材内，此乃旋转涂布介电质制作工艺的独特优势，因此现阶段半导体业界乃以旋转涂布介电质制作工艺为应用主流。
一般而言，通常在半导体的结构上多将许多不同大小、规格、尺寸的沟槽(Trench)设计于一基材的上方，当以旋转涂布介电质制作工艺涂布介电质材料于该基材上之后，该介电质材料势必覆盖满该基材表面的不规则凹凸起伏。当旋转涂布介电质制作工艺完成后，该介电质成型膜中常易造成孔洞(Void)缺陷存在于沟槽偏下方之处。
因此，如何消除成型膜孔洞存在的缺陷，这是本领域具有通常知识者努力的目标。
发明内容
本发明提出一种形成氧化层的方法，其先形成一含氧离子的表面，再形成氧化层于此表面上，以改善所形成的氧化层的填洞品质。
本发明提供一种形成氧化层的方法，包含有下述步骤。首先，提供一基底。接着，处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。
本发明提供一种形成氧化层的方法，包含有下述步骤。首先，提供一基底。接着，以过氧化氢处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。
本发明提供一种形成氧化层的方法，包含有下述步骤。首先，提供一基底。接着，以含氧气体处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。
基于上述，本发明提出一种形成氧化层的方法，其在形成氧化层之前先以干式或湿式的处理制作工艺处理基底的一表面，以形成一含氧离子的表面，而后形成氧化层于此表面上。如此一来，本发明的用以转化成氧化层的流体介电质可完全转换为此氧化层，特别是在凹槽底部的流体介电质可完全转换为此氧化层。因而，能改善氧化层的填洞能力，防止氧化层中具有孔洞以及改善材质均匀度。
附图说明
图1～图5为本发明优选实施例中形成一氧化层的方法的剖面示意图；
图6～图10为本发明优选实施例中动态随机存取存储器元件的剖面示意图。
主要元件符号说明
1、1’：氧化衬垫层
2、2’：氮化衬垫层
3、3’：旋转涂布介电层
5、7：氧化硅层
6：氮化硅层
20：埋入式字符线
30、30’：位线栅极
32、32’：位线接触插塞
32a：间隙壁
34：存储节点接触插塞
42：衬垫层
44：旋转涂布介电层
100：基底
110：基材
A1：第一区
A2：第二区
B：第三区
P1：粒子移除制作工艺
P2：前处理制作工艺
P3：旋转涂布制作工艺
P4：退火制作工艺
R1、R2、R3、R4、R5：凹槽
S1、S2、S3：表面
W1、W2、W3：宽度
具体实施方式
图1～图5绘示本发明优选实施例中形成一氧化层的方法的剖面示意图。图1～图5绘示以本发明的形成氧化层的方法，形成隔离各具备凹入式栅极结构的动态随机存取存储器(Dynamic Random Access Memory,DRAM)单元的绝缘结构，但本发明不以此为限。
如图1所示，提供一基材110。基材110例如为一硅基材、一含硅基材、一三五族覆硅基材(例如GaN-on-silicon)、一石墨烯覆硅基材(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基材等半导体基材。基材110可根据所欲形成的装置功能区分为一第一区A1、一第二区A2以及一第三区B，例如第一区A1及第二区A2为存储器单元区，而第三区B为一周边区，其中周边区中的周边电路用以操作存储器单元区中的存储器单元，但本发明不以此为限。在本实施例中，存储器单元区中具有多个存储器单元，因而形成一凹入式栅极结构的动态随机存取存储器装置，但本发明非限于此。
详细而言，第一区A1的基材110中可包含多个凹槽R1、第二区A2的基材110中可包含多个凹槽R2，而第三区B的基材110中可包含一凹槽R3。本实施例的图1～图5绘示六个凹槽R1、三个凹槽R2以及一个凹槽R3，但凹槽R1/R2/R3个数非限于此。凹槽R1的宽度W1小于凹槽R2的宽度W2，且凹槽R2的宽度W2小于凹槽R3的宽度W3，此些凹槽R1/R2/R3宽度W1/W2/W3是根据各区所欲隔绝的装置尺寸而定，但本发明非限于此。
形成此些凹槽R1/R2/R3的方法，可例如：先依序全面形成多个垫层(未绘示)、蚀刻停止层(未绘示)及硬掩模层(未绘示)；图案化硬掩模层(未绘示)、蚀刻停止层(未绘示)及垫层(未绘示)以暴露出部分基材110而定义出凹槽R1/R2/R3位置；蚀刻暴露出的部分基材110而形成凹槽R1/R2/R3；移除图案化的硬掩模层(未绘示)、图案化的蚀刻停止层(未绘示)及图案化的垫层(未绘示)。本发明的形成凹槽R1/R2/R3的方法不限于此。
如图2所示，可选择性覆盖一衬垫层于基材110的一表面S1。在本实施例中，衬垫层可为由下而上堆叠的一氧化衬垫层1’以及一氮化衬垫层2’，但本发明不以此为限。在一实施例中，衬垫层为双层，但在其他实施例中衬垫层可为一层或多于二层。例如，衬垫层可仅为一氧化衬垫层1’或一氮化衬垫层2’。氧化衬垫层1’及氮化衬垫层2’可例如由原子层沉积(atomic layer deposition,ALD)制作工艺形成，但本发明不以此为限。换言之，本实施例中，一基底100可选择性包含基材110、氧化衬垫层1’以及氮化衬垫层2’，且氮化衬垫层2’位于基底100的一表面S2。
在另一实施例中，衬垫层可改为由下而上堆叠的一含碳氮化衬垫层以及一氮氧化衬垫层，但本发明不以此为限。在一实施例中，衬垫层为双层，但在其他实施例中衬垫层可为一层或多于二层。例如，衬垫层可仅为一含碳氮化衬垫层或一氮氧化衬垫层。含碳氮化衬垫层及氮氧化衬垫层可例如由原子层沉积(atomic layer deposition,ALD)制作工艺形成，但本发明不以此为限。因此，基底100可选择性包含基材110、含碳氮化衬垫层以及氮氧化衬垫层，且氮氧化衬垫层位于基底100的表面S2。
如图3所示，可选择性进行一粒子移除制作工艺P1，以移除例如形成凹槽R1/R2/R3等前端制作工艺所残留的粒子。粒子移除制作工艺P1可例如为一高压清洗制作工艺，但本发明不以此为限。
接着，再进行一前处理制作工艺P2，处理基底100的表面S2，以于基底100的表面S2形成一含氧离子的表面。前处理制作工艺P2可包含一湿式前处理制作工艺、一干式前处理制作工艺或一湿式前处理制作工艺及一干式前处理制作工艺。在一实施例中，以一湿式前处理制作工艺处理基底100的表面S2，且在一优选实施例中，湿式前处理制作工艺包含过氧化氢处理剂，如此即可将表面S2形成为一富含氧离子的表面。在另一实施例中，以一干式前处理制作工艺处理基底100的表面S2，且在一优选实施例中，干式前处理制作工艺包含通入含氧气体，以将表面S2形成为一富含氧离子的表面。在一更佳的实施例中，通入含氧气体可包含通入氧气、通入臭氧、或依序或同时通入氧气及臭氧。并且，干式前处理制作工艺较佳的制作工艺温度小于500℃，但本发明不以此为限。以此方法，本发明形成的富含氧离子的表面可使后续涂布于其上的流体介电质完全转换为氧化层，特别是在凹槽底部的流体介电质可完全转换为氧化层。因此，能改善流体介电质的填洞能力，防止氧化层中具有孔洞以及改善氧化层的材质均匀度。
如图4所示，形成一旋转涂布介电层3’于基底100的含氧离子的表面S2上。形成旋转涂布介电层3’的方法可例如：进行一旋转涂布制作工艺P3，而后再进行一退火制作工艺P4。进行旋转涂布制作工艺P3是将流体介电质旋转涂布于基底100上以及凹槽R3中，并填满凹槽R3。之后，进行退火制作工艺P4，以固化流体介电质而形成旋转涂布介电层3’，并致密化旋转涂布介电层3’。在本实施例中，旋转涂布介电层3’即为由旋转涂布形成的氧化层，但本发明不以此为限。当搭配前处理制作工艺P2为一湿式前处理制作工艺，则退火制作工艺的制作工艺温度较佳小于900℃。当搭配前处理制作工艺P2为一干式前处理制作工艺，则退火制作工艺的制作工艺温度较佳小于600℃。
如图5所示，进行一平坦化制作工艺，平坦化旋转涂布介电层3’、氮化衬垫层2’以及氧化衬垫层1’，而形成氧化衬垫层1、氮化衬垫层2以及旋转涂布介电层3。本实施例的氧化衬垫层1、氮化衬垫层2以及旋转涂布介电层3构成一浅沟槽绝缘层，意即区隔具备凹入式栅极结构的动态随机存取存储器(Dynamic Random Access Memory,DRAM)单元的绝缘结构，但本发明不以此为限。在本实施例中，氧化衬垫层1填满第一区A1中的凹槽R1，并覆盖部分第二区A2的凹槽R2及第三区B的凹槽R3。氮化衬垫层2则再填满第二区A2的凹槽R2并覆盖部分第三区B的凹槽R3。旋转涂布介电层3则填满凹槽R3。
图6～图10绘示本发明优选实施例中动态随机存取存储器元件的剖面示意图，其中图6～图10的左图及右图分别为互相垂直方向的剖面示意图。如图6所示，图5的第一区A1的氧化衬垫层1构成此区中的具备凹入式栅极结构的动态随机存取存储器(DynamicRandom Access Memory,DRAM)单元的浅沟槽绝缘层。基底110中可先设置多个埋入式字符线20，并再于基底110上形成凹槽R4，以于后续制作工艺中形成位线接触插塞，而覆盖基底110表面的绝缘材料可例如包含多个氧化硅层5、氮化硅层6以及氧化硅层7等，但本发明不以此为限。
如图7所示，形成一位线栅极30于基底110上，其中位线栅极30较佳设置于基底110上并同时覆盖多个埋设于基底110内的埋入式字符线20。形成位线栅极30的方法可例如全面性堆叠多个材料层于基底110上，其中材料层由下至上可包含一非晶硅层以及一金属堆叠结构，但本发明不以此为限。金属堆叠结构又可包含由下至上堆叠的一钛层、一氮化钛层、一第一氮化钨层以及一钨层等；接着，图案化此些材料层，以形成位线栅极30’，因而在位线栅极30’的底部形成有位线接触插塞32’。再者，可形成间隙壁32a覆盖位线栅极30’的两侧，俾形成位线栅极30。间隙壁32a可例如为一氮化层，但本发明不以此为限。如此一来，即可形成位线栅极30，而其底部具有位线接触插塞32。位线栅极30’与位线接触插塞32’其实是一体成型。
如图8所示，形成存储节点接触插塞34于位线接触插塞32侧边的基底110中。形成存储节点接触插塞34的方法可例如以蚀刻制作工艺在位线接触插塞32侧边的基底110中形成凹槽，再形成存储节点接触插塞34于凹槽中，但本发明不以此为限。
图9～图10绘示以本发明的形成氧化层的方法形成一层间介电层。形成的方法可参照前述的图2～图5。首先，如图9所示，先形成一衬垫层42覆盖基材110、位线栅极30及存储节点接触插塞34。衬垫层42可例如为单层或多层，其可例如为一氧化衬垫层、一氮化衬垫层、一含碳氮化衬垫层、一氮氧化衬垫层以及此些衬垫层的组合。
接着，可进行如图3的粒子移除制作工艺P1，以移除例如位线栅极30之间及存储节点接触插塞34上经前端制作工艺等残留的粒子。粒子移除制作工艺P1可例如为一高压清洗制作工艺，但本发明不以此为限。
之后，再进行如图3之前处理制作工艺P2，处理衬垫层42的一表面S3，以于衬垫层42的表面S3形成一含氧离子的表面。前处理制作工艺P2可包含一湿式前处理制作工艺、一干式前处理制作工艺或一湿式前处理制作工艺及一干式前处理制作工艺。在一实施例中，以一湿式前处理制作工艺处理衬垫层42的表面S3，且在一优选实施例中，湿式前处理制作工艺是包含过氧化氢处理剂，如此即可将表面S3形成为一富含氧离子的表面。在另一实施例中，以一干式前处理制作工艺处理衬垫层42的表面S3，且在一优选实施例中，干式前处理制作工艺包含通入含氧气体，以将表面S3形成为一富含氧离子的表面。在一更佳的实施例中，通入含氧气体可包含通入氧气、通入臭氧、或依序或同时通入氧气及臭氧。并且，干式前处理制作工艺较佳的制作工艺温度小于500℃，但本发明不以此为限。以此方法，本发明形成的富含氧离子的表面可使后续涂布于其上的流体介电质完全转换为氧化层，特别是在凹槽底部的流体介电质可完全转换为氧化层。因此，能改善流体介电质的填洞能力，防止氧化层中具有孔洞以及改善氧化层的材质均匀度。
如图10所示，形成一旋转涂布介电层44于衬垫层42的含氧离子的表面S3上。形成旋转涂布介电层44的方法可例如：进行一旋转涂布制作工艺P3，而后再进行一退火制作工艺P4。进行旋转涂布制作工艺P3是将流体介电质旋转涂布于衬垫层42上以及凹槽R5中，并填满凹槽R5。之后，进行退火制作工艺P4，以固化流体介电质而形成旋转涂布介电层44，并致密化旋转涂布介电层44。在本实施例中，旋转涂布介电层44即为由旋转涂布形成的氧化层，但本发明不以此为限。当搭配前处理制作工艺P2为一湿式前处理制作工艺，则退火制作工艺的制作工艺温度较佳小于900℃。当搭配前处理制作工艺P2为一干式前处理制作工艺，则退火制作工艺的制作工艺温度较佳小于600℃。之后，可进行一平坦化制作工艺，平坦化旋转涂布介电层44至旋转涂布介电层44的顶面与衬垫层42的顶面切齐，但本发明不以此为限。
综上所述，本发明提出一种形成一氧化层的方法，其在形成氧化层之前先以干式或湿式的处理制作工艺处理基底的一表面，以形成一含氧离子的表面，而后形成氧化层于此表面上。如此一来，本发明的用以转化成氧化层的流体介电质可完全转换为此氧化层，特别是在凹槽底部的流体介电质可完全转换为此氧化层。因而，能改善氧化层的填洞能力，防止氧化层中具有孔洞以及改善材质均匀度。
再者，本发明的湿式前处理制作工艺较佳可包含过氧化氢处理剂，而本发明的干式前处理制作工艺较佳可包含通入含氧气体，其中通入的含氧气体更佳可包含氧气、臭氧或二者组合，但本发明不限于此。本发明在处理基底的表面之前，可先选择性进行一粒子移除制作工艺，其中粒子移除制作工艺包含一高压清洗制作工艺，以移除前端制作工艺所残留的粒子。
另外，本发明形成氧化层于含氧离子的表面上的方法可为依序进行一旋转涂布制作工艺以及一退火制作工艺。旋转涂布制作工艺是先将流体介电质旋转涂布于含氧离子的表面上，特别是凹槽的具有含氧离子的表面上。然后，进行退火制作工艺，以固化流体介电质而形成氧化层，并致密化氧化层。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种形成氧化层的方法，包含有：
提供一基底；
处理该基底的一表面，以形成一含氧离子的表面；以及
形成一旋转涂布介电层于该基底的该含氧离子的表面上。
2.如权利要求1所述的形成氧化层的方法，其中以一湿式前处理制作工艺处理该基底的该表面。
3.如权利要求2所述的形成氧化层的方法，其中该湿式前处理制作工艺包含过氧化氢处理剂。
4.如权利要求1所述的形成氧化层的方法，其中以一干式前处理制作工艺处理该基底的该表面。
5.如权利要求4所述的形成氧化层的方法，其中该干式前处理制作工艺包含通入含氧气体。
6.如权利要求5所述的形成氧化层的方法，其中该含氧气体包含氧气或臭氧。
7.如权利要求4所述的形成氧化层的方法，其中该干式前处理制作工艺的制作工艺温度小于500℃。
8.如权利要求1所述的形成氧化层的方法，还包含：
在处理该基底的该表面之前，进行一粒子移除制作工艺。
9.如权利要求8所述的形成氧化层的方法，其中该粒子移除制作工艺包含一高压清洗制作工艺。
10.如权利要求1所述的形成氧化层的方法，其中该氧化层包含一浅沟槽绝缘层或一层间介电层。
11.一种形成氧化层的方法，包含有：
提供一基底；
以过氧化氢处理该基底的一表面，以形成一含氧离子的表面；以及
形成一旋转涂布介电层于该基底的该含氧离子的表面上。
12.如权利要求11所述的形成氧化层的方法，其中形成该旋转涂布介电层的方法包含进行一旋转涂布制作工艺，而后再进行一退火制作工艺。
13.如权利要求12所述的形成氧化层的方法，其中该退火制作工艺的制作工艺温度小于900℃。
14.如权利要求11所述的形成氧化层的方法，其中该基底包含一衬垫层于该表面，因而该含氧离子的表面为该衬垫层的一表面，其中该衬垫层包含氧化衬垫层或/且氮化衬垫层。
15.一种形成氧化层的方法，包含有：
提供一基底；
以含氧气体处理该基底的一表面，以形成一含氧离子的表面；以及
形成一旋转涂布介电层于该基底的该含氧离子的表面上。
16.如权利要求15所述的形成氧化层的方法，其中该含氧气体包含氧气或臭氧。
17.如权利要求15所述的形成氧化层的方法，其中处理该基底的该表面的制作工艺温度小于500℃。
18.如权利要求15所述的形成氧化层的方法，其中形成该旋转涂布介电层的方法包含进行一旋转涂布制作工艺，而后再进行一退火制作工艺。
19.如权利要求18所述的形成氧化层的方法，其中该退火制作工艺的制作工艺温度小于600℃。
20.如权利要求15所述的形成氧化层的方法，其中该基底包含一衬垫层于该表面，因而该含氧离子的表面为该衬垫层的一表面，其中该衬垫层包含含碳氮化衬垫层或/且氮氧化衬垫层。
CN201710455943.7A 2017-06-16 2017-06-16 形成氧化层的方法 Active CN109148258B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710455943.7A CN109148258B (zh) 2017-06-16 2017-06-16 形成氧化层的方法
US15/644,821 US10453677B2 (en) 2017-06-16 2017-07-09 Method of forming oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710455943.7A CN109148258B (zh) 2017-06-16 2017-06-16 形成氧化层的方法

Publications (2)

Publication Number Publication Date
CN109148258A true CN109148258A (zh) 2019-01-04
CN109148258B CN109148258B (zh) 2022-05-03

Family

ID=64658266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710455943.7A Active CN109148258B (zh) 2017-06-16 2017-06-16 形成氧化层的方法

Country Status (2)

Country Link
US (1) US10453677B2 (zh)
CN (1) CN109148258B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471137A (zh) * 2020-03-30 2021-10-01 华邦电子股份有限公司 半导体隔离结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453738B2 (en) * 2017-12-22 2019-10-22 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations
CN110676221B (zh) * 2018-07-02 2022-04-19 联华电子股份有限公司 半导体元件及其制作方法
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
CN111640744A (zh) 2019-07-22 2020-09-08 福建省晋华集成电路有限公司 存储器
US11335770B2 (en) * 2020-05-28 2022-05-17 Winbond Electronics Corp. Semiconductor isolation structures having different configurations in different device regions and method of forming the same
US20220173031A1 (en) * 2020-12-02 2022-06-02 Intel Corporation Device, method and system to prevent pattern collapse in a semiconductor structure

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102977A1 (en) * 2004-07-01 2006-05-18 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
CN101231967A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 半导体元件的浅沟槽隔离层及其制作方法
US7807543B2 (en) * 2008-02-13 2010-10-05 Samsung Electronics Co., Ltd. Methods of manufacturing trench isolation structures using selective plasma ion immersion implantation and deposition (PIIID)
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US20130249048A1 (en) * 2012-03-26 2013-09-26 Hyung-Hwan Kim Semiconductor device with isolation layer, electronic device having the same, and method for fabricating the same
CN103531532A (zh) * 2012-07-03 2014-01-22 力晶科技股份有限公司 接触窗的形成方法
US20140159171A1 (en) * 2012-12-12 2014-06-12 International Business Machines Corporation Methods of forming bulk finfet semiconductor devices by performing a liner recessing process to define fin heights and finfet devices with such a recessed liner
US20140220762A1 (en) * 2013-02-06 2014-08-07 Inotera Memories, Inc. Method of manufacturing isolation structure
US8921199B1 (en) * 2013-09-20 2014-12-30 International Business Machines Corporation Precision IC resistor fabrication
US20150270337A1 (en) * 2012-09-04 2015-09-24 Ps4 Luxco S.A.R.L. Semiconductor Device And Method for Producing the Same
US20160254143A1 (en) * 2015-02-27 2016-09-01 Renesas Electronics Corporation Method of manufacturing semiconductor device
US20170012098A1 (en) * 2015-07-09 2017-01-12 Samsung Electronics Co., Ltd. Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192891B2 (en) 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
KR101361454B1 (ko) 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
DE102013223490B4 (de) * 2013-11-18 2023-07-06 Robert Bosch Gmbh Verfahren zur Herstellung einer strukturierten Oberfläche

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102977A1 (en) * 2004-07-01 2006-05-18 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
CN101231967A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 半导体元件的浅沟槽隔离层及其制作方法
US7807543B2 (en) * 2008-02-13 2010-10-05 Samsung Electronics Co., Ltd. Methods of manufacturing trench isolation structures using selective plasma ion immersion implantation and deposition (PIIID)
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
US20130249048A1 (en) * 2012-03-26 2013-09-26 Hyung-Hwan Kim Semiconductor device with isolation layer, electronic device having the same, and method for fabricating the same
CN103531532A (zh) * 2012-07-03 2014-01-22 力晶科技股份有限公司 接触窗的形成方法
US20150270337A1 (en) * 2012-09-04 2015-09-24 Ps4 Luxco S.A.R.L. Semiconductor Device And Method for Producing the Same
US20140159171A1 (en) * 2012-12-12 2014-06-12 International Business Machines Corporation Methods of forming bulk finfet semiconductor devices by performing a liner recessing process to define fin heights and finfet devices with such a recessed liner
US20140220762A1 (en) * 2013-02-06 2014-08-07 Inotera Memories, Inc. Method of manufacturing isolation structure
US8921199B1 (en) * 2013-09-20 2014-12-30 International Business Machines Corporation Precision IC resistor fabrication
US20160254143A1 (en) * 2015-02-27 2016-09-01 Renesas Electronics Corporation Method of manufacturing semiconductor device
US20170012098A1 (en) * 2015-07-09 2017-01-12 Samsung Electronics Co., Ltd. Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471137A (zh) * 2020-03-30 2021-10-01 华邦电子股份有限公司 半导体隔离结构及其形成方法
CN113471137B (zh) * 2020-03-30 2024-05-07 华邦电子股份有限公司 半导体隔离结构及其形成方法

Also Published As

Publication number Publication date
US10453677B2 (en) 2019-10-22
CN109148258B (zh) 2022-05-03
US20180366323A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN109148258A (zh) 形成氧化层的方法
US9666791B2 (en) Topological method to build self-aligned MTJ without a mask
US8592326B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
CN105529297A (zh) 用于改进的fin器件性能的气隙间隔件集成
CN108257919A (zh) 随机动态处理存储器元件的形成方法
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
US20090221137A1 (en) Semiconductor device and manufacturing method therefor
US9490164B1 (en) Techniques for forming contacts for active BEOL
JP2007318068A (ja) 半導体素子のコンタクト形成方法
CN107342259A (zh) 半导体装置的形成方法
US7910480B2 (en) Method for insulating wires of semiconductor device
CN107731834A (zh) 一种用于3d nand的核心区层间绝缘氧化层cmp方法
CN109216433A (zh) 埋入式字符线和鳍状结构上栅极的制作方法
CN107808882A (zh) 半导体集成电路结构及其制作方法
US9514955B2 (en) Patterning of a hard mask material
CN109148285A (zh) 改良的旋转涂布制作工艺
CN114078748A (zh) 半导体器件及其制备方法
CN111435658A (zh) 形成介电层的方法
TWI841428B (zh) 半導體元件及其製造方法
KR100555515B1 (ko) 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
TWI830271B (zh) 半導體結構、其製造方法及半導體存儲器
KR100951557B1 (ko) ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법
CN110459507A (zh) 一种半导体存储装置的形成方法
CN109755247A (zh) 一种半导体器件及其制作方法
TWI803381B (zh) 半導體元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant