CN109755247A

CN109755247A - 一种半导体器件及其制作方法

Info

Publication number: CN109755247A
Application number: CN201711072016.3A
Authority: CN
Inventors: 尹卓; 李智睿
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-11-03
Filing date: 2017-11-03
Publication date: 2019-05-14
Anticipated expiration: 2037-11-03
Also published as: CN109755247B

Abstract

本发明提供一种半导体器件及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区，所述半导体衬底上形成有图案化的硬掩膜层；以所述图案化的硬掩膜层为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面与所述硬掩膜层的顶表面平齐；回刻蚀所述浮栅器件区的部分浅沟槽隔离结构，以形成用于容纳部分浮栅的凹槽；去除所述硬掩膜层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。本发明通过回刻蚀去除浮栅器件区的浅沟槽隔离结构的一部分，避免了改变有源区的形状，以形成电学性能良好的理想浮栅器件。

Description

一种半导体器件及其制作方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术

存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。随机存储器，例如DRAM与SRAM(静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。

闪存存储器即FLASH，是非易失性半导体存储技术的主流，在各种各样的FLASH器件中，目前比较流行的是ETOX(EPROM Tunnel Oxide)结构的闪存，即用一个被电介质六面包围的浮栅(Floating Gate)来存储电子。当电子被注入到浮栅中的时候，由于四周都是电介质，基于多晶硅和氧化硅的不同的功函数而产生势阱，电子就是因为这个势阱的存在而被保持在多晶硅里面，通过这个势阱的存在，大大降低了电子逃逸的几率，从而保证存储信息的耐久性。

由于自对准工艺制作的浮栅是由有源区的图形定义的，因此在浮栅上做引线的时候，需要改变有源区的图形，但是更改有源区的图形后，浮栅下有源区的特征尺寸明显大于其接触孔下有源区的特征尺寸；此外，由于有源区图形的变化，会导致传统浮栅器件的电学性能发生改变。

因此，需要一种新的浮栅器件及其制作方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区，所述半导体衬底上形成有图案化的硬掩膜层；

以所述图案化的硬掩膜层为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面与所述硬掩膜层的顶表面平齐；

回刻蚀所述浮栅器件区的部分浅沟槽隔离结构，以形成用于容纳部分浮栅的凹槽；

去除所述硬掩膜层，以露出所述半导体衬底；

在所述半导体衬底上依次形成隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。

进一步，所述硬掩膜层包括氮化硅层。

进一步，形成所述若干浅沟槽隔离结构的步骤包括：

以所述图案化的硬掩膜层为掩膜蚀刻部分所述半导体衬底，以形成若干浅沟槽；

在所述浅沟槽内填充隔离材料，以形成隔离材料层；

平坦化所述隔离材料层，直至露出所述硬掩膜层。

进一步，所述隔离材料包括二氧化硅。

进一步，回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的步骤包括：

在所述半导体衬底上形成图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜蚀刻所述浮栅器件区的部分浅沟槽隔离结构；

去除所述光刻胶层。

进一步，还包括对所述光刻胶进行增加粘附性处理的步骤。

进一步，还包括对所述光刻胶层进行抗腐蚀处理的步骤。

进一步，回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的深度范围为200埃～2000埃。

进一步，回刻蚀后的所述浮栅器件区的部分浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。

进一步，形成所述浮栅的步骤包括：

沉积浮栅材料层；

对所述浮栅材料层进行平坦化处理。

进一步，所述平坦化处理后所述闪存器件区的浮栅的顶表面低于所述闪存器件区的浅沟槽隔离结构的顶表面。

进一步，所述浮栅器件区的浮栅覆盖所述浮栅器件区的部分浅沟槽隔离结构。

进一步，所述浮栅器件区与周围电路的距离大于1μm。

进一步，所述浮栅器件区的面积小于500μm×500μm。

另外，本发明还提供了一种半导体器件，其包括：

半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区；

所述半导体衬底中形成有若干浅沟槽隔离结构，位于所述浮栅器件区的浅沟槽隔离结构形成有用于容纳部分浮栅的凹槽；

所述半导体衬底上形成有隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。

进一步，所述闪存器件区的浮栅的顶表面低于所述闪存器件区的浅沟槽隔离结构的顶表面。

进一步，所述浮栅器件区的部分浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。

进一步，所述浮栅器件区与周围电路的距离大于1μm。

进一步，所述浮栅器件区的面积小于500μm×500μm。

根据本发明提供的半导体器件及其制作方法，通过回刻蚀去除浮栅器件区的浅沟槽隔离结构的一部分，避免了改变有源区的形状，以形成闪存的理想浮栅器件，提高了浮栅器件的电学性能。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

附图中：

图1是闪存器件的结构示意图。

图2是传统浮栅器件的结构示意图。

图3是根据本发明示例性实施例的理想浮栅器件的结构示意图。

图4A-4G是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

图5是根据本发明示例性实施例的浮栅器件区的俯视示意图。

图6是根据本发明示例性实施例的一种半导体器件的制作方法的示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

ETOX闪存器件的结构如图1所示，其主要包括有源区1、浮栅2、控制栅极3以及接触孔4，其中，所述有源区1与所述浮栅2之间设置有隧穿氧化层(Tunnel Oxide)，所述浮栅2和控制栅极3之间设置有绝缘层。

图2示出了传统浮栅器件的结构，由于自对准工艺制作的浮栅2是由有源区1的图形定义的，因此在浮栅2上做引线的时，需要改变有源区1的图形，但是更改有源区1的图形后，浮栅2下有源区的特征尺寸明显大于其接触孔4下有源区的特征尺寸；此外，由于有源区1图形的变化，会导致传统浮栅器件的电学性能发生改变。

图3示出了理想浮栅器件的结构，其与ETOX闪存器件结构在特征尺寸和薄膜构成上完全相同，有源区1的特征尺寸，无论是在浮栅2下还是接触孔4下，都是相同的，二者的区别仅在于浮栅器件的接触孔4位于浮栅2上。

本发明提供一种半导体器件的制作方法，包括：

去除所述硬掩膜层，以露出所述半导体衬底；

其中，所述硬掩膜层包括氮化硅层。形成所述若干浅沟槽隔离结构的步骤包括：以所述图案化的硬掩膜层为掩膜蚀刻部分所述半导体衬底，以形成若干浅沟槽；在所述浅沟槽内填充隔离材料，以形成隔离材料层；平坦化所述隔离材料层，直至露出所述硬掩膜层。所述隔离材料包括二氧化硅。回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的步骤包括：在所述半导体衬底上形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜蚀刻所述浮栅器件区的部分浅沟槽隔离结构；去除所述光刻胶层。还包括对所述光刻胶进行增加粘附性处理的步骤。还包括对所述光刻胶层进行抗腐蚀处理的步骤。回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的深度范围为200埃～2000埃。回刻蚀后的所述浮栅器件区的部分浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。形成所述浮栅的步骤包括：沉积浮栅材料层；对所述浮栅材料层进行平坦化处理。所述平坦化处理后所述闪存器件区的浮栅的顶表面低于所述闪存器件区的浅沟槽隔离结构的顶表面。所述浮栅器件区的浮栅覆盖所述浮栅器件区的部分浅沟槽隔离结构。所述浮栅器件区与周围电路的距离大于1μm。所述浮栅器件区的面积小于500μm×500μm。

下面参考图4A至图6，其中图4A-4G是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；图5是根据本发明示例性实施例的浮栅器件区的俯视示意图；图6是根据本发明示例性实施例的一种半导体器件的制作方法的示意性流程图。

本发明提供一种半导体器件的制备方法，如图6所示，该制备方法的主要步骤包括：

步骤S601：提供半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区，所述半导体衬底上形成有图案化的硬掩膜层；

步骤S602：以所述图案化的硬掩膜层为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面与所述硬掩膜层的顶表面平齐；

步骤S603：回刻蚀所述浮栅器件区的部分浅沟槽隔离结构，以形成用于容纳部分浮栅的凹槽；

步骤S604：去除所述硬掩膜层，以露出所述半导体衬底；

步骤S605：在所述半导体衬底上依次形成隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。

下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。

首先，执行步骤S601，如图4A所示，提供半导体衬底400，所述半导体衬底400包括浮栅器件区Ⅰ和闪存器件区Ⅱ，所述半导体衬底上形成有图案化的硬掩膜层401。

示例性地，所述半导体衬底400可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，半导体衬底的构成材料选用单晶硅。

示例性地，所述半导体衬底400包括浮栅器件区Ⅰ和闪存器件区Ⅱ。参照图5所示，所述浮栅器件区Ⅰ的面积小于500μm×500μm，其与周围电路的距离大于1μm。此外，对原形状为矩形的浮栅器件区Ⅰ的边角进行处理，使其形成边角为钝角的八边形，以避免后续蚀刻过程中对周围电路造成损害。

示例性地，所述硬掩膜层401包括氮化硅层，可以使用化学气相沉积、物理气相沉积和原子层气相沉积等方法形成。对所述硬掩膜层401进行图案化的过程为：在所述硬掩膜层401上形成图案化的光刻胶层(未示出)，以所述光刻胶层为掩膜，蚀刻所述硬掩膜层401，以将光刻胶层的图形转移到硬掩膜层401。之后，通过灰化处理的方法将光刻胶层去除。

接下来，执行步骤S602，如图4B所示，以所述图案化的硬掩膜层401为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构(STI)402，所述浅沟槽隔离结构402的顶表面与所述硬掩膜层401的顶表面平齐。

示例性地，以所述图案化的硬掩膜层401为掩膜蚀刻部分半导体衬底400，以形成若干浅沟槽，所述浅沟槽的底部位于半导体衬底400中。

接下来，在所述浅沟槽中填充隔离材料以形成隔离材料层，然后对所述隔离材料层进行平坦化，停止于所述硬掩膜层401的顶面上，以形成隔离有源区(AA)的浅沟槽隔离结构402。

示例性地，隔离材料可选用二氧化硅。作为一个实例，采用HDP-CVD(高密度等离子化学气相沉积)在浅沟槽内以及半导体衬底上形成二氧化硅层，HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应，HDP-CVD工艺采用的反应气体包括SiH₄和O₂，以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的，通过调整SiH₄和O₂以及氢气和氦气的含量以使溅射沉积比为1:1。

示例性地，所述平坦化的方法可以为化学机械研磨法(CMP)。

示例性地，浮栅器件区Ⅰ和闪存器件区Ⅱ中均形成有若干浅沟槽隔离结构402。

需要说明的是，上述形成浅沟槽隔离结构的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。

接下来，执行步骤S603，如图4C-4D所示，回刻蚀所述浮栅器件区Ⅰ的部分浅沟槽隔离结构402，以形成用于容纳部分浮栅的凹槽。

首先，参照图4C，在所述半导体衬底400上形成图案化的光刻胶层403。

示例性地，采用光刻工艺在半导体衬底400上形成图案化的光刻胶层403，以暴露所述浮栅器件区Ⅰ的部分浅沟槽隔离结构402。所述图案化的光刻胶层403可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。在本发明中，还包括对光刻胶进行增加粘附性的处理的步骤，以使光刻胶和半导体衬底的接触良好；然后对形成的光刻胶层进行抗腐蚀处理，以增强光刻胶以及光刻胶与半导体衬底之间的基础牢固度，从而满足后续步骤中对光刻胶层以及光刻胶与半导体衬底之间的基础牢固度的要求。

接着，如图4D所示，以所述图案化的光刻胶层403为掩膜回刻蚀所述浮栅器件区Ⅰ的部分浅沟槽隔离结构402，以形成用于容纳部分浮栅的凹槽。

示例性地，可以使用本领域技术人员熟知的任何适合的方法对浮栅器件区Ⅰ的浅沟槽隔离结构402进行回刻蚀，包括但不限于湿法蚀刻或者干法蚀刻。具体地，由于浅沟槽隔离结构402的材料为二氧化硅，可以使用湿法蚀刻的方法进行本步骤中的回蚀刻，湿法蚀刻能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))。

示例性地，回刻蚀的深度范围为200埃～2000埃，回刻蚀后的所述浮栅器件区Ⅰ的部分浅沟槽隔离结构402的顶表面高于所述半导体衬底400的顶表面。

接下来，去除所述光刻胶层403。

示例性地，可以采用灰化处理去除所述覆盖层403。具体地，将半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60℃-250℃，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为O₂、O₃、H₂O、N₂O、CH₃OH或其任意组合。含氧气体的流量问4000sccm-8000sccm，灰化功率为300W-1200W，同时还通入有氮气和氢气。

接下来，执行步骤S604，如图4E所示，去除所述硬掩膜层401，以露出所述半导体衬底400。

示例性地，可以使用本领域技术人员熟知的任何适合的方法去除所述硬掩膜层401，包括但不限于湿法蚀刻或者干法蚀刻。具体地，采用干法刻蚀去除氮化硅层，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。作为一个实例，采用等离子体刻蚀工艺，刻蚀气体为基于氧气(O₂-based)的气体，刻蚀气体的流量范围可为50sccm-150sccm，反应室内压力可为5mTorr-20mTorr。其中，干法刻蚀的刻蚀气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。

接下来，执行步骤S605，如图4F-4G所示，在所述半导体衬底400上依次形成隧穿氧化层404和浮栅405，位于浮栅器件区Ⅰ的浮栅405包括位于所述凹槽中的浮栅部分。

示例性地，隧穿氧化层404可以包括如下的任何传统电介质：SiO₂、SiON、SiON₂以及包括钙钛矿型氧化物的其它类似氧化物，可以通过热氧化、化学气相沉积(CVD)或氧氮化工艺形成。作为一个实例，隧穿氧化层404的材料可选用氧化硅，形成方式采用热氧化法。

示例性地，浮栅405的材料可选用多晶硅或者掺杂的多晶硅，例如磷掺杂的多晶硅，其形成方法可选用低压化学气相淀积(LPCVD)工艺或者炉管工艺(Furnace)。具体地，形成浮栅材料层405a的工艺条件包括：反应气体为硅烷(SiH₄)，所述硅烷的流量范围可为100sccm-200sccm，如150sccm；反应腔内温度范围可为700℃-75℃；反应腔内压力可为250mTorr-350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5slm-20slm，如8slm、10slm或15slm。

示例性地，如图4G所示，对浮栅材料层405a和浅沟槽隔离结构402进行平坦化处理，使浮栅材料层405a和浅沟槽隔离结构402达到目标高度，以形成浮栅405。

所述平坦化的方法可以为化学机械研磨法(CMP)。由于化学机械研磨(CMP)工艺所采用的研磨浆料对构成浮栅的多晶硅的去除速率高于对构成浅沟槽隔离结构的二氧化硅的去除速率，因此平坦化处理后，闪存器件区Ⅱ中浮栅405的高度小于浅沟槽隔离结构402的高度，浮栅器件区Ⅰ中浮栅405覆盖部分浅沟槽隔离结构402。此外，平坦化处理后，所述浮栅器件区Ⅰ中心部分的厚度小于边缘部分的厚度。

参照图4G与图5，本发明还提供一种半导体器件，其包括：

半导体衬底400，所述半导体衬底400包括浮栅器件区Ⅰ和闪存器件区Ⅱ；

所述半导体衬底400中形成有若干浅沟槽隔离结构402，位于所述浮栅器件区Ⅰ的浅沟槽隔离结构402形成有用于容纳部分浮栅405的凹槽；

所述半导体衬底上形成有隧穿氧化层404和浮栅405，位于所述浮栅器件区Ⅰ的浮栅405包括位于所述凹槽中的浮栅部分。

示例性地，浮栅器件区Ⅰ和闪存器件区Ⅱ中均形成有若干浅沟槽隔离结构402，以隔离有源区(AA)。所述隔离材料可选用二氧化硅。其中，位于所述浮栅器件区Ⅰ的浅沟槽隔离结构402形成有用于容纳部分浮栅405的凹槽。

示例性地，隧穿氧化层404可以包括如下的任何传统电介质：SiO₂、SiON、SiON₂以及包括钙钛矿型氧化物的其它类似氧化物。作为一个实例，隧穿氧化层404的材料可选用氧化硅。

示例性地，浮栅405的材料可选用多晶硅或者掺杂的多晶硅，例如磷掺杂的多晶硅。闪存器件区Ⅱ中浮栅405的顶表面低于闪存器件区Ⅱ的浅沟槽隔离结构402的顶表面，浮栅器件区Ⅰ中浮栅405覆盖浮栅器件区Ⅰ的部分浅沟槽隔离结构402。此外，形成的浮栅器件区中心部分的厚度小于边缘部分的厚度。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：

去除所述硬掩膜层，以露出所述半导体衬底；

2.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜层包括氮化硅层。

3.根据权利要求1所述的制作方法，其特征在于，形成所述若干浅沟槽隔离结构的步骤包括：

在所述浅沟槽内填充隔离材料，以形成隔离材料层；

平坦化所述隔离材料层，直至露出所述硬掩膜层。

4.根据权利要求3所述的制作方法，其特征在于，所述隔离材料包括二氧化硅。

5.根据权利要求1所述的制作方法，其特征在于，回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的步骤包括：

在所述半导体衬底上形成图案化的光刻胶层；

去除所述光刻胶层。

6.根据权利要求5所述的制作方法，其特征在于，还包括对所述光刻胶进行增加粘附性处理的步骤。

7.根据权利要求5所述的制作方法，其特征在于，还包括对所述光刻胶层进行抗腐蚀处理的步骤。

8.根据权利要求1所述的制作方法，其特征在于，回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的深度范围为200埃～2000埃。

9.根据权利要求1所述的制作方法，其特征在于，回刻蚀后的所述浮栅器件区的部分浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。

10.根据权利要求1所述的制作方法，其特征在于，形成所述浮栅的步骤包括：

沉积浮栅材料层；

对所述浮栅材料层进行平坦化处理。

11.根据权利要求10所述的制作方法，其特征在于，所述平坦化处理后所述闪存器件区的浮栅的顶表面低于所述闪存器件区的浅沟槽隔离结构的顶表面。

12.根据权利要求1所述的制作方法，其特征在于，所述浮栅器件区的浮栅覆盖所述浮栅器件区的部分浅沟槽隔离结构。

13.根据权利要求1所述的制作方法，其特征在于，所述浮栅器件区与周围电路的距离大于1μm。

14.根据权利要求1所述的制作方法，其特征在于，所述浮栅器件区的面积小于500μm×500μm。

15.一种半导体器件，其特征在于，包括：

16.根据权利要求15所述的半导体器件，其特征在于，所述闪存器件区的浮栅的顶表面低于所述闪存器件区的浅沟槽隔离结构的顶表面。

17.根据权利要求15所述的半导体器件，其特征在于，所述浮栅器件区的浮栅覆盖所述浮栅器件区的部分浅沟槽隔离结构。

18.根据权利要求15所述的半导体器件，其特征在于，所述浮栅器件区的部分浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。

19.根据权利要求15所述的半导体器件，其特征在于，所述浮栅器件区与周围电路的距离大于1μm。

20.根据权利要求15所述的半导体器件，其特征在于，所述浮栅器件区的面积小于500μm×500μm。