CN110911343A - 浅沟槽隔离结构及其制备方法 - Google Patents

Abstract

本发明提供一种浅沟槽隔离结构及其制备方法，方法包括：1）提供衬底，于衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；2）于刻蚀阻挡层和垫氧化层内形成开口，并依据开口于衬底内形成第一沟槽；3）进行氮离子注入以于第一沟槽的侧壁和底部形成氮化硅层；4）去除第一沟槽底部的氮化硅层；5）形成第二沟槽；6）于第二沟槽的侧壁和底部形成衬底氧化层；7）于第二沟槽内填充多孔二氧化硅层；8）于多孔二氧化硅层的顶部形成致密氧化物层；9）去除刻蚀阻挡层和垫氧化层。采用本发明制备出的浅沟槽隔离结构，不仅能够起到良好的隔离效果，且介电常数极大降低，有效减小寄生电流，降低寄生电容，提升器件性能。

Description

浅沟槽隔离结构及其制备方法

技术领域

本发明涉及集成电路制造领域，特别是涉及一种浅沟槽隔离结构及其制备方法。

背景技术

浅沟槽隔离结构(shallow trench isolation，通常简称为STI)广泛应用于逻辑和存储芯片中，用以实现相邻器件结构之间，尤其是相邻的有源区之间的隔离。浅沟槽隔离结构的制作过程一般是在形成浅沟槽后往浅沟槽内填充隔离介质以实现器件隔离。现有的隔离介质材料一般是旋涂玻璃(SOG)、高密度等离子体化学气相沉积形成的致密氧化物(HDP-CVD OX)、普通二氧化硅(SiO₂)或者采用普通二氧化硅和氮化硅(SiN)两种材料的双重填充，比如如图1所示的仅用普通二氧化硅11进行填充以及如图2所示的同时用普通二氧化硅11和氮化硅12两种材料进行填充。这种传统的制造方法存在诸多问题，比如，在湿法去除起掩膜作用的刻蚀阻挡层以及垫氧化层过程中，使用的化学试剂可能会侵蚀到填充的隔离介质造成边沟现象，边沟容易引发寄生电流而影响器件的电学性能，而且还会造成后续的多晶硅工艺和金属布线工艺的难度增加，使相关工艺中出现结构断裂而导致器件失效。此外，随着半导体器件尺寸越来越小，浅沟槽隔离结构的尺寸也越来越小，浅沟槽隔离结构内填充的隔离介质对器件性能的影响越来越大，而现有的隔离介质材料的介电常数普遍较大，产生较大的寄生电容，导致器件性能下降。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构及其制备方法，用于解决现有技术中在制备浅沟槽隔离结构的过程中容易产生边沟，引发寄生电流而影响器件的电学性能，且因填充的隔离介质材料介电常数较大，产生较大的寄生电容，导致器件性能下降等问题。

为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制备方法，包括步骤：

1)提供衬底，于所述衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；

2)于所述刻蚀阻挡层和所述垫氧化层内形成开口，并依据所述开口于所述衬底内形成第一沟槽；

3)对所述第一沟槽的侧壁和底部进行氮离子注入以于所述第一沟槽的侧壁和底部形成氮化硅层；

4)去除所述第一沟槽底部的所述氮化硅层以暴露出所述衬底；

5)于对应所述第一沟槽底部的所述衬底内形成第二沟槽，所述第二沟槽与所述第一沟槽相连通；

6)于所述第二沟槽的侧壁和底部形成衬底氧化层；

7)于所述第二沟槽内填充多孔二氧化硅(SiO₂)层；

8)于所述多孔二氧化硅层的顶部形成致密氧化物层，所述致密氧化物层利用高密度等离子体化学气相沉积(HDP-CVD)工艺形成，并填满所述第一沟槽及所述开口；

9)去除所述刻蚀阻挡层和所述垫氧化层。

可选地，所述致密氧化物层还自所述第一沟槽的底部延伸至所述第二沟槽内。

可选地，所述步骤7)具体包括如下步骤：

7-1)采用等离子体增强化学气相沉积(PECVD)工艺于所述第一沟槽内、第二沟槽内及所述刻蚀阻挡层表面形成多孔二氧化硅层；

7-2)对所述多孔二氧化硅层进行回刻以去除所述第一沟槽内的所述多孔二氧化硅层以及所述第二沟槽内的部分所述多孔二氧化硅层。

可选地，所述致密氧化物层的最大高度介于50～80nm之间。

可选地，所述衬底材料包括硅或锗。

可选地，所述步骤1)中，形成所述垫氧化层的方法包括气相沉积方法或热氧化法，形成所述刻蚀阻挡层的方法包括气相沉积方法。

可选地，所述垫氧化层的材料包括二氧化硅，所述刻蚀阻挡层的材料包括氮化硅(Si₃N₄/SiN)或氮氧化硅(SiON)。

可选地，所述垫氧化层的厚度介于5～15nm之间，所述刻蚀阻挡层的厚度介于50～100nm之间。

可选地，所述步骤3)中，所述氮离子注入过程中，氮离子注入的能量介于3～30kev之间，注入剂量介于1E15～1E16atom/cm³之间，注入角度介于10～35度之间。

可选地，所述第一沟槽的侧壁的所述氮化硅层的横向尺寸介于3～10nm之间。

可选地，所述第二沟槽的深度介于150～400nm之间。

可选地，去除所述第一沟槽底部的所述氮化硅层的方法包括干法刻蚀，使用的刻蚀气体选自于由SF₆、CF₄、CF₄/H₂、CHF₃、CF₄/O₂和HBr所构成的群组中的一种或多种，辅助气体选自N₂或O₂。

可选地，所述衬底氧化层的材质包括二氧化硅，形成所述衬底氧化层的方法包括热氧化法。

可选地，所述衬底氧化层的厚度介于5～10nm之间。

可选地，所述步骤8)具体包括如下步骤：

8-1)于所述第一沟槽内、第二沟槽内及所述刻蚀阻挡层表面形成致密氧化物层；

8-2)进行表面平坦化处理以暴露出所述刻蚀阻挡层。

可选地，所述步骤9)中，去除所述刻蚀阻挡层和所述垫氧化层的方法包括干法刻蚀。

可选地，去除所述刻蚀阻挡层所使用的气体选自由CHF₃、CF₄、C₃F₆所构成的群组中的一种或多种；刻蚀所述垫氧化层所使用的气体选自由SF₆/CHF₃、CF₄/O₂、CF₄/H₂、CHF₃/O₂、CHF₃/C₄F₈/CO所构成的群组中的一种或多种。

可选地，所述致密氧化物层利用高密度等离子体化学气相沉积工艺形成。

本发明还提供一种浅沟槽隔离结构，包括衬底、第一沟槽、氮化硅层、第二沟槽、衬底氧化层、致密氧化物层及多孔二氧化硅层，其中，所述第一沟槽位于所述衬底内；所述氮化硅层位于所述第一沟槽的侧壁；所述第二沟槽位于所述衬底内，且位于所述第一沟槽的底部，所述第二沟槽与所述第一沟槽相连通；所述衬底氧化层位于所述第二沟槽的侧壁及底部；所述多孔二氧化硅层位于所述第二沟槽内且所述多孔二氧化硅层的上表面不高于所述第二沟槽的上表面；所述致密氧化物层位于所述多孔二氧化硅层的上表面，所述致密氧化物层填满所述多孔二氧化硅层上方的所述第二沟槽及所述第一沟槽，且所述致密氧化物层的上表面高于所述衬底的上表面。

所述多孔二氧化硅层的上表面形成有凹槽，所述致密氧化物层填满所述凹槽。可选地，所述致密氧化物层的最大高度介于50～80nm之间。

可选地，所述第一沟槽的侧壁的所述氮化硅层的横向尺寸介于3～10nm之间。

可选地，所述第二沟槽的深度介于150～400nm之间。

可选地，所述衬底氧化层的厚度介于5～10nm之间。

如上所述，本发明的浅沟槽隔离结构的制备方法，通过改善的工艺流程，通过等离子注入工艺在浅沟槽隔离结构侧壁形成氮化硅层以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续的工艺过程中不会受到损伤以避免边沟现象，避免寄生电流的产生，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，提升器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率；此外，本发明采用多孔二氧化硅和致密氧化物双重材料对浅沟槽进行填充，能使得填充的隔离介质层的总体介电常数极大降低，且因为有致密氧化物层在沟槽顶部形成保护层，隔离介质不会在后续工艺中受到损伤，因而采用本发明的浅沟槽隔离结构的制备方法制备出的浅沟槽隔离结构，能够减少相邻器件间的相互干扰，起到良好的隔离效果，有效提升器件性能。尤其是在半导体器件尺寸日益缩小的大背景下，当浅沟槽隔离结构尺寸缩小到宽度为几个纳米时，采用本发明的浅沟槽隔离结构，可以有效降低寄生电容，提高器件运行速度。

附图说明

图1及图2显示为现有技术中的浅沟槽隔离结构的示意图。

图3显示为本发明实施例一的浅沟槽隔离结构的制备方法的流程示意图。

图4至图16显示为本发明的实施例一的浅沟槽隔离结构的制备方法中各步骤所呈现出的截面结构示意图，其中，图16同时显示为本发明的实施例二的浅沟槽隔离结构的截面结构示意图。

元件标号说明

11 普通二氧化硅层

12 氮化硅

20 衬底

21 垫氧化层

22 刻蚀阻挡层

23 开口

24 第一沟槽

25 氮化硅层

26 第二沟槽

27 衬底氧化层

28 多孔二氧化硅层

281 微孔

29 致密氧化物层

31 图形化光刻胶层

d 第一沟槽的侧壁的氮化硅

层的横向尺寸

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图3至图16所示，本发明提供一种浅沟槽隔离结构的制备方法，该方法包括如下步骤：

1)提供衬底20，于所述衬底20上依次形成叠置的垫氧化层21和刻蚀阻挡层22；

2)于所述刻蚀阻挡层22和所述垫氧化层21内形成开口23，并依据所述开口23于所述衬底20内形成第一沟槽24；

3)对所述第一沟槽24的侧壁和底部进行氮离子注入以于所述第一沟槽24的侧壁和底部形成氮化硅层25；

4)去除所述第一沟槽24底部的所述氮化硅层25以暴露出所述衬底20；

5)于对应所述第一沟槽24底部的所述衬底20内形成第二沟槽26，所述第二沟槽26与所述第一沟槽24相连通；

6)于所述第二沟槽26的侧壁和底部形成衬底氧化层27；

7)于所述第二沟槽26内填充多孔二氧化硅层28；

8)于所述多孔二氧化硅层28的顶部形成致密氧化物层29，所述致密氧化物层29填满所述第一沟槽24及所述开口23；

9)去除所述刻蚀阻挡层22和所述垫氧化层21。

首先请参阅图3中的步骤S01及图4，提供衬底20，于所述衬底20上依次形成叠置的垫氧化层21和刻蚀阻挡层22。

作为示例，所述衬底20的材料可以是硅材料、锗材料或其他市面上已经商用的材料，半导体行业中使用最广泛的衬底20材料是硅，针对硅衬底20的生产工艺非常成熟，故本实施例中将主要以硅材料衬底做示例说明。

作为示例，所述步骤S01中，形成所述垫氧化层21的方法包括化学气相沉积方法或热氧化法，形成所述刻蚀阻挡层22的方法包括化学气相沉积方法。所述垫氧化层21的主要作用是作为所述刻蚀阻挡层22的缓冲层，起到减小应力的作用，且增强所述刻蚀阻挡层22和所述衬底20之间的粘附性。所述垫氧化层21不宜太厚，作为示例，本实施例中优选介于5～15nm之间(包括端点值)，可采用热氧化法中的湿氧氧化法或干氧氧化快速生成所需尺寸的所述垫氧化层21，热氧化生成的所述垫氧化层21，能起到很好的缓冲作用以及和所述刻蚀阻挡层22以及所述衬底20之间有很好的粘附性，且在后续的工艺中容易去除，当然，化学气相沉积同样适用于所述垫氧化层21的形成，本实施例中不做严格限制。当然，若所述衬底20是锗材质，则热氧化形成的所述垫氧化层21为氧化锗。如果所述衬底20是锗材质，可以通过化学气相沉积形成二氧化硅材质的所述垫氧化层21。所述刻蚀阻挡层22的材质包括氮化硅(SiN)或氮氧化硅(SiON)等各类含氮化合物，作为示例，所述刻蚀阻挡层22的厚度一般介于50～100nm之间(包括端点值)，这个尺寸范围是综合考虑了器件的整体结构、工艺的难易度以及刻蚀阻挡效果等因素而确定的，比如，如果所述刻蚀阻挡层22太厚，不仅形成过程中所需工艺时间较长，而且后续去除时所需时间也较长，但如果太薄则在刻蚀过程中起不到良好的保护所述衬底20的作用。需要说明的是，本申请在描述数值时用“介于……之间”的方式进行描述时，均代表是包含端点值，对此在后续内容中不再特别备注。

接下来请参阅图3中的步骤S02及图5至图7，于所述刻蚀阻挡层22和所述垫氧化层21内形成开口23，并依据所述开口23于所述衬底20内形成第一沟槽24，该步骤的具体工艺过程如下：

2-1)于所述刻蚀阻挡层22表面形成光刻胶层；

2-2)对所述光刻胶层进行图形化处理，以形成图形化光刻胶层31，所述图形化光刻胶层31定义出所述第一开口23的位置及形状，具体如图5所示；

2-3)依据所述图形化光刻胶层31刻蚀所述刻蚀阻挡层22和所述垫氧化层21，以于所述刻蚀阻挡层22和所述垫氧化层21内形成所述第一开口23，具体如图6所示；

2-4)去除所述图形化光刻胶层31；

2-5)于对应所述第一开口23的所述衬底20内形成所述第一沟槽24，即所述第一沟槽24形成在所述开口23下方的所述衬底20内，两者之间是相连通的，具体如图7所示。需要说明的是，为使图面尽量简洁，非必要的情况下在向后的图示中尽量不同时示意出所述开口23和所述第一沟槽24。

上述工艺都是本领域常规工艺，重点在于整个工艺流程的设计，比如涂布光刻胶形成所述光刻胶层后进行图形化处理定义出所述开口23的位置和形状，这个过程中可以采用碱性溶液湿法去除或采用干法的灰化工艺(ashing)去除对应所述开口23位置处的光刻胶，然后通过刻蚀工艺去除所述开口23内的所述刻蚀阻挡层22及所述垫氧化层21，之后继续刻蚀所述开口23内的所述衬底20，但需要说明的是，依据所述刻蚀阻挡层22和所述垫氧化层21的材质不同，去除所述刻蚀阻挡层22和所述垫氧化层21的工艺可分一次或两次进行，比如，如果所述垫氧化层21是二氧化硅而所述刻蚀阻挡层22是氮化硅，则可以采用干法刻蚀，比如利用CF₄和CHF₃的混合气体通过一次刻蚀工艺去除，当然也可以采用湿法刻蚀分两次进行，比如采用温度范围在140℃～200℃之间的热磷酸刻蚀所述刻蚀阻挡层22，采用浓度在1％～10％之间的氢氟酸刻蚀所述垫氧化层21，如果所述衬底20是硅衬底，则可以采用SF₆、CF₄、CF₄/H₂、CHF₃、CF₄/O₂和HBr所构成的群组中的一种或多种气体进行干法刻蚀，比如采用HBr和O₂刻蚀所述衬底20。作为示例，所述第一沟槽24的深度介于10～50nm之间，这个尺寸的设定同样与本实施例的整个器件结构设计相一致，且充分考虑了工艺难易度。当然，在其他实施例中，具体参数依需要还可以有其他设置，本实施例中不做严格限制。

接下来请参阅图3中的步骤S03及图8，对所述第一沟槽24的侧壁和底部进行氮离子注入以于所述第一沟槽24的侧壁和底部形成氮化硅层25。作为示例，氮离子注入过程中，氮离子注入的能量介于3～30kev之间，氮离子的注入剂量介于1E15～1E16atom/cm³之间，且根据注入设备和/或工艺的不同，该离子注入过程可分多次进行，比如在介于10～35度(离子束和水平面之间的夹角)之间的注入角度下，先对所述第一沟槽24的单侧侧壁和底部进行第一次离子注入，再将所述衬底20进行180度旋转以对另一侧侧壁以及底部进行第二次离子注入，最终保证在所述第一沟槽24的所述侧壁和所述底部都形成所述氮化硅层25；或者可以对两侧侧壁以及所述底部均分别进行离子注入，此时需注意调整所述衬底20的方向，比如在对底部进行离子注入时，所述衬底20可以位于水平状态以进行垂直离子注入，而在进行侧壁的离子注入时，则调整所述衬底20的方向。当然，也可以保持所述衬底20不动而调整离子注入源的方向，或者两者方向均进行调整以确定最适宜的离子注入方式，具体不做限制。作为示例，注入形成的所述第一沟槽24的侧壁的所述氮化硅层25的横向尺寸d介于3～10nm之间，优选5～6nm之间，该尺寸下的氮化硅层25不仅在工艺上容易实现，而且能起到良好的保护效果，对此部分将在后续内容中继续描述。当然，根据需要，所述氮化硅层25的尺寸还可以有其他设置，本实施例中不做严格限制。

接下来请参考图3中的步骤S04及图9，去除所述第一沟槽24底部的所述氮化硅层25以暴露出所述衬底20，具体的，该步骤中采用各项异性良好的干法刻蚀工艺，以避免对侧壁的所述氮化硅层25造成损伤，刻蚀气体选自于由SF₆、CF₄、CF₄/H₂、CHF₃、CF₄/O₂和HBr所构成的群组中的一种或多种，辅助气体选自N₂或O₂，干法刻蚀后得到的结构如图9所示。

接下来请参考图3中的步骤S05及图10，于对应所述第一沟槽24底部的所述衬底20内形成第二沟槽26，所述第二沟槽26与所述第一沟槽24相连通。作为示例，本步骤采用SF₆、CF₄、CF₄/H₂、CHF₃、CF₄/O₂和HBr所构成的群组中的一种或多种气体进行干法刻蚀。具体的，本实施例中，采用CF₄/O₂刻蚀所述硅衬底20，且在刻蚀过程中，增大所述保护气体O₂的含量，减小偏压功率(Bias Power)以使最终形成的所述第二沟槽26形成具有较大开口面，自所述开口23的顶部向底部逐渐缩小的结构，即所述第二沟槽26的横截面呈倒梯形，这样的结构有利于后续往所述第二沟槽26内填充介质时，避免填充过程中产生孔隙(Void)现象，保证器件性能。作为示例，所述第二沟槽26的深度介于150～400nm之间，刻蚀后形成的结构如图10所示。本实施例中将所述第一沟槽24和所述第二沟槽26分两步刻蚀形成，可以得到比传统方法具有更高的深宽比的浅沟槽隔离结构。

接下来请参考图3中的步骤S06及图11，于所述第二沟槽26的侧壁和底部形成衬底氧化层27。形成所述衬底氧化层27的方法优选热氧化法。作为示例，所述衬底氧化层27的材质包括二氧化硅，且所述衬底氧化层27的厚度介于5～10nm之间，此步骤所形成的结构如图11所示。

接下来请参考图3中的步骤S07及图12至图13，于所述第二沟槽26内填充多孔二氧化硅层28。作为示例，本步骤可采用如下工艺进行：

7-1)采用等离子体增强化学气相沉积(PECVD)工艺于所述第一沟槽24内、第二沟

槽26内及所述刻蚀阻挡层22表面形成多孔二氧化硅层28；

7-2)对所述多孔二氧化硅层28进行回刻以去除所述第一沟槽24内的所述多孔二氧化

硅层28以及所述第二沟槽26内的部分所述多孔二氧化硅层28。

所述多孔二氧化硅层28即在二氧化硅层内包含多个大小不一的微孔281，具体如图12所示，形成所述多孔二氧化硅层28的方法采用等离子体增强化学气相沉积(PECVD)方法，采用回刻工艺去除所述第一沟槽24内的所述多孔二氧化硅层28以及所述第二沟槽26内的部分所述多孔二氧化硅层28，有利于控制刻蚀速率，简化刻蚀工艺。回刻后得到的结构如图13所示，可以看到，回刻后的所述多孔二氧化硅层28仅填充在所述第二沟槽26内，且在顶部形成一个U形凹槽，即所述多孔二氧化硅层28的上表面不高于所述第二沟槽26的上表面。多孔二氧化硅材料相较于普通二氧化硅材料(即不含有微孔281的二氧化硅材料)，其介电常数低很多，比如普通二氧化硅的介电常数一般为3.9，多孔二氧化硅的介电常数通常为1.1～2.5，氮化硅材料的介电常数则更大，而通常而言，填充的隔离介质的介电常数值越低，隔离效果越好，因而本发明采用多孔二氧化硅填充所述浅沟槽隔离结构，能够有效降低隔离介质的介电常数，提高器件性能。但是，多孔二氧化硅材料因为微孔281较多，致密性较差，容易在后续工艺中受到损伤，因此本发明继续进行如下步骤。

接下来请参考图3中的步骤S08及图14至图15，于所述多孔二氧化硅层28的顶部形成致密氧化物层29，所述致密氧化物层29填满所述第一沟槽24及所述开口23。该步骤具体包括：

8-1)于所述第一沟槽24内、第二沟槽26内及所述刻蚀阻挡层22表面形成致密氧化物层29；

8-2)进行表面平坦化处理以暴露出所述刻蚀阻挡层22。

本发明在所述多孔二氧化硅层28的顶部形成所述致密氧化物层29，以起到保护所述多孔二氧化硅层28的作用。

作为示例，可以采用高密度等离子体化学气相沉积(HDP CVD)工艺形成所述致密氧化物层29，由于前序步骤中所述第二沟槽26内的所述多孔二氧化硅层28顶部形成有U形凹槽，相应的此步骤填充的所述致密氧化物层29在与所述多孔二氧化硅层28相接触的面上填充形成了U形凸起并延伸至所述第二沟槽26内，该U形凸起与所述U形凹槽相对应，即所述致密氧化物层29填满所述U形凹槽，使得所述致密氧化物层29和所述多孔二氧化硅层28有更大的接触面积，两者结合得更加紧密，而不会在结合处出现断层现象，此外，采用所述致密氧化物层29和所述多孔二氧化硅层28双重材料填充，既能保证所述浅沟槽隔离结构的隔离介质的总体介电常数较普通的隔离材料要低，又能保证隔离介质不会在后续工艺中受到损伤，能够有效提升器件性能。此步骤后得到的结构如图14所示。

作为示例，优选化学机械研磨工艺(CMP)以实现全面的表面平坦化处理，工艺简单，且化学机械研磨后得到的结构表面光滑，有利于后续工艺的进行。当然，在其他示例中，也可以采用刻蚀工艺，本实施例中不做严格限制，但在刻蚀过程中需严格控制刻蚀终点。表面平坦化处理后得到的结构如图15所示。

最后请参考图3中的步骤S09及图16，去除所述刻蚀阻挡层22和所述垫氧化层21。

作为示例，本步骤中采用干法刻蚀去除所述刻蚀阻挡层22和所述垫氧化层21，具体的，根据选用的刻蚀气体的不同，去除所述刻蚀阻挡层22和所述垫氧化层21可分一次或两次进行；更具体的，去除所述刻蚀阻挡层22所使用的气体选自由CHF₃、CF₄、C₃F₆所构成的群组中的一种或多种；刻蚀所述垫氧化层21所使用的气体选自由SF₆/CHF₃、CF₄/O₂、CF₄/H₂、CHF₃/O₂、CHF₃/C₄F₈/CO所构成的群组中的一种或多种。由于本实施例中在浅沟槽隔离结构的两侧形成了所述氮化硅层25，因而不用担心刻蚀过程中对浅沟槽隔离结构内的填充物造成损伤。

本实施例中，通过改善的工艺流程，通过氮离子注入工艺在浅沟槽隔离结构侧壁形成氮化硅层25以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续的工艺过程中不会受到损伤以避免边沟现象，降低寄生电流，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率；此外，本发明采用多孔二氧化硅材料和致密氧化物双重材料对浅沟槽进行填充，能使得填充的隔离介质层的总体介电常数极大降低，且因为有致密氧化物在顶部形成保护层，隔离介质不会在后续工艺中受到损伤。因而采用本发明的浅沟槽隔离结构的制备方法，能有效提高生产良率，提升器件性能。尤其是半导体器件尺寸日益缩小的大背景下，当浅沟槽隔离结构尺寸缩小到宽度为几个纳米时，采用本发明的方法制备出的浅沟槽隔离结构，可以降低寄生电容，提高器件运行速度。

实施例二

如图16所示，本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构依实施例一的制备方法而形成，故本实施例中未提及的内容，可参照实施例一。

作为示例，本实施例的所述浅沟槽隔离结构包括衬底20、第一沟槽24、氮化硅(SiN/Si₃N₄)层25、第二沟槽26、衬底氧化层27、致密氧化物(HDP OX)层29及多孔二氧化硅层28，其中，所述第一沟槽24位于所述衬底20内；所述氮化硅层25位于所述第一沟槽24的侧壁；所述第二沟槽26位于所述衬底20内，且位于所述第一沟槽24的底部，所述第二沟槽26与所述第一沟槽24相连通；所述衬底氧化层27位于所述第二沟槽26的侧壁及底部；所述多孔二氧化硅层28位于所述第二沟槽26内且所述多孔二氧化硅层28的上表面不高于所述第二沟槽26的上表面；所述致密氧化物层29位于所述多孔二氧化硅层28的上表面，所述致密氧化物层29填满所述多孔二氧化硅层28上方的所述第二沟槽26及所述第一沟槽24，且所述致密氧化物层29的上表面高于所述衬底20的上表面。需要说明的是，所述致密氧化物层29延伸至所述衬底20之上的部分即对应实施例一中的所述开口23所在位置，本实施例中出于让图面尽量简洁的目的，并未示意出所述开口23，且本实施例中，所述第一沟槽24和所述第二沟槽26两者之间相连通，中间并无明显分界线，示意图中只是为便于理解而大致示意了其位置，结合实施例一，本领域技术人员应该更容易理解。

作为示例，所述多孔二氧化硅层28的上表面形成有凹槽，所述致密氧化物层29填满所述凹槽，具体的，所述多孔二氧化硅层28在与所述致密氧化物层29相接触的表面形成有U形凹槽，所述致密氧化物层29与所述多孔二氧化硅层28相接触的表面形成有U形凸起，所述U形凹槽与所述U形凸起相对应，即所述致密氧化物层29向下延伸至所述第二沟槽26内直到将所述U形凹槽填满，所述致密氧化物层29与所述多孔二氧化硅层28因所述U形凸起和所述U形凹槽而有了更大的接触面积，两者结合得更加紧密，而不会在结合处出现断层现象，有利于提升器件性能。

作为示例，所述致密氧化物层29的最大高度介于50～80nm之间，该最大高度是所述致密氧化物层29的正中间的高度。

作为示例，所述第一沟槽24的侧壁的所述氮化硅层25的横向尺寸d介于3～10nm之间，优选5～6nm之间，该尺寸下的所述氮化硅层25不仅在工艺上容易实现，而且能起到良好的保护效果，即保护所述浅沟槽隔离结构中的隔离介质不会在后续工艺中被侵蚀，避免产生边沟现象，以有效减小寄生电流，降低寄生电容，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率。

作为示例，所述第二沟槽26的深度介于150～400nm之间，当然，在其他实施例中，该参数的具体设置依器件结构的不同还可以有其他选择，本实施例中不做严格限制。

作为示例，所述衬底氧化层27的厚度介于5～10nm之间，该参数的设定同样综合了工艺实现的简便性以及保护效果的有效性。当然，同样的，在其他实施例中，该参数的具体设置依器件结构的不同还可以有其他选择，本实施例中不做严格限制。

本实施例中采用多孔二氧化硅材料和致密氧化物双重材料对浅沟槽进行填充，能使得填充的隔离介质层的总体介电常数极大降低，因为多孔二氧化硅材料相较于普通二氧化硅材料(即不含有微孔281的二氧化硅材料)，其介电常数低很多，比如普通二氧化硅的介电常数一般为3.9，多孔二氧化硅的介电常数通常为1.1～2.5，氮化硅材料的介电常数则更大，而通常而言，填充的隔离介质的介电常数值越低，隔离效果越好，因而本发明采用多孔二氧化硅填充所述浅沟槽隔离结构，能够有效降低隔离介质层的介电常数，但是，多孔二氧化硅材料因为微孔281较多，致密性较差，因而本实施例在所述多孔二氧化硅层28顶部形成所述致密氧化物层29，以对所述多孔二氧化硅层28进行保护，避免所述多孔二氧化硅层28在后续工艺中受到损伤。因而采用本发明的浅沟槽隔离结构，其隔离介质层整体的介电常数较常规隔离介质层有显著下降，且能减少相邻器件间的相互干扰，起到良好的隔离效果，有效提高器件性能，尤其是在半导体器件尺寸日益缩小的大背景下，当浅沟槽隔离结构尺寸缩小到宽度为几个纳米时，采用本发明的浅沟槽隔离结构，可以有效降低寄生电容，提高器件运行速度。

综上所述，本发明提供一种浅沟槽隔离结构及其制备方法，制备方法包括：1)提供衬底，于所述衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；2)于所述刻蚀阻挡层和所述垫氧化层内形成开口，并依据所述开口于所述衬底内形成第一沟槽；3)对所述第一沟槽的侧壁和底部进行氮离子注入以于所述第一沟槽的侧壁和底部形成氮化硅层；4)去除所述第一沟槽底部的所述氮化硅层以暴露出所述衬底；5)于对应所述第一沟槽底部的所述衬底内形成第二沟槽，所述第二沟槽与所述第一沟槽相连通；6)于所述第二沟槽的侧壁和底部形成衬底氧化层；7)于所述第二沟槽内填充多孔二氧化硅层；8)于所述多孔二氧化硅层的顶部形成致密氧化物层，所述致密氧化物层填满所述第一沟槽及所述开口；9)去除所述刻蚀阻挡层和所述垫氧化层。本发明的浅沟槽隔离结构的制备方法，通过改善的工艺流程，通过离子注入工艺在浅沟槽隔离结构侧壁形成氮化硅层以保护填充在浅沟槽中的隔离介质层，使填充的隔离介质层在后续的工艺过程中不会受到损伤以避免边沟现象，有效减小寄生电流，降低寄生电容，从而保证浅沟槽隔离结构真正发挥良好的隔离效果，保障器件的电学性能，且为后续的多晶硅工艺和金属布线工艺提供良好的基础，提升生产良率；此外，本发明采用多孔二氧化硅材料和致密氧化物双重材料对浅沟槽进行填充，能使得填充的隔离介质层的总体介电常数极大降低，且因为有致密氧化物层在顶部形成保护层，隔离介质层不会在后续工艺中受到损伤，因而采用本发明的浅沟槽隔离结构的制备方法制备出的浅沟槽隔离结构，不仅能够减少相邻器件间的相互干扰，起到良好的隔离效果，还能有效提升器件性能。尤其是在半导体器件尺寸日益缩小的大背景下，当浅沟槽隔离结构尺寸缩小到宽度为几个纳米时，采用本发明浅沟槽隔离结构，可以降低寄生电容，提高器件运行速度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种浅沟槽隔离结构的制备方法，其特征在于，包括步骤：

1)提供衬底，于所述衬底上依次形成叠置的垫氧化层和刻蚀阻挡层；

2)于所述刻蚀阻挡层和所述垫氧化层内形成开口，并依据所述开口于所述衬底内形成第一沟槽；

3)对所述第一沟槽的侧壁和底部进行氮离子注入以于所述第一沟槽的侧壁和底部形成氮化硅层；

4)去除所述第一沟槽底部的所述氮化硅层以暴露出所述衬底；

5)于对应所述第一沟槽底部的所述衬底内形成第二沟槽，所述第二沟槽与所述第一沟槽相连通；

6)于所述第二沟槽的侧壁和底部形成衬底氧化层；

7)于所述第二沟槽内填充多孔二氧化硅层；

8)于所述多孔二氧化硅层的顶部形成致密氧化物层，所述致密氧化物层填满所述第一沟槽及所述开口；

9)去除所述刻蚀阻挡层和所述垫氧化层。

2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述致密氧化物层还自所述第一沟槽的底部延伸至所述第二沟槽内，所述致密氧化物层的最大高度介于50～80nm之间。

3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于：所述步骤7)具体包括如下步骤：

7-1)采用等离子体增强化学气相沉积工艺于所述第一沟槽内、第二沟槽内及所述刻蚀阻挡层表面形成多孔二氧化硅层；

7-2)对所述多孔二氧化硅层进行回刻以去除所述第一沟槽内的所述多孔二氧化硅层以及所述第二沟槽内的部分所述多孔二氧化硅层。

4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述垫氧化层的材料包括二氧化硅，厚度介于5～15nm之间；所述刻蚀阻挡层的材料包括氮化硅或氮氧化硅，厚度介于50～100nm之间。

5.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述步骤3)中，所述氮离子注入过程中，氮离子注入的能量介于3～30kev之间，注入剂量介于1E15～1E16atom/cm³之间，注入角度介于10～35度之间。

6.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述第一沟槽的侧壁的所述氮化硅层的横向尺寸介于3～10nm之间。

7.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述第二沟槽的深度介于150～400nm之间。

8.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述衬底氧化层的材质包括二氧化硅，厚度介于5～10nm之间，形成所述衬底氧化层的方法包括热氧化法。

9.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述步骤8)具体包括如下步骤：

8-1)采用高密度等离子体化学气相沉积工艺于所述第一沟槽内、第二沟槽内及所述刻蚀阻挡层表面形成致密氧化物层；

8-2)进行表面平坦化处理以暴露出所述刻蚀阻挡层。

10.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述步骤9)中，去除所述刻蚀阻挡层和所述垫氧化层的方法包括干法刻蚀；去除所述刻蚀阻挡层所使用的气体选自由CHF₃、CF₄、C₃F₆所构成的群组中的一种或多种；刻蚀所述垫氧化层所使用的气体选自由SF₆/CHF₃、CF₄/O₂、CF₄/H₂、CHF₃/O₂、CHF₃/C₄F₈/CO所构成的群组中的一种或多种。

11.一种浅沟槽隔离结构，其特征在于，包括：

衬底；

第一沟槽，位于所述衬底内；

氮化硅层，位于所述第一沟槽的侧壁；

第二沟槽，位于所述衬底内，且位于所述第一沟槽的底部，所述第二沟槽与所述第一沟槽相连通；

衬底氧化层，位于所述第二沟槽的侧壁及底部；

多孔二氧化硅层，位于所述第二沟槽内，所述多孔二氧化硅层的上表面不高于所述第二沟槽的上表面；

致密氧化物层，位于所述多孔二氧化硅层的上表面，所述致密氧化物层填满所述多孔二氧化硅层上方的所述第二沟槽及所述第一沟槽，且所述致密氧化物层的上表面高于所述衬底的上表面。

12.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述多孔二氧化硅层的上表面形成有凹槽，所述致密氧化物层填满所述凹槽。

13.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述致密氧化物层的最大高度介于50～80nm之间，所述衬底氧化层的厚度介于5～10nm之间。

14.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述第一沟槽的侧壁的所述氮化硅层的横向尺寸介于3～10nm之间。

15.根据权利要求11所述的浅沟槽隔离结构，其特征在于：所述第二沟槽的深度介于150～400nm之间。

Images