TW202312364A

TW202312364A - 浮置閘極的製造方法

Info

Publication number: TW202312364A
Application number: TW110133575A
Authority: TW
Inventors: 黃慧秦; 簡宏儒; 廖玉梅; 廖欣怡
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2021-09-09
Filing date: 2021-09-09
Publication date: 2023-03-16
Also published as: TWI786813B

Abstract

一種浮置閘極的製造方法，包括以下步驟。提供基底。在基底中形成多個第一隔離結構。第一隔離結構的頂面高於基底的頂面。在相鄰兩個第一隔離結構之間的基底上形成介電層。介電層的頂面與第一隔離結構的頂面齊平。在第一隔離結構與介電層上形成浮置閘極材料層。對浮置閘極材料層進行圖案化，而在介電層上形成浮置閘極。浮置閘極的寬度大於相鄰兩個第一隔離結構之間的基底的頂面的寬度。

Description

浮置閘極的製造方法

本發明實施例是有關於一種半導體結構的製造方法，且特別是有關於一種浮置閘極的製造方法。

由於非揮發性記憶體(non-volatile memory)具有存入的資料在斷電後也不會消失的優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。在利用浮置閘極(floating gate)儲存電荷的非揮發性記憶體中，浮置閘極的形狀會影響記憶體元件的電性表現。因此，如何形成具有較佳形狀的浮置閘極來提升記憶體元件的電性表現為目前持續努力的目標。

本發明提供一種浮置閘極的製造方法，其可提升記憶體元件的電性表現。

本發明提出一種浮置閘極的製造方法，包括以下步驟。提供基底。在基底中形成多個第一隔離結構。第一隔離結構的頂面高於基底的頂面。在相鄰兩個第一隔離結構之間的基底上形成介電層。介電層的頂面與第一隔離結構的頂面齊平。在第一隔離結構與介電層上形成浮置閘極材料層。對浮置閘極材料層進行圖案化，而在介電層上形成浮置閘極。浮置閘極的寬度大於相鄰兩個第一隔離結構之間的基底的頂面的寬度。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，多個第一隔離結構的形成方法可包括以下步驟。在基底上形成墊層。在墊層與基底中形成多個溝渠。在多個溝渠中形成多個第一隔離結構。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，更可包括以下步驟。在形成多個第一隔離結構之後，移除墊層。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，在移除墊層的過程中，可同時降低第一隔離結構的高度。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，介電層的形成方法例如是熱氧化法。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，浮置閘極更可形成在部分第一隔離結構上。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，浮置閘極可具有平坦的底面。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，浮置閘極的剖面形狀可為矩形。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，更可包括以下步驟。在對浮置閘極材料層進行圖案化之前，在浮置閘極材料層上形成硬罩幕層。對硬罩幕層進行圖案化，而形成圖案化硬罩幕層。在對硬罩幕層進行圖案化之後，對浮置閘極材料層進行圖案化，而形成暴露出部分第一隔離結構的開口。

依照本發明的一實施例所述，在上述浮置閘極的製造方法中，更可包括以下步驟。在開口中形成第二隔離結構，其中第二隔離結構可位在第一隔離結構上。降低第二隔離結構的高度，而使得第二隔離結構的頂面低於浮置閘極的頂面。移除圖案化硬罩幕層。

基於上述，在本發明所提出的浮置閘極的製造方法中，由於介電層的頂面與第一隔離結構的頂面齊平，因此後續形成的浮置閘極可具有平坦的底面。此外，浮置閘極的寬度大於相鄰兩個第一隔離結構之間的基底的頂面的寬度，亦即浮置閘極的寬度可大於主動區中的基底的頂面的寬度。由於浮置閘極可具有平坦的底面，且浮置閘極的寬度可大於主動區中的基底的頂面的寬度，因此浮置閘極可具有較佳的形狀，進而可提升記憶體元件的電性表現。舉例來說，可降低漏電流，且可提升閘極耦合率(gate coupling ratio)、操作速度與可靠度(如，資料保存能力(data retention capacity)與耐久性(endurance))。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為根據本發明一實施例浮置閘極的製造流程剖面圖。

請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。接著，可在基底100上形成墊層102。墊層102可為單層結構或多層結構。墊層102的材料例如是氧化矽、氮化矽、多晶矽或其組合。在本實施例中，墊層102可為包括墊層104與墊層106的多層結構，但本發明並不以此為限。舉例來說，墊層104可為墊氧化物層，且墊層106可為墊氮化物層。

然後，可在墊層102與基底100中形成多個溝渠T。在一些實施例中，溝渠T的形成方法例如是藉由微影製程與蝕刻製程(如，乾式蝕刻製程)移除部分墊層102與部分基底100。

接下來，可在多個溝渠T中形成多個隔離結構108。藉此，可在基底100中形成多個隔離結構108。隔離結構108的頂面TS2高於基底100的頂面TS1。此外，隔離結構108可在基底100中定義出主動區AA。隔離結構108可為淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構108的材料例如是氧化矽。隔離結構108的形成方法可包括以下步驟。首先，可形成填滿溝渠T的隔離材料層(未示出)。接著，可利用墊層106作為終止層，移除位在溝渠T的外部的隔離材料層，而形成隔離結構108。位在溝渠T的外部的隔離材料層的移除方法例如是化學機械研磨(chemical mechanical polishing，CMP)法。

請參照圖1B，在形成多個隔離結構108之後，可移除墊層102。此外，在移除墊層102的過程中，可同時降低隔離結構108的高度。此外，在降低隔離結構108的高度之後，隔離結構108的頂面TS2高於基底100的頂面TS1。墊層102的移除方法例如是乾式蝕刻法、濕式蝕刻法或其組合。在一些實施例中，可先藉由乾式蝕刻法移除墊層106並降低隔離結構108的高度，再藉由濕式蝕刻法移除墊層104並降低隔離結構108的高度，但本發明並不以此為限。

請參照圖1C，在相鄰兩個隔離結構108之間的基底100上形成介電層110。介電層110的頂面TS3與隔離結構108的頂面TS2齊平。介電層110可用以作為穿隧介電層。介電層110的材料例如是氧化矽。介電層110的形成方法例如是熱氧化法。

請參照圖1D，在隔離結構108與介電層110上形成浮置閘極材料層112。浮置閘極材料層112的材料例如是摻雜多晶矽、未摻雜多晶矽或其組合。浮置閘極材料層112的形成方法例如是化學氣相沉積法。

接著，可在浮置閘極材料層112上形成硬罩幕層114。硬罩幕層114的材料例如是氮化矽。硬罩幕層114的形成方法例如是化學氣相沉積法。

請參照圖1E，可對硬罩幕層114進行圖案化，而形成圖案化硬罩幕層114a。此外，在對硬罩幕層114進行圖案化之後，對浮置閘極材料層112進行圖案化，而在介電層110上形成浮置閘極112a，且可形成暴露出部分隔離結構108的開口OP。此外，浮置閘極112a更可形成在部分隔離結構108上。在一些實施例中，浮置閘極112a可形成在浮置閘極112a的兩側的部分隔離結構108上。在一些實施例中，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對硬罩幕層114與浮置閘極材料層112進行圖案化。

浮置閘極112a的寬度W2大於相鄰兩個隔離結構108之間的基底100的頂面TS1的寬度W1。亦即，浮置閘極112a的寬度W2可大於主動區AA中的基底100的頂面TS1的寬度W1。此外，由於介電層110的頂面TS3與隔離結構108的頂面TS2齊平，因此浮置閘極112a可具有平坦的底面BS1。在一些實施例中，浮置閘極112a的剖面形狀可為矩形。

請參照圖1F，可在開口OP中形成隔離結構116，其中隔離結構116可位在隔離結構108上。隔離結構116的底面BS2的寬度W4可小於隔離結構108的頂面TS2的寬度W3。隔離結構116的材料例如是氧化矽。隔離結構116的形成方法可包括以下步驟。首先，可形成填滿開口OP的隔離材料層(未示出)。接著，可利用圖案化硬罩幕層114a作為終止層，移除位在開口OP的外部的隔離材料層，而形成隔離結構116。位在開口OP的外部的隔離材料層的移除方法例如是化學機械研磨法。

請參照圖1G，可降低隔離結構116的高度，而使得隔離結構116的頂面TS5低於浮置閘極112a的頂面TS4。降低隔離結構116的高度的方法例如是對隔離結構116進行乾式蝕刻製程。

接著，可移除圖案化硬罩幕層114a。圖案化硬罩幕層114a的移除方法例如是濕式蝕刻法。此外，用以形成記憶體元件的後續步驟(如，在開口OP中與浮置閘極112a上形成多晶矽層間介電層(IPD)(未示出)與控制閘極(未示出)的步驟)為所屬技術領域具有通常知識者所週知，於此不再說明。

基於上述實施例可知，在浮置閘極112a的製造方法中，由於介電層110的頂面TS3與隔離結構108的頂面TS2齊平，因此後續形成於介電層110以及隔離結構108上的浮置閘極112a可具有平坦的底面BS1。此外，浮置閘極112a的寬度W2大於相鄰兩個隔離結構108之間的基底100的頂面TS1的寬度W1，亦即浮置閘極112a的寬度W2可大於主動區AA中的基底100的頂面TS1的寬度W1。由於浮置閘極112a可具有平坦的底面BS1，且浮置閘極112a的寬度W2可大於主動區AA中的基底100的頂面TS1的寬度W1，因此浮置閘極112a可具有較佳的形狀，進而可提升記憶體元件的電性表現。舉例來說，可降低漏電流，且可提升閘極耦合率、操作速度與可靠度(如，資料保存能力與耐久性)。

綜上所述，在上述實施例的浮置閘極的製造方法中，由於浮置閘極可具有平坦的底面，且浮置閘極的寬度可大於主動區中的基底的頂面的寬度，因此可提升記憶體元件的電性表現。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:基底 102, 104, 106:墊層 108, 116:隔離結構 110:介電層 112:閘極材料層 112a:浮置閘極 114:硬罩幕層 114a:圖案化硬罩幕層 AA:主動區 BS1, BS2:底面 OP:開口 T:溝渠 TS1~TS5:頂面 W1~W4:寬度

100:基底

108,116:隔離結構

110:介電層

112a:浮置閘極

AA:主動區

BS1,BS2:底面

OP:開口

TS1~TS5:頂面

W1~W4:寬度

Claims

一種浮置閘極的製造方法，包括：提供基底；在所述基底中形成多個第一隔離結構，其中所述第一隔離結構的頂面高於所述基底的頂面；在相鄰兩個所述第一隔離結構之間的所述基底上形成介電層，其中所述介電層的頂面與所述第一隔離結構的頂面齊平；在所述第一隔離結構與所述介電層上形成浮置閘極材料層；以及對所述浮置閘極材料層進行圖案化，而在所述介電層上形成浮置閘極，其中所述浮置閘極的寬度大於相鄰兩個所述第一隔離結構之間的所述基底的頂面的寬度。
如請求項1所述的浮置閘極的製造方法，其中多個所述第一隔離結構的形成方法包括：在所述基底上形成墊層；在所述墊層與所述基底中形成多個溝渠；以及在多個所述溝渠中形成多個所述第一隔離結構。
如請求項2所述的浮置閘極的製造方法，更包括：在形成多個所述第一隔離結構之後，移除所述墊層。
如請求項3所述的浮置閘極的製造方法，其中在移除所述墊層的過程中，同時降低所述第一隔離結構的高度。
如請求項1所述的浮置閘極的製造方法，其中所述介電層的形成方法包括熱氧化法。
如請求項1所述的浮置閘極的製造方法，其中所述浮置閘極更形成在部分所述第一隔離結構上。
如請求項1所述的浮置閘極的製造方法，其中所述浮置閘極具有平坦的底面。
如請求項1所述的浮置閘極的製造方法，其中所述浮置閘極的剖面形狀包括矩形。
如請求項1所述的浮置閘極的製造方法，更包括：在對所述浮置閘極材料層進行圖案化之前，在所述浮置閘極材料層上形成硬罩幕層；以及對所述硬罩幕層進行圖案化，而形成圖案化硬罩幕層，其中在對所述硬罩幕層進行圖案化之後，對所述浮置閘極材料層進行圖案化，而形成暴露出部分所述第一隔離結構的開口。
如請求項9所述的浮置閘極的製造方法，更包括：在所述開口中形成第二隔離結構，其中所述第二隔離結構位在所述第一隔離結構上；降低所述第二隔離結構的高度，而使得所述第二隔離結構的頂面低於所述浮置閘極的頂面；以及移除所述圖案化硬罩幕層。