TW202243139A - 動態隨機存取記憶體及其製造法方法 - Google Patents

動態隨機存取記憶體及其製造法方法 Download PDF

Info

Publication number
TW202243139A
TW202243139A TW110115134A TW110115134A TW202243139A TW 202243139 A TW202243139 A TW 202243139A TW 110115134 A TW110115134 A TW 110115134A TW 110115134 A TW110115134 A TW 110115134A TW 202243139 A TW202243139 A TW 202243139A
Authority
TW
Taiwan
Prior art keywords
gate dielectric
dielectric layer
word line
layer
gate
Prior art date
Application number
TW110115134A
Other languages
English (en)
Other versions
TWI769797B (zh
Inventor
魏宏諭
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW110115134A priority Critical patent/TWI769797B/zh
Priority to US17/464,714 priority patent/US11664435B2/en
Application granted granted Critical
Publication of TWI769797B publication Critical patent/TWI769797B/zh
Publication of TW202243139A publication Critical patent/TW202243139A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種動態隨機存取記憶體，包括：基底；隔離結構位於基底中，隔離結構定義出多個主動區域；埋入式字元線結構，位於基底的字元線溝渠中，字元線溝渠穿過多個主動區域和隔離結構，埋入式字元線結構包括：閘極導體層，位於字元線溝渠中；第一閘介電層，位於字元線溝渠的側壁與底面；以及第二閘介電層，位於第一閘介電層與閘極導體層之間，且第二閘介電層的頂面低於閘極導體層的頂面。

Description

動態隨機存取記憶體及其製造法方法
本發明是有關於一種動態隨機存取記憶體及其製造方法。
動態隨機存取記憶體的容量直接影響到記憶體的存取速度及效能，例如寫入恢復時間（write recovery time, tWR）以及刷新效能（refresh performance）。然而隨著動態隨機存取記憶體設計的尺寸不斷縮小，半導體裝置不斷往高積集度發展，動態隨機存取記憶體的效能該如何提升已成為本領域亟待解決的問題。
本發明提出一種動態隨機存取記憶體，包括：基底；隔離結構位於基底中，隔離結構定義出多個主動區域；埋入式字元線結構，位於基底的字元線溝渠中，字元線溝渠穿過多個主動區域和隔離結構，埋入式字元線結構包括：閘極導體層，位於字元線溝渠中；第一閘介電層，位於字元線溝渠的側壁與底面；以及第二閘介電層，位於第一閘介電層與閘極導體層之間，且第二閘介電層的頂面低於閘極導體層的頂面。
本發明實施例提出一種動態隨機存取記憶體的製造方法，包括：提供基底；於基底中形成隔離結構，隔離結構定義出多個主動區域；在基底以及隔離結構中形成字元線溝渠，字元線溝渠穿過多個主動區域和隔離結構；以及在字元線溝渠中形成埋入式字元線結構。在字元線溝渠中形成埋入式字元線結構包括：於基底上方以及字元線溝渠中形成第一閘介電層、第二閘介電層與閘極導體層，其中第二閘介電層的介電常數大於第一閘介電層的介電常數；移除字元線溝渠以外以及字元線溝渠之中的部分的閘極導體層；移除字元線溝渠以外以及字元線溝渠之中的部分的第二閘介電層，以使得所留下的第二閘介電層的頂面低於所留下的閘極導體層的頂面；以及於字元線溝渠中形成頂蓋，覆蓋所留下的閘極導體層的頂面。
基於上述，在本發明的實施例之動態隨機存取記憶體具有多層閘介電層，且具有空氣間隙（Air Gap），不僅可以提升閘介電層的可靠度，提升導通電流，還可以降低各種漏電流。
此外，本發明的實施例之動態隨機存取記憶體的製造方法可以依據所需元件的電性或特性彈性調整第一閘介電層、第二閘介電層的材料與厚度以及空氣間隙的深度。在本發明的製造過程中，不需要增加額外的光罩來圖案化第一閘介電層或/及第二閘介電層，因此，不會過度增加製造成本。
圖1A至圖1G繪示出DRAM的製造方法各個階段的上視圖。圖2A至圖2G繪示出圖1A至圖1G的線A-A’的剖面圖。圖3A至圖3G繪示出圖1A至圖1G的線B-B’的剖面圖。
請參照圖1A、2A與3A，提供基底10。基底10可以是半導體基底，例如是矽基底。在基底10中形成隔離結構12，以定義多個主動區域AA。在一些實施例中，隔離結構12的材料包括氧化矽、氮化矽、高密度電漿（HDP）氧化物、旋塗式氧化矽、低介電常數（low-k）介電材料或其組合。隔離結構12可以是淺溝渠隔離（STI）結構、深溝渠隔離（DTI）結構或其組合。
隔離結構12在基底10中定義出多個主動區域AA。主動區域AA呈帶狀。各主動區域AA具有長邊L1與短邊L2。在一些實施例中，長邊L1沿著W方向延伸；短邊L2沿著Y方向延伸，但本發明並不限於此。W方向與X方向夾角度θ。角度θ可以是15º~50º。在一些實施例中，在W向上，多個主動區域AA排成一列；在Y方向上，多個主動區域AA彼此交錯設置。
在基底10上形成硬遮罩層14。硬遮罩層14可以是單層或是多層材料。硬遮罩層14的形成方法例如是在基底10上先形成毯覆式的硬遮罩層。然後，藉由微影與蝕刻製程將硬遮罩層圖案化。硬遮罩層14的材料例如是氧化矽、氮化矽或氮氧化矽。
請參照圖1B、圖2B以及圖3B，以硬遮罩層14為罩幕，對基底10進行蝕刻製程，以形成多個埋入式字元線溝渠20。每一埋入式字元線溝渠20沿Y方向延伸，且穿過主動區域AA的基底10與隔離結構12。多個埋入式字元線溝渠20沿X方向排列。由於蝕刻速率的不同，在隔離結構12中的多個埋入式字元線溝渠20的深度較深，而在基底10中的多個埋入式字元線溝渠20的深度較淺。
請參照圖1C、圖2C以及圖3C，於硬遮罩層14上以及多個埋入式字元線溝渠20之中形成閘介電結構22與閘極導體層34。閘介電結構22包括第一閘介電層24與第二閘介電層26。第一閘介電層24例如是共形層，共形地覆蓋硬遮罩層14以及多個埋入式字元線溝渠20的側壁與底面所裸露的硬遮罩層14、隔離結構12以及基底10。第二閘介電層26例如是共形層，共形地覆蓋第一閘介電層24。第一閘介電層24與第二閘介電層26為具有不同介電常數的介電材料。第二閘介電層26的介電常數高於第一閘介電層24的介電常數。第一閘介電層24例如是是氧化矽。第二閘介電層26例如是氮化矽或是高介電常數材料。高介電常數材料可以是介電常數大於7的介電材料。高介電常數材料例如是HfAlO、HfO 2、ZrO 2、Ta 2O 5、Al 2O 3、Si 3N 4或其組合。第一閘介電層24可以用化學氣相沉積法或是臨場蒸氣成長技術（ISSG）來形成。在一實施列中，第一閘介電層24是以臨場蒸氣成長技術形成且隔離結構12為氧化物，由於隔離結構12的氧化物無法被氧化，因此，埋入式字元線溝渠20表面所裸露的隔離結構12不會形成第一閘介電層24，如圖4所示。
閘極導體層34覆蓋在第二閘介電層26上。閘極導體層34的材料包括金屬或是金屬合金，例如是摻雜多晶矽、鎢、矽化鎢等。在一些實施例中，還可以包括位於第二閘介電層26與閘極導體層34之間的阻障層32。阻障層32又可稱為黏著材料層。阻障層32可以是單層或是多層，其材料包括金屬或是金屬氮化物，例如是鈦、氮化鈦、鉭、氮化鉭或其組合。
請參照圖1D、圖2D以及圖3D，進行蝕刻製程或是結合化學機械研磨製程，以移除硬遮罩層14上方以及多個埋入式字元線溝渠20之中的部分的阻障層32以及部分的閘極導體層34，以在多個埋入式字元線溝渠20之中形成閘極導體層34a以及阻障層32a。閘極導體層34a以及阻障層32a的頂面低於硬遮罩層14的底面，且第二閘介電層26被裸露出來。
請參照圖1E、圖2E以及圖3E，進行回蝕刻製程，以移除硬遮罩層14上方以及多個埋入式字元線溝渠20之中的部分的第二閘介電層26，以形成第二閘介電層26a。第二閘介電層26a的頂面低於閘極導體層34a以及阻障層32a的頂面。第一閘介電層24與阻障層32a之間以及第二閘介電層26a上方具有間隙G。在一些第二閘介電層26為氮化矽的實施例中，可以使用磷酸來進行濕式蝕刻製程。在一些實施例中，第二閘介電層26a的頂面的高度高於後續形成的源極與汲極區50的底面的高度，以避免造成導通電流的下降（Ion Drop）。
請參照圖1F、圖2F以及圖3F，在多個埋入式字元線溝渠20之中填入蓋層40。蓋層40覆蓋閘極導體層34a、阻障層32a的頂面。蓋層40並未填入間隙G之中或並未將間隙G填滿，因而在第一閘介電層24與阻障層32a之間以及第二閘介電層26a上方形成氣隙（Air Gap）AG。蓋層40的材料例如是氮化矽。蓋層40形成的方法例如是以化學氣相沉積法形成覆蓋在第一閘介電層24上並且填入多個埋入式字元線溝渠20之中的蓋材料層，然後經由回蝕刻或是化學機械研磨製程移除覆蓋在第一閘介電層24上的蓋材料層。
第一閘介電層24、第二閘介電層26a、阻障層32a、閘極導體層34a形成具有空氣間隙AG的埋入式字元線結構WL。
請參照圖1G、圖2G以及圖3G，在埋入式字元線結構WL兩側的主動區域AA的基底10之中形成源極區與汲極區50。
進行後續製程。後續製程包括在基底10上形成介電層60、位元線接觸窗CA、位元線BL、電容器接觸窗CC以及電容器C等製程。介電層60可以是多層或是分階段形成。
在一些實施例中，源極與汲極區50的接面BS低於第二閘介電層26a的頂面TS，使得源極與汲極區50與第二閘介電層26a在橫向上重疊，由於第二閘介電層26a採用具有介電常數較高的介電材料，因此可以在操作時增加耦合效應，增加空乏層的寬度，進而增加導通電流I on。
在一些實施例中，第一閘介電層24的介電常數為3.9，厚度為3nm；第二閘介電層26a的介電常數為25，厚度為4nm，導通電流I on可以提升為原來的265%。在另一些實施例中，第一閘介電層24的介電常數為3.9，厚度為2nm；第二閘介電層26a的介電常數為25，厚度為5nm，導通電流I on可以提升為原來的331%。在又一些實施例中，第一閘介電層24的介電常數為3.9，厚度為1.5nm；第二閘介電層26a的介電常數為25，厚度為5.5nm，導通電流I on可以提升為原來的364%。
在本發明實施例中，由於第二閘介電層26a使用具有介電常數較高的介電材料，因此可以製作得較厚。故可改善並避免為了增加耦合效應而降低閘介電層厚度而造成的閘極漏電流（GIDL）的問題。在一些實施例中，第一閘介電層24的介電常數為3.9，厚度為3nm；空氣間隙AG的介電常數為1，厚度為4nm，GIDL可以降低50%。在另一些實施例中，第一閘介電層24的介電常數為3.9，厚度為2nm；空氣間隙AG的介電常數為1，厚度為4nm，GIDL可以降低62%。在又一些實施例中，第一閘介電層24的介電常數為3.9，厚度為1.5nm；空氣間隙AG的介電常數為1，厚度為5.5nm，GIDL可以降低68%。
在本發明實施例中，源極與汲極區50與閘極導體層34a之間以空氣間隙AG橫向分隔，由於空氣間隙AG的介電常數僅有1，因此可以降低電場，進而降低閘極引發汲極漏電流（GIDL），並且可以減少通過隔離結構12的閘極導體層32a在源極與汲極區50附近的基底10產生空乏層所造成的漏電流。
在本發明實施例中，在埋入式字元線溝渠20之中先形成第一閘介電層24，再形成第二閘介電層26。相較於第二閘介電層26，第一閘介電層24具有較佳的表面平整度，因此可以避免直接在埋入式字元線溝渠20之中形成第二閘介電層26因為表面平整性不佳而導致電性上的問題，因此，本發明實施例可以增加元件的可靠度。
此外，在本發明的實施例中，第二閘介電層26的末端被移除，而形成空氣間隙AG，因此可以減少因為閘介電層的末端太薄而容易漏電的問題，因此可以增加閘介電層的可靠度。
另外，在本發明實施例中，第一閘介電層24、第二閘介電層26的材料與厚度以及空氣間隙AG的深度均可以依據所需的元件的電性或特性彈性調整。
在本發明的製造過程中，不需要增加額外的光罩來圖案化第一閘介電層24或/及第二閘介電層26，因此，不會過度增加製造成本。
10:基底 12:隔離結構 14:硬遮罩層 20:埋入式字元線溝渠 22:閘介電結構 24:第一閘介電層 26、26a:第二閘介電層 32:阻障層 32a、34、34a:閘極導體層 40:蓋層 42、WL:埋入式字元線結構 50:汲極區 60:介電層 AA:主動區域 AG:空氣間隙 BL:位元線 BS:深度 CA:位元線接觸窗 CC:電容器接觸窗 G:間隙 L1:長邊 L2:短邊 TS:頂面 X、W、Y、Z:方向 θ:角度 A-A’、B-B’:線
圖1A至圖1G繪示出依照本發明實施例之DRAM的製造方法各個階段的上視圖。 圖2A至圖2G繪示出圖1A至圖1G的線A-A’的剖面圖。 圖3A至圖3G繪示出圖1A至圖1G的線B-B’的剖面圖。 圖4繪示出依照本發明另一實施例之DRAM的剖面圖。
10:基底
12:隔離結構
22:閘介電結構
24:第一閘介電層
26a:第二閘介電層
32a:阻障層
34a:閘極導體層
40:蓋層
WL:埋入式字元線結構
50:汲極區
60:介電層
AG:空氣間隙
Y、Z:方向
BL:位元線
CC:電容器接觸窗
B-B’:線

Claims (10)

  1. 一種動態隨機存取記憶體，包括： 基底； 隔離結構，位於所述基底中，所述隔離結構定義出多個主動區域； 埋入式字元線結構，位於所述基底的字元線溝渠中，所述字元線溝渠穿過所述多個主動區域和所述隔離結構，所述埋入式字元線結構包括： 閘極導體層，位於所述字元線溝渠中； 第一閘介電層，位於所述字元線溝渠的側壁與底面；以及 第二閘介電層，位於所述第一閘介電層與所述閘極導體層之間，且所述第二閘介電層的頂面低於所述閘極導體層的頂面。
  2. 如請求項1所述的動態隨機存取記憶體，其中在所述閘極導體層與所述第一閘介電層之間以及所述第二閘介電層上方具有空氣間隙。
  3. 如請求項1所述的動態隨機存取記憶體，其中所述第一閘介電層與所述第二閘介電層為具有不同介電常數的介電材料。
  4. 如請求項1所述的動態隨機存取記憶體，其中所述第二閘介電層的介電常數大於所述第一閘介電層的介電常數。
  5. 如請求項1所述的動態隨機存取記憶體，更包括多個源極與汲極區，位於所述埋入式字元線結構兩側的所述主動區域中，且所述源極與汲極區的接面深度低於所述第二閘介電層的所述頂面。
  6. 如請求項1所述的動態隨機存取記憶體，其中所述埋入式字元線結構更包括蓋層，位於所述字元線溝渠中，覆蓋所述閘極導體層上。
  7. 如請求項1所述的動態隨機存取記憶體，其中所述埋入式字元線結構更包括阻障層，位於所述字元線溝渠中，位於所述閘極導體層與所述第二閘介電層之間。
  8. 一種動態隨機存取記憶體的製造方法，包括： 提供基底； 於所述基底中形成隔離結構，所述隔離結構定義出多個主動區域； 在所述基底以及所述隔離結構中形成字元線溝渠，所述字元線溝渠穿過所述多個主動區域和所述隔離結構；以及 在所述字元線溝渠中形成埋入式字元線結構，包括： 於所述基底上方以及所述字元線溝渠中形成第一閘介電層、第二閘介電層與閘極導體層，其中所述第二閘介電層的介電常數大於所述第一閘介電層的介電常數； 移除所述字元線溝渠以外以及所述字元線溝渠之中的部分的所述閘極導體層； 移除所述字元線溝渠以外以及所述字元線溝渠之中的部分的所述第二閘介電層，以使得所留下的所述第二閘介電層的頂面低於所留下的閘極導體層的頂面；以及 於所述字元線溝渠中形成頂蓋，覆蓋所述所留下的閘極導體層的所述頂面。
  9. 如申請專利範圍第8項所述之動態隨機存取記憶體的製造方法，其中在所述閘極導體層與所述第一閘介電層之間以及所述第二閘介電層上方形成空氣間隙。
  10. 如申請專利範圍第8項所述之動態隨機存取記憶體的製造方法，更包括於所述埋入式字元線結構兩側的所述主動區域中形成多個源極與汲極區，且所述源極與汲極區的接面深度低於所述第二閘介電層的所述頂面。
TW110115134A 2021-04-27 2021-04-27 動態隨機存取記憶體及其製造法方法 TWI769797B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110115134A TWI769797B (zh) 2021-04-27 2021-04-27 動態隨機存取記憶體及其製造法方法
US17/464,714 US11664435B2 (en) 2021-04-27 2021-09-02 Dynamic random access memory and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110115134A TWI769797B (zh) 2021-04-27 2021-04-27 動態隨機存取記憶體及其製造法方法

Publications (2)

Publication Number Publication Date
TWI769797B TWI769797B (zh) 2022-07-01
TW202243139A true TW202243139A (zh) 2022-11-01

Family

ID=83439516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115134A TWI769797B (zh) 2021-04-27 2021-04-27 動態隨機存取記憶體及其製造法方法

Country Status (2)

Country Link
US (1) US11664435B2 (zh)
TW (1) TWI769797B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828571B (zh) * 2023-04-10 2024-01-01 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
KR101847630B1 (ko) 2013-04-01 2018-05-24 삼성전자주식회사 반도체 소자 및 반도체 모듈
KR102250583B1 (ko) 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102410919B1 (ko) * 2015-10-29 2022-06-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체구조물 및 그 제조 방법, 그를 구비한 메모리셀
CN108346666B (zh) * 2017-01-23 2022-10-04 联华电子股份有限公司 半导体元件及其制作方法
CN108962892B (zh) * 2017-05-26 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
US9972626B1 (en) * 2017-06-22 2018-05-15 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
CN109427786B (zh) * 2017-08-21 2021-08-17 联华电子股份有限公司 半导体存储装置及其制作工艺
KR20200137260A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828571B (zh) * 2023-04-10 2024-01-01 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US11664435B2 (en) 2023-05-30
TWI769797B (zh) 2022-07-01
US20220344343A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
KR100739653B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법
US9613967B1 (en) Memory device and method of fabricating the same
US8823091B2 (en) Semiconductor device having saddle fin transistor and manufacturing method of the same
US8410547B2 (en) Semiconductor device and method for fabricating the same
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
JP4468187B2 (ja) 半導体装置の製造方法
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
US20140042548A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
TWI841912B (zh) 半導體記憶體裝置
CN113707612B (zh) 存储器件及其形成方法
US10461191B2 (en) Semiconductor device with undercutted-gate and method of fabricating the same
TWI839019B (zh) 使用增強圖案化技術製造半導體裝置的方法
TWI830993B (zh) 半導體元件
TWI757043B (zh) 半導體記憶體結構及其形成方法
KR100702302B1 (ko) 반도체 소자의 제조 방법
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
TWI617007B (zh) 記憶體裝置
US20080211018A1 (en) Semiconductor device and method of manufacturing the same
TWI566334B (zh) 動態隨機存取記憶裝置之製造方法
TWI783534B (zh) 動態隨機存取記憶體及其製造方法
US20230320080A1 (en) Semiconductor memory device
CN115346982A (zh) 动态随机存取存储器及其制造方法
US20230009397A1 (en) Dynamic random access memory and method of manufacturing the same
US7700435B2 (en) Method for fabricating deep trench DRAM array
US7696075B2 (en) Method of fabricating semiconductor device having a recess channel structure therein