TWI730718B - 記憶體結構的製造方法 - Google Patents
記憶體結構的製造方法 Download PDFInfo
- Publication number
- TWI730718B TWI730718B TW109112336A TW109112336A TWI730718B TW I730718 B TWI730718 B TW I730718B TW 109112336 A TW109112336 A TW 109112336A TW 109112336 A TW109112336 A TW 109112336A TW I730718 B TWI730718 B TW I730718B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- memory structure
- forming
- structure according
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 149
- 238000002955 isolation Methods 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004048 modification Effects 0.000 claims abstract description 27
- 238000012986 modification Methods 0.000 claims abstract description 27
- 238000011282 treatment Methods 0.000 claims abstract description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 21
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 239000011232 storage material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種記憶體結構的製造方法，包括以下步驟。在基底上形成第一墊層。在第一墊層與基底中形成多個隔離結構。對隔離結構進行至少一次形狀修飾處理。每次形狀修飾處理包括以下步驟。對第一墊層進行第一蝕刻製程，以降低第一墊層的高度，且形成暴露出隔離結構的側壁的第一開口。在進行第一蝕刻製程之後，對隔離結構進行第二蝕刻製程，以修飾由第一開口所暴露出的隔離結構的側壁的形狀。移除第一墊層，而在相鄰兩個隔離結構之間形成第二開口。
Description
本發明是有關於一種半導體結構的製造方法，且特別是有關於一種記憶體結構的製造方法。
目前，在一些記憶體元件的製程中，會將電荷儲存層形成在相鄰兩個隔離結構之間的開口中。然而，當相鄰兩個隔離結構之間的開口的頂部寬度過小時，會使得電荷儲存層的溝填(gap-fill)能力的變差。此外，當相鄰兩個隔離結構之間的開口的頂部寬度過小時，在對開口下方的基底進行的離子植入製程中，隔離結構會對離子植入製程造成遮蔽效應(shadowing effect)，而使得由上述離子植入製程所形成的摻雜區的品質不佳。
本發明提供一種記憶體結構的製造方法，其可提升電荷儲存層的溝填能力，且可降低對離子植入製程的遮蔽效應。
本發明提出一種記憶體結構的製造方法，包括以下步驟。在基底上形成第一墊層。在第一墊層與基底中形成多個隔離結構。對隔離結構進行至少一次形狀修飾處理。每次形狀修飾處理包括以下步驟。對第一墊層進行第一蝕刻製程，以降低第一墊層的高度，且形成暴露出隔離結構的側壁的第一開口。在進行第一蝕刻製程之後，對隔離結構進行第二蝕刻製程，以修飾由第一開口所暴露出的隔離結構的側壁的形狀。移除第一墊層，而在相鄰兩個隔離結構之間形成第二開口。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，隔離結構的形成方法可包括以下步驟。對第一墊層與基底進行圖案化製程，而在第一墊層與基底中形成多個溝渠。形成填入溝渠中的隔離結構材料層。移除溝渠外部的隔離結構材料層。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，在對第一墊層進行圖案化製程之後，第一墊層的底面與第一墊層的側壁之間的夾角可小於86度。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，隔離結構材料層的形成方法例如是高深寬比溝填製程(high aspect ratio process，HARP)或高密度電漿化學氣相沈積法(high density plasma chemical vapor deposition，HDPCVD)。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，第一蝕刻製程例如是濕式蝕刻製程。第一墊層的移除方法例如是濕式蝕刻法。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，第一墊層的材料例如是氮化矽。第一蝕刻製程所使用的蝕刻劑可包括磷酸。移除第一墊層所使用的蝕刻劑可包括磷酸。移除第一墊層所使用的磷酸的溫度可高於第一蝕刻製程所使用的磷酸的溫度。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，可藉由第二蝕刻製程擴大第一開口的頂部寬度。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，第二蝕刻製程例如是濕式蝕刻製程。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，隔離結構的材料例如是氧化矽。第二蝕刻製程所使用的蝕刻劑可包括稀釋的氫氟酸(diluted hydrofluoric acid，DHF)。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，由形狀修飾處理所降低的第一墊層的總高度可為第一墊層的初始高度的二分之一以下。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更可包括以下步驟。在進行形狀修飾處理之前，對第一墊層進行清洗製程。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，清洗製程所使用的清洗液可包括稀釋的氫氟酸。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更可包括以下步驟。在形成第一墊層之前，在基底上形成第二墊層。第二墊層的材料例如是氧化矽。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更包括以下步驟。在移除第一墊層之後，在基底中形成摻雜區。在形成摻雜區之後，移除第二墊層。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更可包括在第二開口中形成電荷儲存層。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，電荷儲存層例如是浮置閘極。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，電荷儲存層的形成方法可包括以下步驟。形成填入第二開口的電荷儲存材料層。移除第二開口外部的電荷儲存材料層。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更可包括以下步驟。在形成電荷儲存層之前，在第二開口所暴露出的基底上形成第一介電層。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，更可包括以下步驟。移除部分隔離結構，而在隔離結構上方形成多個第三開口。在第三開口的表面與電荷儲存層上形成第二介電層。在第二介電層上形成導體層。導體層填入第三開口中。
依照本發明的一實施例所述，在上述記憶體結構的製造方法中，基底可包括記憶體元件區與邏輯元件區。記憶體結構位在記憶體元件區中。記憶體元件區中的隔離結構與邏輯元件區中的隔離結構可同時形成。
基於上述，在本發明所提出的記憶體結構的製造方法中，對隔離結構進行形狀修飾處理，以修飾隔離結構的側壁形狀，藉此可使得第二開口具有較大的頂部寬度。由於第二開口具有較大的頂部寬度，因此可提升後續形成在第二開口中的電荷儲存層的溝填能力。此外，在後續對第二開口下方的基底所進行的離子植入製程中，可降低隔離結構對離子植入製程所造成的遮蔽效應。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1L為本發明一實施例的記憶體結構的製造流程剖面圖。
請參照圖1A，可在基底100上形成墊層102。基底100可為半導體基底，如矽基底。墊層102的材料例如是氧化矽。墊層102的形成方法例如是熱氧化法。
接著，可在墊層102上形成墊層104。墊層104的材料例如是氮化矽。墊層104的形成方法例如是化學氣相沉積法。
請參照圖1B，對墊層104、墊層102與基底100進行圖案化製程，而在墊層104、墊層102與基底100中形成多個溝渠106。舉例來說，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對墊層104、墊層102與基底100進行圖案化。此外，在對墊層104進行圖案化製程之後，墊層104的底面S1與墊層104的側壁S2之間的夾角θ可小於86度，藉此可提升後續形成在溝渠104中的隔離結構的溝填能力。
請參照圖1C，形成填入溝渠106中的隔離結構材料層108。隔離結構材料層108的材料例如是氧化矽。隔離結構材料層108的形成方法例如是高深寬比溝填製程(HARP)或高密度電漿化學氣相沈積法(HDPCVD)。
請參照圖1D，移除溝渠106外部的隔離結構材料層108，而在墊層104、墊層102與基底100中形成多個隔離結構108a。溝渠106外部的隔離結構材料層108的移除方法例如是化學機械研磨法。在本實施例中，隔離結構108a的形成方法是以上述方法為例，但本發明並不以此為限。
請參照圖1E與圖1F，對隔離結構108a進行至少一次形狀修飾處理。每次形狀修飾處理包括進行圖1E與圖1F中的步驟。此外，在進行形狀修飾處理之前，可對墊層104進行清洗製程，以移除墊層104上的原生氧化層(native oxide)(未示出)。清洗製程所使用的清洗液可包括稀釋的氫氟酸。
請參照圖1E，對墊層104進行第一蝕刻製程，以降低墊層104的高度，且形成暴露出隔離結構108a的側壁S3的開口110。開口110可具有頂部寬度W1。第一蝕刻製程例如是濕式蝕刻製程。在墊層104的材料為氮化矽且第一蝕刻製程為濕式蝕刻製程的情況下，第一蝕刻製程所使用的蝕刻劑可包括磷酸。
請參照圖1F，在進行第一蝕刻製程之後，對隔離結構108a進行第二蝕刻製程，以修飾由開口110所暴露出的隔離結構108a的側壁S3的形狀。如此一來，可藉由第二蝕刻製程擴大開口110的頂部寬度。舉例來說，可將開口110的頂部寬度從頂部寬度W1(圖1E)擴大成寬度W2(圖1F)。第二蝕刻製程例如是濕式蝕刻製程。在隔離結構108a的材料為氧化矽且第二蝕刻製程為濕式蝕刻製程的情況下，第二蝕刻製程所使用的蝕刻劑可包括稀釋的氫氟酸。在第二蝕刻製程中，除了移除隔離結構108a的部分側部來修飾由開口110所暴露出的隔離結構108a的側壁S3的形狀之外，也可能會移除隔離結構108a的部分頂部，而降低隔離結構108a的高度。此外，由於墊層104覆蓋墊層102，因此第二蝕刻製程不會對墊層102造成損耗。
在圖1E與圖1F中，雖然是以對隔離結構108a進行一次形狀修飾處理為例，但本發明並不以此為限。在其他實施例中，亦可對隔離結構108a進行多次形狀修飾處理，以獲得所需的隔離結構108a的側壁形狀。亦即，只要對隔離結構108a進行至少一次形狀修飾處理即屬於本發明所涵蓋的範圍。另外，由至少一次形狀修飾處理所降低的墊層104的總高度H2可為墊層104的初始高度H1的二分之一以下。在一些實施例中，由形狀修飾處理所降低的墊層104的總高度H2可為墊層104的初始高度H1的四分之一至二分之一。在一些實施例中，由形狀修飾處理所降低的墊層104的總高度H2可為墊層104的初始高度H1的三分之一至二分之一。
此外，在對隔離結構108a進行多次形狀修飾處理的情況下，會進行多次第一蝕刻製程與多次第二蝕刻製程。每次第一蝕刻製程對墊層104的移除量可為相同或不同。每次第二蝕刻製程對隔離結構108a的移除量可為相同或不同。
請參照圖1G，移除墊層104，而在相鄰兩個隔離結構108a之間形成開口112。墊層104的移除方法例如是濕式蝕刻法。在墊層104的材料為氮化矽的情況下，濕式蝕刻法所使用的蝕刻劑可包括磷酸。此外，移除第一墊層所使用的蝕刻劑可包括磷酸。移除墊層104所使用的磷酸的溫度可高於第一蝕刻製程所使用的磷酸的溫度。舉例來說，用以降低墊層104的高度的第一蝕刻製程所使用的磷酸的溫度可為120℃至140℃，且移除墊層104所使用的磷酸的溫度可為150℃至170℃。在用以降低墊層104的高度的第一蝕刻製程中，使用較低溫的磷酸可有效地控制墊層104的移除量。在移除墊層104的步驟中，使用較高溫的磷酸可快速移除墊層104。
接著，在移除墊層104之後，可在基底100中形成摻雜區114。摻雜區114例如是井區。摻雜區114的形成方法例如是離子植入法。在對隔離結構108a進行上述形狀修飾處理之後，可使得開口112具有較大的頂部寬度，因此可降低隔離結構108a對離子植入製程所造成的遮蔽效應。
請參照圖1H，在形成摻雜區114之後，可移除墊層102。藉此，可使得開口112暴露出基底100。墊層102的移除方法例如是濕式蝕刻法。在墊層102的材料為氧化矽的情況下，濕式蝕刻法所使用的蝕刻劑可包括稀釋的氫氟酸。此外，在移除墊層102的製程中，可能會同時移除隔離結構108a的部分頂部與部分側部。
請參照圖1I，可在開口112所暴露出的基底100上形成介電層116。介電層116可用以作為穿隧介電層。介電層116的材料例如是氧化矽。介電層116的形成方法例如是熱氧化法。
然後，可形成填入開口112的電荷儲存材料層118。電荷儲存材料層118可位在介電層116上。電荷儲存材料層118的材料例如是摻雜多晶矽。電荷儲存材料層118的形成方法例如是化學氣相沉積法。在對隔離結構108a進行上述形狀修飾處理之後，可使得開口112具有較大的頂部寬度，因此可提升形成在開口112中的電荷儲存材料層118的溝填能力。
請參照圖1J，可移除開口112外部的電荷儲存材料層118，而在開口112中形成電荷儲存層118a。電荷儲存層118a例如是浮置閘極。開口112外部的電荷儲存材料層118的移除方法例如是化學機械研磨法。在本實施例中，電荷儲存層118a的形成方法是以上述方法為例，但本發明並不以此為限。
請參照圖1K，可移除部分隔離結構108a，而在隔離結構108a上方形成多個開口120。部分隔離結構108a的移除方法包括濕式蝕刻法、乾式蝕刻法或其組合。
請參照圖1L，可在開口120的表面與電荷儲存層118a上形成介電層122。舉例來說，介電層122可為氧化矽層/氮化矽層/氧化矽層(ONO)的複合層。介電層122的形成方法例如是化學氣相沉積法或臨場蒸氣產生技術(ISSG)。
接著，可在介電層122上形成導體層124。導體層124填入開口120中。導體層124可用以作為控制閘極。導體層124的材料例如是摻雜多晶矽。導體層124的形成方法例化學氣相沉積法。如圖1B所示，由於墊層104的底面S1與墊層104的側壁S2之間的夾角θ可小於86度，因此可使得隔離結構108a具有較大的初始頂部寬度。如此一來，即使上述形狀修飾處理會造成隔離結構108a的頂部寬度變小，隔離結構108a仍可具有足夠的頂部寬度，亦即後續形成的開口120可具有足夠的頂部寬度，因此可使得形成在開口120中的導體層124具有足夠的溝填能力。
藉由上述方法，可形成記憶體結構10。記憶體結構10可為非揮發性記憶體，如嵌入式快閃記憶體(embedded flash (eFlash) memory)。在一些實施例中，基底100可包括記憶體元件區與邏輯元件區。記憶體結構10可位在記憶體元件區中。記憶體元件區中的隔離結構108a與邏輯元件區中的隔離結構(未示出)可同時形成。
基於上述實施例可知，上述記憶體結構10的製造方法中，會對隔離結構108a進行形狀修飾處理，以修飾隔離結構108a的側壁形狀，藉此可使得開口112具有較大的頂部寬度。由於開口112具有較大的頂部寬度，因此可提升後續形成在開口112中的電荷儲存層118a的溝填能力。此外，在後續對開口112下方的基底100所進行的離子植入製程中，可降低隔離結構108a對離子植入製程所造成的遮蔽效應。
綜上所述，在上述實施例的記憶體結構的製造方法中，會對隔離結構進行形狀修飾處理，因此可提升電荷儲存層的溝填能力，且可降低對離子植入製程的遮蔽效應。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:記憶體結構
100:基底
102, 104:墊層
106:溝渠
108:隔離結構材料層
108a:隔離結構
110, 112, 120:開口
114:摻雜區
116, 122:介電層
118:電荷儲存材料層
118a:電荷儲存層
124:導體層
H1:初始高度
H2:總高度
S1:底面
S2, S3:側壁
W1, W2:頂部寬度
θ:夾角
圖1A至圖1L為本發明一實施例的記憶體結構的製造流程剖面圖。
100:基底
102,104:墊層
108a:隔離結構
110:開口
H1:初始高度
H2:總高度
S1:底面
S2,S3:側壁
W1,W2:頂部寬度
θ:夾角
Claims (19)
- 一種記憶體結構的製造方法，包括：在基底上形成第一墊層；在所述第一墊層與所述基底中形成多個隔離結構；對所述多個隔離結構進行至少一次形狀修飾處理，其中每次所述形狀修飾處理包括：對所述第一墊層進行第一蝕刻製程，以降低所述第一墊層的高度，且形成暴露出所述多個隔離結構的側壁的多個第一開口；以及在進行所述第一蝕刻製程之後，對所述多個隔離結構進行第二蝕刻製程，以修飾由所述多個第一開口所暴露出的所述多個隔離結構的所述側壁的形狀；以及移除所述第一墊層，而在相鄰兩個所述隔離結構之間形成第二開口，其中所述記憶體結構的製造方法更包括：在形成所述第一墊層之前，在所述基底上成第二墊層；在移除所述第一墊層之後，在所述基底中形成摻雜區；以及在形成所述摻雜區之後，移除所述第二墊層。
- 如請求項1所述的記憶體結構的製造方法，其中所述多個隔離結構的形成方法包括：對所述第一墊層與所述基底進行圖案化製程，而在所述第一墊層與所述基底中形成多個溝渠；形成填入所述多個溝渠中的隔離結構材料層；以及 移除所述多個溝渠外部的所述隔離結構材料層。
- 如請求項2所述的記憶體結構的製造方法，其中在對所述第一墊層進行圖案化製程之後，所述第一墊層的底面與所述第一墊層的側壁之間的夾角小於86度。
- 如請求項2所述的記憶體結構的製造方法，其中所述隔離結構材料層的形成方法包括高深寬比溝填製程或高密度電漿化學氣相沈積法。
- 如請求項1所述的記憶體結構的製造方法，其中所述第一蝕刻製程包括濕式蝕刻製程，且所述第一墊層的移除方法包括濕式蝕刻法。
- 如請求項5所述的記憶體結構的製造方法，其中所述第一墊層的材料包括氮化矽，所述第一蝕刻製程所使用的蝕刻劑包括磷酸，移除所述第一墊層所使用的蝕刻劑包括磷酸，且移除所述第一墊層所使用的磷酸的溫度高於所述第一蝕刻製程所使用的磷酸的溫度。
- 如請求項1所述的記憶體結構的製造方法，其中藉由所述第二蝕刻製程擴大所述多個第一開口的頂部寬度。
- 如請求項1所述的記憶體結構的製造方法，其中所述第二蝕刻製程包括濕式蝕刻製程。
- 如請求項8所述的記憶體結構的製造方法，其中所述多個隔離結構的材料包括氧化矽，且所述第二蝕刻製程所使用的蝕刻劑包括稀釋的氫氟酸。
- 如請求項1所述的記憶體結構的製造方法，其中由所述至少一次形狀修飾處理所降低的所述第一墊層的總高度為所述第一墊層的初始高度的二分之一以下。
- 如請求項1所述的記憶體結構的製造方法，更包括：在進行所述至少一次形狀修飾處理之前，對所述第一墊層進行清洗製程。
- 如請求項11所述的記憶體結構的製造方法，其中所述清洗製程所使用的清洗液包括稀釋的氫氟酸。
- 如請求項1所述的記憶體結構的製造方法，其中所述第二墊層的材料包括氧化矽。
- 如請求項1所述的記憶體結構的製造方法，更包括：在所述第二開口中形成電荷儲存層。
- 如請求項14所述的記憶體結構的製造方法，其中所述電荷儲存層包括浮置閘極。
- 如請求項14所述的記憶體結構的製造方法，其中所述電荷儲存層的形成方法包括：形成填入所述第二開口的電荷儲存材料層；以及移除所述第二開口外部的所述電荷儲存材料層。
- 如請求項14所述的記憶體結構的製造方法，更包括：在形成所述電荷儲存層之前，在所述第二開口所暴露出的所述基底上形成第一介電層。
- 如請求項14所述的記憶體結構的製造方法，更包括： 移除部分所述多個隔離結構，而在所述多個隔離結構上方形成多個第三開口；在所述多個第三開口的表面與所述電荷儲存層上形成第二介電層；以及在所述第二介電層上形成導體層，其中所述導體層填入所述多個第三開口中。
- 如請求項1所述的記憶體結構的製造方法，其中所述基底包括記憶體元件區與邏輯元件區，所述記憶體結構位在所述記憶體元件區中，且所述記憶體元件區中的所述多個隔離結構與邏輯元件區中的所述多個隔離結構為同時形成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109112336A TWI730718B (zh) | 2020-04-13 | 2020-04-13 | 記憶體結構的製造方法 |
| CN202010330782.0A CN113539938A (zh) | 2020-04-13 | 2020-04-24 | 存储器结构的制造方法 |
| US16/880,937 US11508739B2 (en) | 2020-04-13 | 2020-05-21 | Method of manufacturing memory structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109112336A TWI730718B (zh) | 2020-04-13 | 2020-04-13 | 記憶體結構的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI730718B true TWI730718B (zh) | 2021-06-11 |
| TW202139358A TW202139358A (zh) | 2021-10-16 |
Family
ID=77517166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109112336A TWI730718B (zh) | 2020-04-13 | 2020-04-13 | 記憶體結構的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11508739B2 (zh) |
| CN (1) | CN113539938A (zh) |
| TW (1) | TWI730718B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI786813B (zh) * | 2021-09-09 | 2022-12-11 | 力晶積成電子製造股份有限公司 | 浮置閘極的製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183615B2 (en) * | 2003-07-04 | 2007-02-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| TW201947743A (zh) * | 2018-05-16 | 2019-12-16 | 台灣積體電路製造股份有限公司 | 一種減低半導體裝置中扭結效應的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060012695A (ko) * | 2004-08-04 | 2006-02-09 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| TWI275164B (en) * | 2005-09-27 | 2007-03-01 | Powerchip Semiconductor Corp | Non-volatile memory and the fabricating method thereof |
| JP2007134598A (ja) | 2005-11-11 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20070065482A (ko) * | 2005-12-20 | 2007-06-25 | 삼성전자주식회사 | 불 휘발성 메모리의 플로팅 게이트 형성 방법 |
| KR100801062B1 (ko) * | 2006-07-07 | 2008-02-04 | 삼성전자주식회사 | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 |
| KR101419882B1 (ko) * | 2007-06-18 | 2014-08-14 | 삼성전자주식회사 | 패턴 형성 방법, 이를 이용한 전하 저장막 패턴 형성 방법,비휘발성 메모리 소자 및 이의 제조 방법. |
| US8158480B2 (en) * | 2007-06-18 | 2012-04-17 | Samsung Electronics Co., Ltd. | Method of forming a pattern for a semiconductor device, method of forming a charge storage pattern using the same method, non-volatile memory device and methods of manufacturing the same |
| US10164074B2 (en) * | 2016-11-25 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with gate electrode embedded in substrate |
-
2020
- 2020-04-13 TW TW109112336A patent/TWI730718B/zh active
- 2020-04-24 CN CN202010330782.0A patent/CN113539938A/zh active Pending
- 2020-05-21 US US16/880,937 patent/US11508739B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183615B2 (en) * | 2003-07-04 | 2007-02-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| TW201947743A (zh) * | 2018-05-16 | 2019-12-16 | 台灣積體電路製造股份有限公司 | 一種減低半導體裝置中扭結效應的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI786813B (zh) * | 2021-09-09 | 2022-12-11 | 力晶積成電子製造股份有限公司 | 浮置閘極的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11508739B2 (en) | 2022-11-22 |
| US20210320113A1 (en) | 2021-10-14 |
| CN113539938A (zh) | 2021-10-22 |
| TW202139358A (zh) | 2021-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799024B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| KR100922989B1 (ko) | 플래시 메모리 소자 및 그것의 제조방법 | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| TWI630705B (zh) | 半導體元件及其製造方法 | |
| CN108933140B (zh) | 半导体器件的制造方法 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| US20090029523A1 (en) | Method of Fabricating Flash Memory Device | |
| CN108899321B (zh) | 快闪存储器的制造方法 | |
| TWI661540B (zh) | 記憶元件的製造方法 | |
| JP2002016154A (ja) | 半導体装置及びその製造方法 | |
| JP2018182288A (ja) | メモリ構造及びメモリ構造の製造方法 | |
| TWI730718B (zh) | 記憶體結構的製造方法 | |
| KR101506901B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100972671B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR101053988B1 (ko) | 불휘발성 메모리 소자의 게이트 패턴 및 그 형성방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| TWI571975B (zh) | 半導體元件及其製造方法 | |
| KR100972681B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR100691939B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| TWI618224B (zh) | 記憶體結構及其製造方法 | |
| TWI786813B (zh) | 浮置閘極的製造方法 | |
| TWI852393B (zh) | 半導體裝置及其形成方法 | |
| TWI805336B (zh) | 半導體結構及其形成方法 | |
| KR20120124728A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| US20230389297A1 (en) | Semiconductor structure and method for forming the same |