CN108899321B - 快闪存储器的制造方法 - Google Patents

Abstract

本发明提供一种快闪存储器的制造方法，无需增加额外的光罩，也无需刻蚀工艺，可在刻蚀所述存储区的层间介质层之前增加一道对所述层间介质层进行顶面平坦化的工艺，以消除沉积的层间介质层因浅沟槽隔离结构的高度差而产生的凹坑，进而避免了在形成存储区的源线多晶硅层时在外围区上产生源线多晶硅层残留的现象；或者，也可在形成填充于所述开口中的源线多晶硅层之后，增加一道对所述层间介质层进行顶面平坦化的工艺，以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平，由此可以同时去除外围区上的源线多晶硅层残留。

Description

快闪存储器的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种快闪存储器的制造方法。

背景技术

目前，快闪存储器(Flash memory)，又称为闪存，已经成为非挥发性存储器的主流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)和一层隧穿氧化层(Tunnel Oxide)，并利用浮栅来存储电荷，实现存储内容的非挥发性。同时，目前的快闪存储器还通过浅沟槽隔离技术(STI，Shallow Trench Isolation)制备隔离区域实现存储单元区、外围电路区的内部及其之间的隔离，以最有效地利用有源区的线宽，提高集成度。

请参考图1A，现有技术中一种典型的快闪存储器的制造过程包括：

第一步：提供半导体衬底100，在所述半导体衬底100上依次形成浮栅氧化层(FGOxide)101、浮栅多晶硅层(FG ploy)102和垫氮化层(Pad nitride，未图示)(即FG OX/FGPoly/PAD SiN DEP)，依次刻蚀所述垫氮化层、浮栅多晶硅层102、浮栅氧化层101和半导体衬底100，形成浅沟槽(未图示，即STI etch 工艺)，以定义出存储区I以及外围区II中的各个有源区(active area，ACT，未图示)，在各个浅沟槽表面先生长一层较薄的衬氧化层(Liner oxide，未图示)，再填充满绝缘介质材料(即STI HDPDEP工艺)，并平坦化所述绝缘介质材料的顶面至与所述垫氮化层的顶面齐平(即STI CMP工艺)，从而形成各个浅沟道隔离结构(STI)103，用于存储区I和外围区II之间的电隔离、存储区I中各个存储单元之间的电隔离(未图示)以及外围区II中各个逻辑元件之间的电隔离；

第二步：采用湿法刻蚀的方法去除所述垫氮化层，露出所述浮栅多晶硅层 102表面，并在所述浮栅多晶硅层102表面上沉积氮化硅(SiN)层104(即FG SiN DEP工艺)，并采用浮栅光罩(FGmask，浮栅掩膜版)光刻、刻蚀存储区I中的氮化硅层104(即FG PH/SiN etch工艺)，以在所述存储区I的氮化硅层104 中形成侧墙沟槽(未图示)，外围区II上的氮化硅层104能够作为硬掩膜保护所述外围区II不受影响；

第三步：使用正硅酸乙酯(TEOS)低压(LP)沉积工艺在所述浮栅多晶硅层102、浅沟槽隔离结构103以及氮化硅层104表面上沉积氧化物侧墙材料(即 FGSP1 DEP工艺)，并刻蚀沉积的氧化物侧墙材料，以在所述侧墙沟槽中形成第一侧墙105(即FGSP1 etch工艺)；

第四步：以所述第一侧墙105为掩膜，继续刻蚀所述侧墙沟槽中的浮栅多晶硅层102以及下方的浮栅氧化层101(即FGPL etch工艺)，直至暴露出下方的半导体衬底100的表面(即存储区I的有源区100表面)，以形成开口，该开口包括所述侧墙沟槽未被第一侧墙105填充的部分以及打开浮栅多晶硅层102、浮栅氧化层101的部分；

第五步：通过在整个器件表面(包括氮化硅层104的顶面、第一侧墙105 的侧壁、浮栅多晶硅层102的侧壁以及浮栅氧化层101的侧壁)上再次沉积侧墙材料并刻蚀(即FGSP2DEP/etch工艺)，以在所述开口中形成第二侧墙106，所述第二侧墙106覆盖在浮栅多晶硅层102和浮栅氧化层101的侧壁以第一侧墙105的部分侧壁；

第六步：在整个器件表面(包括氮化硅层104的顶面、第一侧墙105的侧壁和第二侧墙106的侧壁)上沉积源线多晶硅层107，沉积的源线多晶硅层能够填充所述开口，并进一步采用化学机械抛光(CMP)工艺对源线多晶硅层107 进行顶面平坦化，直至暴露出氮化硅层104的顶面。

在上述制造方法的第二步中，去除所述垫氮化层后，浅沟槽隔离结构103 的顶面高于浮栅多晶硅层102的顶面，高度差例如为

由此导致之后在浅沟槽隔离结构103上沉积的氮化硅层104比在浮栅多晶硅层102上沉积的氮化硅层104高，高度差为

进而使得外围区II的氮化硅层104 在浮栅多晶硅层102上形成凹槽，在第六步中采用化学机械抛光(CMP)工艺对源线多晶硅层107进行顶面平坦化处理后，外围区II的氮化硅层104的凹槽内会产生源线多晶硅层残留107a，源线多晶硅层残留107a会对后续去除外围区 II的氮化硅层104造成不良影响，甚至会造成产品失效，因此需要去除外围区II上的源线多晶硅层残留107a。现有技术中为了避免去除外围区II的源线多晶硅层残留107a工艺对存储区I造成不利影响，请参考图1A和图1B，通常会采用一额外的光罩(mask)并进行光刻，以形成覆盖在存储区I表面上并暴露出外围区II 表面的图形化光刻胶层108，进而以图形化光刻胶层108为掩膜，刻蚀去除外围区II上的源线多晶硅层残留107a。

显然，这种去除外围区II上的源线多晶硅层残留107a的方法，需要一张额外的光罩，还需要进行光刻和刻蚀，工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种快闪存储器的制造方法，无需增加额外的光罩，也无需刻蚀工艺，就可以解决外围区II上的源线多晶硅层残留问题，可以简化工艺并降低成本。

为解决上述问题，本发明提出一种快闪存储器的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成浮栅氧化层以及浮栅多晶硅层，并刻蚀所述浮栅多晶硅层、浮栅氧化层以及部分厚度的半导体衬底，以形成浅沟槽；

形成填充于所述浅沟槽中的浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底划分为存储区和外围区，且所述浅沟槽隔离结构的顶面高于所述浮栅多晶硅层的顶面；

在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积层间介质层；

刻蚀所述存储区的层间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成开口；

在所述开口的内侧壁上形成侧墙，并形成填充于所述开口中的源线多晶硅层；以及，

在刻蚀所述存储区的层间介质层之前，或者，在形成填充于所述开口中的源线多晶硅层之后，对所述层间介质层进行顶面平坦化，以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平。

可选地，形成所述浅沟槽的步骤包括：

在所述浮栅多晶硅层的表面上沉积垫氮化层；

依次刻蚀所述垫氮化层、浮栅多晶层、浮栅氧化层和部分厚度的半导体衬底，以形成所述浅沟槽。

可选地，形成所述浅沟槽隔离结构的步骤包括：

在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料；

平坦化所述绝缘介质材料的顶面至与所述垫氮化层的顶面齐平，以形成所述浅沟道隔离结构；

采用湿法刻蚀工艺去除所述垫氮化层。

可选地，所述层间介质层的材料为光刻胶、氧化硅、氮化硅、氮氧化硅、低K介质、超低K介质中一种或几种组合。

可选地，形成所述开口的步骤包括：

刻蚀所述层间介质层，直至暴露出所述浮栅多晶硅层的表面，以形成侧墙沟槽；

在所述侧墙沟槽的内侧壁上形成第一侧墙；

以所述第一侧墙为掩膜，继续刻蚀所述侧墙沟槽中的浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成所述开口，在所述开口的内侧壁上形成的侧墙为第二侧墙，覆盖所述开口中的浮栅多晶硅层和浮栅氧化层的侧壁以及所述第一侧墙的部分侧壁。

可选地，在形成所述第二侧墙之前或者之后，在所述开口底部的半导体衬底内形成源线掺杂区。

可选地，形成填充于所述开口中的源线多晶硅层的步骤包括：

在所述开口以及层间介质层的表面上沉积源线多晶硅层，沉积的源线多晶硅层至少填满所述开口；

平坦化所述源线多晶硅层的顶面至所述层间介质层的顶面。

可选地，在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积所述层间介质层之前，还在所述浮栅多晶硅层的表面上依次沉积栅间介质层和控制栅极层；刻蚀所述存储区的层间介质层、控制栅极层、栅间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成所述开口。

可选地，在形成源线多晶硅层之后，还包括：

去除所述层间介质层，并以所述第一侧墙为掩膜，依次刻蚀所述控制栅极层、栅间介质层、浮栅多晶硅层和浮栅氧化层，以在所述存储区中形成控制栅和浮栅；

在所述存储区的半导体衬底上形成依次层叠的隧穿氧化层和字线，所述字线位于所述浮栅的外侧，所述隧穿氧化层用于实现字线与控制栅、浮栅以及半导体衬底之间的隔离；

在所述存储区中形成覆盖在所述字线的外侧壁上的字线侧墙；

在所述存储区中形成位于所述字线侧墙外侧的半导体衬底中的漏区。

可选地，所述层间介质层的厚度为

与现有技术相比，本发明的快闪存储器的制造方法，在刻蚀所述存储区的层间介质层之前增加一道对所述层间介质层进行顶面平坦化的工艺，可以消除沉积的层间介质层因浅沟槽隔离结构的高度差而产生的凹坑，进而避免了在形成存储区的源线多晶硅层时在外围区上产生源线多晶硅层残留的现象；或者，在形成填充于所述开口中的源线多晶硅层之后，增加一道对所述层间介质层进行顶面平坦化的工艺，以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平，由此可以同时去除外围区上的源线多晶硅层残留。由此可见，本发明的方法，无需增加额外的光罩，也无需刻蚀工艺，就可以避免外围区上的源线多晶硅层残留的产生或者去除外围区上产生的源线多晶硅层残留，工艺简单，工艺成本低。

附图说明

图1A和图1B是现有技术中一种快闪存储器制造过程中的器件结构示意图；

图2是本发明一实施例的快闪存储器的制造方法流程图；

图3A至图3C是图2所示的制造方法中的器件结构剖面示意图；

图4是本发明另一实施例的快闪存储器的制造方法流程图；

图5A至图5B是图4所示的制造方法中的器件结构剖面示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明一实施例提供一种快闪存储器的制造方法，包括：

S21，提供半导体衬底，在所述半导体衬底上依次形成浮栅氧化层以及浮栅多晶硅层，并刻蚀所述浮栅多晶硅层、浮栅氧化层以及部分厚度的半导体衬底，以形成浅沟槽；

S22，形成填充于所述浅沟槽中的浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底划分为存储区和外围区，且所述浅沟槽隔离结构的顶面高于所述浮栅多晶硅层的顶面；

S23，在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积层间介质层；

S24，对所述层间介质层进行顶面平坦化，以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平；

S25，刻蚀所述存储区的层间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成开口；

S26，在所述开口的内侧壁上形成侧墙，并形成填充于所述开口中的源线多晶硅层。

请参考图3A，在步骤S1中，首先，提供半导体衬底300，半导体衬底300 为后续工艺提供操作平台，所述半导体衬底300可以是本领域技术人员熟知的任意合适的衬底材料，例如可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI、绝缘体上锗等。接着，可以采用低压化学气相沉积、原子层沉积、热氧化或者分子束外延等方法在所述半导体衬底300的表面上形成浮栅氧化层301，并采用化学气相沉积或者原子层沉积等工艺在所述浮栅氧化层301 的表面上依次形成浮栅多晶硅层302和垫氮化层(未图示)，其中，所述浮栅氧化层301的材料包括但并不限于二氧化硅，优选为二氧化硅，有利于增强层与层之间的界面粘附性，用于隔离半导体衬底300与浮栅多晶硅层302，其厚度可以根据具体的工艺需求而定，例如为15nm，浮栅多晶硅层302用于形成浮栅 (FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据具体的工艺需求而定，垫氮化层可以采用低压化学气相沉积工艺形成，其材料包括但并不限于氮化硅，优选为氮化硅，以作为后续浅沟槽隔离结构的化学机械抛光(CMP)工艺的停止层，浮栅氧化层301、浮栅多晶硅层302和垫氮化层的总厚度取决于后续形成的浅沟槽隔离结构的高度。

请继续参考图3A，在步骤S1中，然后，依次刻蚀所述垫氮化硅层、浮栅多晶硅层302、浮栅氧化层301和部分厚度的半导体衬底300，形成多个浅沟槽 (未图示)，由此可以在所述半导体衬底300中定义存储区I和外围区II以及存储区I中的各个存储单元对应的有源区和外围区II中各个元件对应的有源区。具体地，可以采用两步刻蚀的方法获得所述浅沟槽，首先，在所述垫氮化层上旋涂光刻胶层(未图示)，图案化光刻胶层后形成掩膜图形，利用掩膜图形作为掩膜，干法刻蚀所述垫氮化层至所述浮栅多晶硅层302的表面，以在所述垫氮化层中形成长方形的顶部开口；然后去除光刻胶层，并以所述垫氮化层为掩膜，利用干法刻蚀，沿所述顶部开口对所述浮栅多晶硅层302、浮栅氧化层301、半导体衬底300进行刻蚀，获得长方形或倒梯形状的浅沟槽。在本发明的其他实施例中，也可以在刻蚀半导体衬底300形成浅沟槽后，再采用灰化工艺等去除光刻胶层。

请继续参考图3A，在步骤S22中，首先，可以采用热氧化工艺(可以是干氧化工艺或湿氧化工艺)在所述浅沟槽的表面上生长衬氧化层(未图示)，衬氧化层的材料可以为二氧化硅，以增强后续填充的绝缘介质材料的粘附力；然后，可以采用高密度等离子体沉积(HDPCVD)、低压化学气相沉积(LPCVD)或增强等离子体化学气相沉积(PECVD)等方式在所述浅沟槽中填充满绝缘介质材料(未图示)，所述绝缘介质材料覆盖所述浅沟槽的侧壁和底面以及所述垫氮化层的表面，所述绝缘介质材料可以包括二氧化硅；然后，采用化学机械抛光(或称为化学机械研磨、化学机械平坦化)工艺来平坦化所述绝缘介质材料的顶面直至与所述垫氮化层的顶面齐平，从而形成各个浅沟道隔离结构303，此时所述垫氮化层表面上的绝缘介质材料均被去除；之后，可以采用湿法刻蚀工艺去除所述垫氮化层，以暴露出所述浮栅多晶硅层302的表面，具体地，可以采用浓度为40％～90％的磷酸溶液与20％～50％的氢氟酸溶液作为腐蚀液，来去除所述垫氮化层。去除垫氮化层后，浅沟槽隔离结构303的顶面高于浮栅多晶硅层302 的顶面，由此来保证浮栅多晶硅层302下方覆盖的半导体衬底300(即有源区) 之间的绝缘隔离，以尽可能避免因后续工艺造成的浅沟槽隔离结构303的损耗而引起有源区凹陷(ACT recess或ACT Pits)现象。

请继续参考图3A，在步骤S23中，可以采用化学气相沉积工艺或者物理气相沉积工艺等在暴露出所述浮栅多晶硅层302以及浅沟槽隔离结构303的表面上依次沉积栅间介质层(未图示，例如是氧化硅-氮化硅-氧化硅叠层)、控制栅极层(未图示，例如是多晶硅)以及层间介质层304，层间介质层304的沉积厚度例如为

层间介质层304的材料可以为光刻胶、氧化硅、氮化硅、氮氧化硅、低K介质、超低K介质中一种或几种组合，本实施例优选为氮化硅，该材料利于制造，成本相对较低。由于步骤S22中去除垫氮化层后，浅沟槽隔离结构303的顶面高出浮栅多晶硅层302的顶面，造成层间介质层304 的沉积表面高低不平，进而在外围区II的浮栅多晶层302的表面上会形成凹槽 (或称为凹坑)304a。由此可见，为了使得步骤S24处理后的层间介质层的厚度仍能够满足要求，步骤S23中沉积的层间介质层304的厚度要相对增大一些，增加的沉积厚度例如正好是浅沟槽隔离结构303的顶面与浮栅多晶层302的顶面之间的高度差，当所述高度差为

时，所述层间介质层304的沉积厚度等于步骤S24处理后的厚度+

请参考图3A和图3B，在步骤S24中，首先，可以采用化学机械抛光工艺对沉积的层间介质层304的顶面进行平坦化，直至外围区II上的层间介质层304 的凹坑304a消除，此时存储区I、外围区II以及浅沟槽隔离结构303上方剩余的层间介质层304b的顶面齐平；接着，对顶面平坦化后的层间介质层304b的表面进行清洗、干燥，以后续光刻胶的涂覆提供良好的工艺平台。

请参考图3C，在步骤S25中，首先，可以在层间介质层304b的表面上涂覆光刻胶，并采用浮栅光罩(FG mask)进行曝光、显影等处理，以在所述层间介质层304b的表面上形成图形化光刻胶(未示出)；然后，以所述图形化光刻胶为掩膜，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层304b、控制栅极层以及栅间介质层，所述刻蚀可以是一步刻蚀，也可以是多步刻蚀，刻蚀最终停止在部分深度的浮栅多晶硅层302中，以形成侧墙沟槽(未图示)，此时的侧墙沟槽底部的浮栅多晶硅层302的表面可以为圆滑的弧面，以用于制作浮栅尖端，进而提高器件性能；接着，可以对侧墙沟槽进行沉积前清洗，以防止侧墙沟槽中残留的刻蚀副产物影响后续侧墙材料的沉积效果，并采用正硅酸乙酯 (TEOS)低压气相沉积(LPCVD)等工艺在侧墙沟槽内侧壁和底面以及层间介质层304b的顶面上沉积一定厚度的侧墙材料，沉积侧之后可以继续进行快速退火，以提高侧墙材料的台阶覆盖性和致密性，并保证侧墙沟槽内填充的侧墙材料的关键尺寸，在本发明的其他实施例中，所述侧墙材料还可以为氧化硅、氮化硅、氮氧化硅中的一种或几种组合，可以是单层结构，也可以是氧化硅-氮化硅-氧化硅等复合层结构；然后，可以采用等离子体干法刻蚀等刻蚀工艺对沉积的侧墙材料进行刻蚀，去除所述层间介质层304b上方以及侧墙沟槽底面上多余的侧墙材料，而在侧墙沟槽的内侧壁形成第一侧墙305；接着，可以采用湿法刻蚀或干法刻蚀等刻蚀工艺来刻蚀侧墙沟槽底部的浮栅多晶硅层302以及浮栅氧化层 301，直至暴露出半导体衬底300的表面，从而形成开口(未图示)，该开口即是侧墙沟槽沿第一侧墙305继续向下延伸至半导体衬底表面而成的结构。

请继续参考图3C，在步骤S27中，首先，可以以第一侧墙305和层间介质层304b为掩膜，采用自对准离子注入工艺对开口底部暴露出的半导体衬底300 进行N型或P型离子的阈值电压调整离子注入、LDD离子注入以及源漏重掺杂离子注入等，并进行退火激活，以在开口底部的半导体衬底300中形成源线掺杂区(即源区，未图示)，优选地，离子注入之后对所述半导体衬底300进行湿法清洗步骤，去除因离子注入带来的残留物，清洗之后还可以进行热处理的步骤，热处理可以激活掺杂的杂质离子，并恢复离子注入引起的所述半导体衬底300内晶格的损伤，所述热处理的温度范围为500℃～900℃；然后，可以通过工艺温度高于500℃(例如是600℃、800℃或900℃)的化学气相沉积工艺(即高温化学气相沉积工艺)或原子层沉积工艺(高温原子层沉积工艺)等，在层间介质层304b的顶面以及所述开口的内表面(包括第一侧墙305的顶面及侧壁、开口暴露出的浮栅多晶硅层302和浮栅氧化层301的侧壁以及开口暴露出的半导体衬底300的表面)上沉积氧化硅等高温氧化物(HTO)，采用高温化学气相沉积工艺或高温原子层沉积工艺形成的高温氧化物层(例如高温氧化硅)致密性高，粘附性好，台阶覆盖性能高，有利于进一步提高后续形成的浮栅和源线多晶硅层之间的隔离性能；接着，可以通过干法刻蚀工艺等刻蚀所述高温氧化物，以在所述开口中形成第二侧墙306，所述第二侧墙306覆盖在浮栅多晶硅层 302和浮栅氧化层301侧壁以及第一侧墙305的部分侧壁上，在本发明的其他实施例中，所述第二侧墙306的材料还可以为氧化硅、氮化硅和氮氧化硅中一种或者它们组合，例如氧化硅-氮化硅-氧化硅叠层结构；接着，可以采用化学气相沉积工艺，在整个器件表面(即层间介质层304b、第一侧墙305、第二侧墙306 以及源线掺杂区表面)沉积多晶硅，直至填满开口，并通过化学机械平坦化工艺对沉积的多晶硅进行顶面平坦化，直至暴露出所述层间介质层304b的表面，由于存储区I、浅沟槽隔离结构303和外围区II上的层间介质层的顶面齐平，因此外围区II上的多晶硅在顶面平坦化后全部被去除；可以进一步地对所述开口中的多晶硅进行回刻蚀，使多晶硅的顶面低于第一侧墙305的顶面，由此在开口中形成源线多晶硅层307。

之后，可以进行浮栅、字线、漏区等的制作，具体包括以下过程：

首先，可以采用湿法刻蚀工艺等去除层间介质层304b，并以所述第一侧墙305为掩膜，刻蚀去除层间介质层304b后暴露出的控制栅极层及其下方的栅间介质层、浮栅多晶硅层302以及浮栅氧化层301，直至暴露出半导体衬底300的表面，以在存储区I中形成控制栅和浮栅，并去除外围区II中所有的控制栅极层、栅间介质层、浮栅多晶硅层302以及浮栅氧化层301；

接着，可以通过高温氧化沉积工艺、化学气相沉积或原子层沉积工艺等在第一侧墙305、浮栅、浮栅氧化层的外侧壁和暴露出的半导体衬底300上形成隧穿氧化层(未图示)，所述隧穿氧化层覆盖存储区I和外围区II被暴露出的半导体衬底300的表面，并进一步在所述隧穿氧化层的表面上沉积字线多晶硅层(未图示)；

然后，可以采用干法刻蚀工艺刻蚀所述字线多晶硅层以及隧穿氧化层，以在所述存储区I中形成字线(未图示)，所述字线位于所述浮栅远离所述源线多晶层307的一侧，即位于所述浮栅的外侧，所述字线通过剩余的隧穿氧化层与所述浮栅、控制栅以及半导体衬底300之间实现绝缘隔离；

之后，可以通过材料沉积、刻蚀等工艺，形成覆盖所述字线的外侧壁上的字线侧墙(未图示)，并以所述字线侧墙为掩膜，通过源漏重掺杂离子注入等在字线侧墙外侧的半导体衬底300中形成漏区(未图示)，进而完成整个快闪存储器的制造。

本实施例的快闪存储器的制造方法，无需增加额外的光罩，也无需刻蚀工艺，只需要在沉积层间介质层之后，增加一道层间介质层的顶面平坦化的工艺，来去除层间介质层因浅沟槽隔离结构的高度差而产生的凹坑，一方面可以为后续工艺提供平坦的操作平台，有利于工艺精度的控制和提高，尤其是有利于后续的采用浮栅光罩(FGmask，浮栅掩膜版)光刻、刻蚀存储区I中的层间介质层形成侧墙沟槽的工艺，能够提高该光刻工艺中涂覆的光刻胶的厚度均匀性和一致性，从而能够使得刻蚀形成的侧墙沟槽的图形边缘整齐、线条清晰，关键尺寸的控制精度提高；另一方面，可以避免在形成存储区的源线多晶硅层时还在外围区上产生源线多晶硅层残留的现象，同时不会对存储区产生不利影响，相比图1A至图1B所述的快闪存储器的制造方法，能够节约一张光罩，且工艺简单，工艺成本低。

请参考图4，本发明另一实施例还提供一种快闪存储器的制造方法，包括：

S41，提供半导体衬底，在所述半导体衬底上依次形成浮栅氧化层以及浮栅多晶硅层，并刻蚀所述浮栅多晶硅层、浮栅氧化层以及部分厚度的半导体衬底，以形成浅沟槽；

S42，形成填充于所述浅沟槽中的浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底划分为存储区和外围区，且所述浅沟槽隔离结构的顶面高于所述浮栅多晶硅层的顶面；

S43，在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积层间介质层；

S44，刻蚀所述存储区的层间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成开口；

S45，在所述开口的内侧壁上形成侧墙，并形成填充于所述开口中的源线多晶硅层；

S46，对所述层间介质层进行顶面平坦化，使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的所有顶面齐平，以去除外围区上的源线多晶硅层残留。

请参考图5A，在步骤S41中，提供半导体衬底300，在所述半导体衬底300 上依次形成浮栅氧化层301以及浮栅多晶硅层302，并刻蚀所述浮栅多晶硅层302、浮栅氧化层301以及部分厚度的半导体衬底300，以形成浅沟槽(未图示)。

请继续参考图5A，在步骤S42中，通过衬氧化层的生长、绝缘材料的沉积和顶面平坦化(即CMP)等工艺，形成填充于所述浅沟槽中的浅沟槽隔离结构 303，所述浅沟槽隔离结构303将所述半导体衬底300划分为存储区I和外围区 II，且浅沟槽隔离结构303的顶面高于浮栅多晶硅层302的顶面。

请继续参考图5A，在步骤S43中，在所述浅沟槽隔离结构303和所述浮栅多晶硅层302的表面上沉积层间介质层304，由于步骤S42形成的浅沟槽隔离结构303的顶面高于浮栅多晶硅层302的顶面，因此会造成层间介质层304的沉积表面高低不平，进而在外围区II的浮栅多晶层302的表面上会形成凹槽(或称为凹坑，未图示)。

请继续参考图5A，在步骤S44中，首先，刻蚀所述层间介质层304，刻蚀可以停止在所述浮栅多晶硅层302的表面或者浮栅多晶硅层302中，以形成侧墙沟槽(未图示)；然后，通过侧墙材料的沉积、刻蚀等工艺，在所述侧墙沟槽的内侧壁上形成第一侧墙305；接着，以所述第一侧墙305为掩膜，继续刻蚀所述侧墙沟槽中的浮栅多晶硅层302和浮栅氧化层301，直至暴露出下方的半导体衬底300表面，以形成开口。

请继续参考图5A，在步骤S45中，首先，可以通过侧墙材料的沉积、刻蚀等工艺，在所述开口的内侧壁上形成第二侧墙306，所述第二侧墙306可以覆盖所述开口中的浮栅多晶硅层302的侧壁、浮栅氧化层301的侧壁以及所述第一侧墙305的部分侧壁；接着，可以在层间介质层304以及具有所述第二侧墙306 的开口内表面上沉积源线多晶硅层307，直至填满所述开口，并通过化学机械抛光工艺对沉积的所述源线多晶硅层307进行顶面平坦化，直至暴露出所述层间介质层304的顶面，此时在外围区II的层间介质层304的凹槽中有源线多晶硅层残留307a。此外，在形成第二侧墙306之前或之后，可以采用自对准离子注入工艺对开口底部暴露出的半导体衬底300进行N型或P型离子的阈值电压调整离子注入、LDD离子注入以及源漏重掺杂离子注入等，并进行退火激活，以在开口底部的半导体衬底300中形成源线掺杂区(即源区，未图示)。

请参考图5B，在步骤S46中，首先，通过化学机械抛光工艺对所述层间介质层304进行顶面平坦化，使所述存储区I、外围区II以及所述浅沟槽隔离结构 303的表面上剩余的所述层间介质层304c的所有顶面齐平，以去除外围区II上的源线多晶硅层残留。由此可见，为了保证后续的字线高度，需要保证步骤S46 后在存储区I的浮栅多晶硅层302上方剩余的层间介质层304c的高度，因此在步骤S43中沉积的层间介质层304的厚度要相对增大一些，增加的沉积厚度例如正好是浅沟槽隔离结构303的顶面与浮栅多晶层302的顶面之间的高度差，当所述高度差为

时，所述层间介质层304的沉积厚度等于步骤S24 处理后的厚度加上

此外，对所述层间介质层304进行顶面平坦化的残留物，可以在后续采用湿法刻蚀工艺去除层间介质层304的工艺中一并去除。

当然，在本发明的其他实施例中，也可以省略步骤S45中对沉积的所述源线多晶硅层307进行顶面平坦化的工艺，直接在步骤S46中采用一道化学机械抛光工艺来对源线多晶硅层307和层间介质层304进行依次研磨，直至外围区 II上无源线多晶硅层残留，此时所述存储区I、外围区II以及所述浅沟槽隔离结构303的表面上剩余的所述层间介质层304c的所有顶面齐平。

需要说明的是，本实施例的步骤S41至S43与上一实施例的步骤S21至步骤S23基本相同，具体详细的工艺细节可以参考上文对步骤S21至步骤S23的描述，在此不再赘述。本实施例的步骤S44至S45与上一实施例的步骤S25至步骤S26基本相同，区别仅在于本实施例需要在具有凹槽的层间介质层304上进行后续工艺，但是具体详细的工艺细节还是可以参考上文对步骤S25至步骤 S26的描述的，在此不再赘述。在本实施例的步骤S46之后，可以进一步地对所述开口中的源线多晶硅层307进行回刻蚀，使源线多晶硅层307的顶面低于第一侧墙305的顶面，以保证源线多晶硅层307与后续形成的字线之间的隔离性能；之后，可以进行浮栅、字线、漏区等的制作，具体可以参考上一实施例中的内容，在此不再赘述。

本实施例的快闪存储器的制造方法，在形成源线多晶硅层307之后，增加一道层间介质层的顶面平坦化的工艺，来去除外围区II上残留在层间介质层凹坑中的源线多晶硅层，同时不会对存储区产生不利影响，相比图1A至图1B所述的快闪存储器的制造方法，能够节约一张光罩，且工艺简单，工艺成本低。此外，与上一实施例相比，本实施例的方法，还可以在采用浮栅光罩(FGmask，浮栅掩膜版)光刻、刻蚀存储区I中的层间介质层而形成侧墙沟槽的工艺前，省去一道清洗干燥工艺，工艺更加简单，工艺成本更低。

此外，为了保证最终的层间介质层的高度，进而保证后续形成的字线的高度，可以在生产线上采集前一批产品制造时的层间介质层的顶面平坦化结果以及字线高度等数据，根据采集到的这些数据来调整后一批产品制造中沉积层间介质层的厚度以及对层间介质层进行顶面平坦化的工艺参数等，进而在保证外围区II上无源线多晶硅层残留的同时，精准控制最终的层间介质层的高度，进而保证后续形成的字线高度。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种快闪存储器的制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上依次形成浮栅氧化层以及浮栅多晶硅层，并刻蚀所述浮栅多晶硅层、浮栅氧化层以及部分厚度的半导体衬底，以形成浅沟槽；

形成填充于所述浅沟槽中的浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底划分为存储区和外围区，且所述浅沟槽隔离结构的顶面高于所述浮栅多晶硅层的顶面；

在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积层间介质层；

刻蚀所述存储区的层间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成开口；

在所述开口的内侧壁上形成侧墙，并形成填充于所述开口中的源线多晶硅层；以及，

在刻蚀所述存储区的层间介质层之前，或者，在形成填充于所述开口中的源线多晶硅层之后，对所述层间介质层进行顶面平坦化，以使所述存储区、外围区以及所述浅沟槽隔离结构的表面上的所述层间介质层的顶面齐平。

2.如权利要求1所述的快闪存储器的制造方法，其特征在于，形成所述浅沟槽的步骤包括：

在所述浮栅多晶硅层的表面上沉积垫氮化层；

依次刻蚀所述垫氮化层、浮栅多晶层、浮栅氧化层和部分厚度的半导体衬底，以形成所述浅沟槽。

3.如权利要求2所述的快闪存储器的制造方法，其特征在于，形成所述浅沟槽隔离结构的步骤包括：

在所述浅沟槽表面生长衬氧化层，并在所述浅沟槽中填充满绝缘介质材料；

平坦化所述绝缘介质材料的顶面至与所述垫氮化层的顶面齐平，以形成所述浅沟道隔离结构；

采用湿法刻蚀工艺去除所述垫氮化层。

4.如权利要求1所述的快闪存储器的制造方法，其特征在于，所述层间介质层的材料为光刻胶、氧化硅、氮化硅、氮氧化硅、低K介质、超低K介质中一种或几种组合。

5.如权利要求1所述的快闪存储器的制造方法，其特征在于，形成所述开口的步骤包括：

刻蚀所述层间介质层，直至暴露出所述浮栅多晶硅层的表面，以形成侧墙沟槽；

在所述侧墙沟槽的内侧壁上形成第一侧墙；

以所述第一侧墙为掩膜，继续刻蚀所述侧墙沟槽中的浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成所述开口，在所述开口的内侧壁上形成的侧墙为第二侧墙，覆盖所述开口中的浮栅多晶硅层和浮栅氧化层的侧壁以及所述第一侧墙的部分侧壁。

6.如权利要求5所述的快闪存储器的制造方法，其特征在于，在形成所述第二侧墙之前或者之后，在所述开口底部的半导体衬底内形成源线掺杂区。

7.如权利要求6所述的快闪存储器的制造方法，其特征在于，形成填充于所述开口中的源线多晶硅层的步骤包括：

在所述开口以及层间介质层的表面上沉积源线多晶硅层，沉积的源线多晶硅层至少填满所述开口；

平坦化所述源线多晶硅层的顶面至所述层间介质层的顶面。

8.如权利要求5至7中任一项所述的快闪存储器的制造方法，其特征在于，在所述浅沟槽隔离结构和所述浮栅多晶硅层的表面上沉积所述层间介质层之前，还在所述浮栅多晶硅层的表面上依次沉积栅间介质层和控制栅极层；刻蚀所述存储区的层间介质层、控制栅极层、栅间介质层、浮栅多晶硅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，以形成所述开口。

9.如权利要求8所述的快闪存储器的制造方法，其特征在于，在形成源线多晶硅层之后，还包括：

去除所述层间介质层，并以所述第一侧墙为掩膜，依次刻蚀所述控制栅极层、栅间介质层、浮栅多晶硅层和浮栅氧化层，以在所述存储区中形成控制栅和浮栅；

在所述存储区的半导体衬底上形成依次层叠的隧穿氧化层和字线，所述字线位于所述浮栅的外侧，所述隧穿氧化层用于实现字线与控制栅、浮栅以及半导体衬底之间的隔离；

在所述存储区中形成覆盖在所述字线的外侧壁上的字线侧墙；

在所述存储区中形成位于所述字线侧墙外侧的半导体衬底中的漏区。

10.如权利要求8所述的快闪存储器的制造方法，其特征在于，所述层间介质层的厚度为

Images