CN108257966A - 一种嵌入式闪存栅极的制作方法 - Google Patents

一种嵌入式闪存栅极的制作方法 Download PDF

Info

Publication number
CN108257966A
CN108257966A CN201810050669.XA CN201810050669A CN108257966A CN 108257966 A CN108257966 A CN 108257966A CN 201810050669 A CN201810050669 A CN 201810050669A CN 108257966 A CN108257966 A CN 108257966A
Authority
CN
China
Prior art keywords
layer
memory block
protective layer
polysilicon layer
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810050669.XA
Other languages
English (en)
Other versions
CN108257966B (zh
Inventor
张超然
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810050669.XA priority Critical patent/CN108257966B/zh
Publication of CN108257966A publication Critical patent/CN108257966A/zh
Application granted granted Critical
Publication of CN108257966B publication Critical patent/CN108257966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Abstract

本发明提供一种嵌入式闪存栅极的制作方法，包括：提供一衬底，所述衬底包括逻辑区和存储区，在所述衬底上形成栅极氧化层，并在所述存储区部分栅极氧化层上依次形成浮栅、栅极介电层、控制栅和阻挡层；形成多晶硅层，所述多晶硅层覆盖所述逻辑区和所述存储区；形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的保护层高于所述存储区上的阻挡层；对所述保护层进行平坦化处理，以暴露出所述存储区上的所述多晶硅层，并剩余部分保护层；以剩余的所述保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，至剩余部分厚度的多晶硅层；去除剩余的所述保护层。本发明提供的嵌入式闪存栅极的制作方法，简化了工艺流程，节约了成本。

Description

一种嵌入式闪存栅极的制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存栅极的制作方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中嵌入式闪存(embedded flash，Eflash)的发展尤为迅速。嵌入式闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
嵌入式闪存器件中的闪存储存区具有堆叠栈式栅极结构，此结构包括隧穿氧化层、用来储存电荷的多晶硅浮置栅极、氧化硅/氮化硅/氧化硅(ONO)结构的栅极介电层、用来控制数据存取的多晶硅控制栅极以及保护层氮化硅层。
在嵌入式闪存逻辑区的栅极和存储区的选择栅及擦除栅形成过程中，为了消除逻辑区和存储区的台阶差，现有工艺通过使用氧化硅保护层及二次多晶硅淀积来避免台阶差对后续化学机械研磨的影响，具体工艺步骤如下：
图1A-图1G为现有技术中嵌入式闪存器件栅极制作方法所对应的结构示意图。提供一半导体衬底100，所述半导体衬底100包括两个区域：逻辑区Ⅰ和存储区Ⅱ。所述逻辑区Ⅰ和存储区Ⅱ之间通过浅沟槽结构102隔离，首先在所述半导体衬底上形成有栅极氧化层101，并在所述存储区Ⅱ部分栅极氧化层上依次形成浮栅103、栅极介电层104、控制栅105和阻挡层108，如图1A所示。
接着，如图1B-图1C所示，在所述半导体衬底100上依次形成多晶硅层107和保护层108。在所述保护层108上形成光刻胶层109，采用光刻工艺图案化所述光刻胶层109，以形成具有图案化的光刻胶层109，以图案化的光刻胶层109为掩膜刻蚀保护层108，形成开口暴露出多晶硅层107，如图1D所示，然后去除图形化的光刻胶层109。
然后，如图1E-图1F所示，在所述半导体衬底100上形成多晶硅层110，并通过化学机械研磨，使多晶硅层110与阻挡层106上表面齐平。
最后，如图1G-图1H所示，以剩余保护层108为阻挡层刻蚀多晶硅至需要的厚度，然后去除剩余保护层108。
上述工艺通过两次多晶硅淀积、氧化硅保护层淀积、光刻、化学机械研磨以及刻蚀来形成逻辑区栅极和存储区的选择栅及擦除栅，整个工艺流程时间长且成本高昂。
发明内容
为解决现有技术中存在的问题，本发明提出了一种嵌入式闪存栅极的制作方法，包括：
在所述衬底上形成栅极氧化层，并在所述存储区部分栅极氧化层上依次形成浮栅、栅极介电层、控制栅和阻挡层；
形成多晶硅层，所述多晶硅层覆盖所述逻辑区和存储区；
形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的所述保护层高于所述存储区上的阻挡层；
对所述保护层进行平坦化处理，以暴露出所述存储区上的多晶硅层,并剩余部分保护层；
以剩余的所述保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，至剩余部分厚度的多晶硅层；
去除剩余的所述保护层。
优选的，所述逻辑区和所述储存区之间形成有浅沟槽隔离结构。
优选的，所述阻挡层的材质为氮化硅。
优选的，所述保护层的材质为氧化硅。
优选的，所述保护层的厚度为
优选的，所述逻辑区上的保护层高于所述存储区上的多晶硅层。
优选的，对所述保护层进行平坦化处理，去除所述存储区上的所述保护层之后，还包括平坦化去除所述存储区上的多晶硅层，使所述存储区上的多晶硅层与阻挡层的上表面齐平。
优选的，采用化学机械研磨进行所述平坦化处理。
优选的，所述存储区上剩余多晶硅层的上表面与所述逻辑区上的多晶硅层的上表面齐平。
优选的，采用干法刻蚀对所述存储区上的多晶硅层进行刻蚀。
综上所述，本发明提供的嵌入式闪存栅极制作方法中，在形成多晶硅层之后形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的保护层高于所述存储区上的阻挡层，以此消除所述逻辑区和所述存储区的台阶差，以便于后续对所述保护层进行平坦化处理，以暴露出所述存储区上的多晶硅层，并以所述逻辑区上的保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，省去现有技术中的第二次多晶硅沉积和光刻步骤，工艺流程简化，节约成本。
附图说明
图1A-图1H是现有技术中嵌入式闪存栅极的制作过程对应的结构示意图；
图2是本发明一实施例所提供的嵌入式闪存栅极的制作方法的流程图；
图3A-图3F是本发明一实施例所提供的嵌入式闪存栅极的制作过程中相关步骤对应的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
如背景技术中所述，现有技术制作嵌入式闪存栅极过程中，为了消除逻辑区和存储区的台阶差，通过两次多晶硅淀积、氧化硅保护层淀积、光刻、化学机械研磨以及刻蚀来形成逻辑区栅极和存储区的选择栅及擦除栅，整个工艺流程时间长且成本高昂。
本发明提供一种嵌入式闪存栅极的制作方法，在现有技术的基础上，在形成多晶硅层之后形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的保护层高于所述存储区上的阻挡层，以此消除所述逻辑区和所述存储区的台阶差，以便于后续对所述保护层进行平坦化处理，以暴露出所述存储区上的多晶硅层，并以所述逻辑区上的保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，省去现有技术中的第二次多晶硅沉积和光刻步骤，工艺流程简化，节约成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2使本发明一实施例所提供的嵌入式闪存栅极制作方法的流程图，如图2所示，本发明提出一种嵌入式闪存栅极的制作方法，包括以下步骤：
S01:提供一衬底，所述衬底包括逻辑区和存储区，在所述衬底上形成栅极氧化层，并在所述存储区部分栅极氧化层上依次形成浮栅、栅极介电层、控制栅和阻挡层；
S02:形成多晶硅层，所述多晶硅层覆盖所述逻辑区和所述存储区；
S03:形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的保护层高于所述存储区上的阻挡层；
S04:对所述保护层进行平坦化处理，以暴露所述存储区上的多晶硅层，并剩余部分保护层；
S05:以剩余的所述保护层为掩膜，对所述存储区上多晶硅层进行刻蚀，至剩余部分厚度的多晶硅层；
S06:去除剩余的所述保护层。
图3A-图3F是本发明一实施例所提供的嵌入式闪存栅极的制作过程中相关步骤对应的结构示意图。请参考图2所示，并结合图3A-图3F，详细说明本发明提出的嵌入式闪存栅极的制造方法：
在步骤S01中，提供一衬底200，所述衬底包括逻辑区Ⅰ存储区Ⅱ，所述逻辑区Ⅰ和所述存储区Ⅱ通过浅沟槽隔离结构202隔开，如图3A所示。需要说明的是，所述逻辑区Ⅰ位于器件的外围电路区，包围所述存储区II，本实施例的附图中仅示出了所述存储区II一侧的所述逻辑区Ⅰ。
在所述衬底200上形成栅极氧化层201，可以在所述逻辑区Ⅰ和存储区Ⅱ上同时形成栅极氧化层201，也可以先后分别在所述逻辑区Ⅰ和存储区Ⅱ上形成栅极氧化层201。所述栅极氧化层201可以通过热氧化法形成，也可以通过物理气相沉积法(Physical VaporDeposition，PVD)，化学气相沉积法(Chemical Vapor Deposition，CVD)形成。所述栅极氧化层201可以包括如下的任何传统电介质层：SiO2、SiON及其他类似氧化物。本实施例中，所述栅极氧化层201材质优选为二氧化硅，形成方式采用热氧化法。优选的，在形成所述栅极氧化层201前对所述衬底200进行离子注入，其方法为本领域技术人员所熟知，在此不再赘述。
然后，在存储区Ⅱ的部分栅极氧化层201上形成浮栅203，在本发明的一具体实施方式中，形成所述浮栅203之前，在所述储存区II中所述衬底200上还可以形成隧穿氧化层(未图示)，隧穿氧化层的材质可以为氧化硅或ONO，形成方法为热氧化法，通常隧穿氧化层的厚度都在几十埃左右，形成隧穿氧化层后，在隧穿氧化层上形成浮栅。
在浮栅203上形成栅极介电层204，所述栅极介电层204可以为氧化硅/氮化硅/氧化硅(ONO)三层结构，也可以是一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构，本实施例优选为ONO介电层。
接着，在所述栅极介电层204上沉积多晶硅，形成控制栅205，用于控制数据存储。最后，在所述控制栅205上形成阻挡层206，形成如图3A所示结构。所述阻挡层206作为控制栅205的保护层，材质可以为氮化硅、氧化硅、氮氧化硅、非晶碳或者其中一种或者几种。本实施例中优选为氮化硅，采用等离子增强化学气相沉积(PECVD)形成。
在步骤S02中，在所述衬底200上形成多晶硅层207。所述多晶硅层207覆盖所述逻辑区Ⅰ和所述存储区Ⅱ，如图3B所示。所述多晶硅层207的形成方法可选用低压化学气相沉积(LPCD)工艺，厚度一般控制在1050埃左右。由于所述存储区Ⅱ上具有栅极叠加层(浮栅203/栅极介电层204/控制栅205)和阻挡层206，所述逻辑区Ⅰ和所述存储区Ⅱ上形成的多晶硅层207存在台阶差，无法直接进行后续的平坦化处理，因此，发明人采用步骤S03对所述衬底进行处理。
在步骤S03中，形成保护层208，所述保护层208覆盖所述多晶硅层207，且所述逻辑区Ⅰ上的所述保护层208高于所述存储区Ⅱ上的阻挡层206，优选的，所述逻辑区Ⅰ上的所述保护层208高于所述存储区Ⅱ上的多晶硅层207，如图3C所示。相比于现有技术，所述保护层208的厚度大大增加，厚度范围为例如等。本实施例中所述保护层208材质优选为氧化硅，厚度
在步骤S04中对所述保护层208进行平坦化处理，以暴露出所述存储区Ⅱ上的多晶硅层207，并剩余部分保护层208。作为优选，本实施例中采用化学机械研磨进行平坦化处理，先研磨去除所述存储区Ⅱ上的部分所述保护层208，接着对所述逻辑区Ⅰ上的部分保护层208和所述存储区Ⅱ上的所述多晶硅层207继续进行化学机械研磨，至暴露出所述阻挡层206，使所述逻辑区Ⅰ上剩余保护层208和所述存储区Ⅱ上剩余多晶硅层207与所述存储区Ⅱ上的阻挡层206的上表面齐平，如图3D所示。
在步骤S05中，以剩余的所述保护层208为掩膜，对所述存储区Ⅱ上的多晶硅层207进行刻蚀，至剩余部分厚度的多晶硅层207。所述存储区Ⅱ上剩余多晶硅层207的厚度与所述逻辑区Ⅰ上多晶硅层207的厚度相等，即所述存储区Ⅱ上剩余的多晶硅层207的上表面与所述逻辑区Ⅰ上的多晶硅层207的上表面平齐，如图3E所示。优选的，本实施以剩余所述保护层208为掩膜，通过干法刻蚀刻蚀所述存储区Ⅱ上的多晶硅层207，通过控制刻蚀气体的组成，控制多晶硅和氧化硅的高选择比，进而利用多晶硅和氧化硅的高选择比对多晶硅进行干法刻蚀，并且通过控制干法刻蚀的刻蚀速率和刻蚀时间来控制多晶硅刻蚀的厚度。
在步骤S06中，去除剩余的所述保护层208，如图3F所示，形成所述逻辑区Ⅰ的栅极和所述存储区Ⅱ上的位于栅极叠加层之间的选择栅及擦除栅(图中未全示)。
综上所述，本发明提供一种嵌入式闪存栅极的制作方法，在形成多晶硅层之后形成氧化硅保护层，所述氧化硅保护层覆盖所述多晶硅层，且所述逻辑区上的氧化硅保护层高于所述存储区上的阻挡层，以此消除所述逻辑区和所述存储区的台阶差，以便于后续对所述保护层进行平坦化处理，以暴露出所述存储区上的多晶硅层，并以所述逻辑区上的保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，省去现有技术中的第二次多晶硅沉积和光刻步骤，工艺流程简化，节约成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种嵌入式闪存栅极的制作方法，其特征在于，包括：
提供一衬底，所述衬底包括逻辑区和存储区，在所述衬底上形成栅极氧化层，并在所述存储区部分栅极氧化层上依次形成浮栅、栅极介电层、控制栅和阻挡层；
形成多晶硅层，所述多晶硅层覆盖所述逻辑区和所述存储区；
形成保护层，所述保护层覆盖所述多晶硅层，且所述逻辑区上的保护层高于所述存储区上的阻挡层；
对所述保护层进行平坦化处理，以暴露出所述存储区上的多晶硅层，并剩余部分保护层；
以剩余的所述保护层为掩膜，对所述存储区上的多晶硅层进行刻蚀，至剩余部分厚度的多晶硅层；
去除剩余的所述保护层。
2.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于，所述逻辑区和所述存储区之间形成有浅沟槽隔离结构。
3.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于，所述阻挡层的材质为氮化硅。
4.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于，所述保护层的材质为氧化硅。
5.根据权利要求4所述的嵌入式闪存栅极的制作方法，其特征在于，所述保护层的厚度为
6.根据权利要求5所述的嵌入式闪存栅极的制作方法，其特征在于，所述逻辑区上的保护层高于所述存储区上的多晶硅层。
7.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于，对所述保护层进行平坦化处理，去除所述存储区上的所述保护层之后，还包括平坦化去除所述存储区上的多晶硅层，使所述存储区上的多晶硅层与阻挡层的上表面齐平。
8.根据权利要求7所述的嵌入式闪存栅极的制作方法，其特征在于，采用化学机械研磨进行所述平坦化处理。
9.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于，所述存储区上剩余的多晶硅层的上表面与所述逻辑区上的多晶硅层的上表面平齐。
10.根据权利要求1所述的嵌入式闪存栅极的制作方法，其特征在于采用干法刻蚀对所述存储区上的多晶硅层进行刻蚀。
CN201810050669.XA 2018-01-18 2018-01-18 一种嵌入式闪存栅极的制作方法 Active CN108257966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810050669.XA CN108257966B (zh) 2018-01-18 2018-01-18 一种嵌入式闪存栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810050669.XA CN108257966B (zh) 2018-01-18 2018-01-18 一种嵌入式闪存栅极的制作方法

Publications (2)

Publication Number Publication Date
CN108257966A true CN108257966A (zh) 2018-07-06
CN108257966B CN108257966B (zh) 2019-02-22

Family

ID=62726829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810050669.XA Active CN108257966B (zh) 2018-01-18 2018-01-18 一种嵌入式闪存栅极的制作方法

Country Status (1)

Country Link
CN (1) CN108257966B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法
CN110098190A (zh) * 2019-04-22 2019-08-06 上海华虹宏力半导体制造有限公司 闪存存储器及其制备方法
CN110600363A (zh) * 2019-09-18 2019-12-20 武汉新芯集成电路制造有限公司 去除氧化硅的方法及半导体器件的制造方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN110797341A (zh) * 2019-11-08 2020-02-14 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN111199978A (zh) * 2020-02-25 2020-05-26 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN112259450A (zh) * 2020-09-18 2021-01-22 厦门市三安集成电路有限公司 一种分段式蚀刻方法
CN113506806A (zh) * 2021-09-13 2021-10-15 广州粤芯半导体技术有限公司 Mcu半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105575784A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 分离栅极式闪存的制作方法及分离栅极式闪存
CN106158873A (zh) * 2014-12-17 2016-11-23 台湾积体电路制造股份有限公司 具有低功率逻辑器件的分栅式闪存单元器件的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105575784A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 分离栅极式闪存的制作方法及分离栅极式闪存
CN106158873A (zh) * 2014-12-17 2016-11-23 台湾积体电路制造股份有限公司 具有低功率逻辑器件的分栅式闪存单元器件的形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899321A (zh) * 2018-07-20 2018-11-27 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法
CN108899321B (zh) * 2018-07-20 2020-09-15 上海华虹宏力半导体制造有限公司 快闪存储器的制造方法
CN110098190A (zh) * 2019-04-22 2019-08-06 上海华虹宏力半导体制造有限公司 闪存存储器及其制备方法
CN110098190B (zh) * 2019-04-22 2020-12-25 上海华虹宏力半导体制造有限公司 闪存存储器及其制备方法
CN110600363A (zh) * 2019-09-18 2019-12-20 武汉新芯集成电路制造有限公司 去除氧化硅的方法及半导体器件的制造方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN110797341A (zh) * 2019-11-08 2020-02-14 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN110783339B (zh) * 2019-11-08 2022-04-05 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN111199978A (zh) * 2020-02-25 2020-05-26 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN111199978B (zh) * 2020-02-25 2022-02-15 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
CN112259450A (zh) * 2020-09-18 2021-01-22 厦门市三安集成电路有限公司 一种分段式蚀刻方法
CN113506806A (zh) * 2021-09-13 2021-10-15 广州粤芯半导体技术有限公司 Mcu半导体器件的形成方法

Also Published As

Publication number Publication date
CN108257966B (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN108257966B (zh) 一种嵌入式闪存栅极的制作方法
CN100423239C (zh) 改善非易失存储器元件擦除的制造方法
US7838363B2 (en) Method of forming a split gate non-volatile memory cell
CN101842899B (zh) 将nvm电路与逻辑电路集成的方法
US6153472A (en) Method for fabricating a flash memory
US11894462B2 (en) Forming a sacrificial liner for dual channel devices
KR20060117098A (ko) 반도체 소자의 제조방법
WO2005122281A2 (en) Gate stack of nanocrystal memory and method for forming same
CN106206598B (zh) 分栅式闪存器件制造方法
US10505015B2 (en) Memory device and method of fabricating thereof
US8653576B2 (en) Method of fabricating a SONOS gate structure with dual-thickness oxide
CN108899321A (zh) 快闪存储器的制造方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN108010915B (zh) 浮栅型闪存sab制作方法以及浮栅型闪存结构
JP2022070982A (ja) 埋め込み不揮発性メモリデバイス、およびその製造方法
CN101777520B (zh) 分栅型埋入式浮栅的非易失性存储器的制造方法
CN104979295A (zh) 嵌入式分栅闪存器件的制造方法
CN108321087A (zh) 一种浮栅的形成方法
CN102339743B (zh) 一种多晶硅平坦化方法
TWI249223B (en) Spacer for a split gate flash memory cell and a memory cell employing the same
KR20070002298A (ko) 낸드 플래쉬 메모리 소자의 제조방법
CN110289260A (zh) 闪存的制造方法、闪存储器及光罩掩膜版
CN112331611B (zh) 一种浅沟槽隔离的制备方法
CN106328656B (zh) 一种可调控制栅增加ild填充窗口的工艺方法
CN106298676B (zh) 半导体元件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant