CN106206598B - 分栅式闪存器件制造方法 - Google Patents

Abstract

本发明提供一种分栅式闪存器件制造方法，在刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层时，保留所述浮栅介质层表面上一定厚度的第一侧墙材料，接着以剩余的第一侧墙材料为掩膜，刻蚀侧墙开口中的浮栅多晶硅层以及浮栅氧化层，进而可以在所述浮栅介质层表面上还保留一定厚度的第一侧墙材料时即可形成第二侧墙，由此可以完全避免成第二侧墙形成时对浮栅介质层侧壁的第一侧墙材料高度的影响，而后去除浮栅介质层上方保留的第一侧墙材料以形成最终的浮栅侧墙，由此可以保证整个器件区域的浮栅侧墙的高度均一性，从而改善闪存器件的编程串扰失效问题。

Description

分栅式闪存器件制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种分栅式闪存器件制造方法。

背景技术

快闪存储器，简称为闪存，分为两种类型：叠栅(stackgate)器件和分栅(splitgate)器件，其中，分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅器件有效地避免了叠栅器件的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

请参考图1A，图1A为现有的一种典型的分栅式闪存器件的剖面结构示意图，所述分栅式闪存器件包括：具有漏区111和源区112半导体衬底10、形成在半导体衬底10上的浮栅氧化层13、形成在浮栅氧化层13上的浮栅多晶硅层14、形成在浮栅多晶硅层14上的第一侧墙151、形成在浮栅多晶硅层14侧壁的第二侧墙152以及隧穿氧化层16、形成在第一侧墙151之间的源线多晶硅层12(Source Poly)、形成在第一侧墙151以及隧穿氧化层16外侧的字线多晶硅层(Word Line Poly)17、形成在字线多晶硅层17外侧的字线侧墙18。其中，第一侧墙151的高度以及稳定性决定了字线多晶硅层17的高度和稳定性，进而影响了闪存器件的编程串扰失效(columnpunchthrough,PTC)问题。而现有的分栅式闪存器件制造工艺通常包括：请参考图1B，先在浮栅多晶硅层14的表面上形成浮栅介质层19，然后刻蚀浮栅介质层19和部分浮栅多晶硅层14，以形成浮栅尖端以及第一侧墙开口，然后在浮栅多晶硅层14和浮栅介质层19的表面沉积第一侧墙材料15；然后，请参考图1C，对第一侧墙材料15进行刻蚀并进行顶部平坦化，以完全去除浮栅介质层19表面上的第一侧墙材料15以及浮栅多晶硅层14表面上的部分第一侧墙材料15，并在浮栅介质层19侧壁形成第一侧墙151；接着，以第一侧墙151为掩膜，对第一侧墙开口中的浮栅多晶硅层14以及浮栅氧化层13进行刻蚀至半导体衬底10表面，形成第二侧墙开口；之后在第二侧墙开口中形成第二侧墙152，第二侧墙152包围浮栅氧化层13和浮栅多晶硅层14的侧壁并可向上延伸至第一侧墙151的侧壁。上述过程不仅仅是对半导体衬底10(即晶圆衬底)上的一个存储单元区域进行的操作，而是对半导体衬底10上的存储单元阵列区域中的存储单元区域同时处理，但是上述过程存在以下两个缺陷：一是在刻蚀第一侧墙材料15以形成第一侧墙151的过程中，存储单元阵列区域的中心区域和边缘区域(即半导体衬底10的中心器件区域和边缘器件区域)存在刻蚀均一性差异，导致最终在边缘区域形成的第一侧墙151高度低于在中心区域形成的第一侧墙151高度，例如在一个制得的闪存晶片产品中两区域的第一侧墙151高度相差左右；二是刻蚀第二侧墙材料以形成第二侧墙152的过程中，会对第一侧墙151产生一定损耗，进一步影响了中心区域和边缘区域的第一侧墙151高度均一性，由此最终导致晶片边缘区域出现了较为严重的编程串扰失效问题。

因此，需要一种分栅式闪存器件制造方法，能够保证整个器件区域的浮栅侧墙的高度均一性，从而改善闪存器件的编程串扰失效问题。

发明内容

本发明的目的在于提供一种分栅式闪存器件制造方法，能够保证整个器件区域的浮栅侧墙的高度均一性，从而改善闪存器件的编程串扰失效问题。

为解决上述问题，本发明提出一种分栅式闪存器件制造方法，包括以下步骤：

提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶硅层、浮栅介质层；

刻蚀所述浮栅介质层直至所述浮栅多晶硅层至一定深度，以形成侧墙开口；

在所述侧墙开口表面沉积第一侧墙材料，并刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层，同时在所述浮栅介质层表面上保留一定厚度的第一侧墙材料；

以剩余的第一侧墙材料为掩膜，继续刻蚀所述侧墙开口底部的浮栅多晶硅层以及浮栅氧化层，直至所述侧墙开口底部暴露出下方的半导体衬底表面；

在所述侧墙开口表面沉积第二侧墙材料，并刻蚀所述第二侧墙材料以在浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙；

去除所述浮栅介质层上方保留的所述第一侧墙材料，以形成浮栅侧墙。

进一步的，采用化学机械平坦化工艺去除所述浮栅介质层上方保留的所述第一侧墙材料，以形成浮栅侧墙。

进一步的，所述浮栅介质层为氮化硅或氮氧化硅。

进一步的，所述第一侧墙材料为正硅酸乙酯。

进一步的，所述第一侧墙材料为氧化物或氮化物单层结构，或氧化物和氮化物依次堆叠的多层复合结构。

进一步的，在所述浮栅介质层表面上保留的第一侧墙材料的厚度为

进一步的，在所述浮栅介质层表面上形成图形化光刻胶，然后以所述图形化光刻胶为掩膜，刻蚀所述浮栅介质层以形成所述侧墙开口。

进一步的，在所述侧墙开口表面沉积第一侧墙材料之前，先通过干法去胶工艺后通过湿法去胶工艺来去除所述浮栅介质层表面上的光刻胶层。

进一步的，所述分栅式闪存器件制造方法还包括：

在形成有浮栅侧墙的侧墙开口中形成源线多晶硅层；

去除所述浮栅介质层，并以所述浮栅侧墙为掩膜，刻蚀去除浮栅介质层后暴露出的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；

在所述浮栅以及浮栅侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。

与现有技术相比，本发明的分栅式闪存器件制造方法，在刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层时，保留所述浮栅介质层表面上一定厚度的第一侧墙材料，接着以剩余的第一侧墙材料为掩膜，刻蚀侧墙开口中的浮栅多晶硅层以及浮栅氧化层，进而可以在所述浮栅介质层表面上还保留一定厚度的第一侧墙材料时即可形成第二侧墙，由此可以完全避免成第二侧墙形成时对浮栅介质层侧壁的第一侧墙材料高度的影响，而后去除浮栅介质层上方保留的第一侧墙材料以形成最终的浮栅侧墙，由此可以保证整个器件区域的浮栅侧墙的高度均一性，从而改善闪存器件的编程串扰失效问题。

附图说明

图1A是现有的一种典型的分栅式闪存器件的剖面结构示意图；

图1B和图1C是图1A的分栅式闪存器件的制造过程中的剖面结构示意图；

图2是本发明具体实施例的分栅式闪存器件制造方法的流程图；

图3A至3G是图2所示的分栅式闪存器件制造方法中的剖面结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提出一种分栅式闪存器件制造方法，包括以下步骤：

S1，提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶硅层、浮栅介质层；

S2，刻蚀所述浮栅介质层直至所述浮栅多晶硅层至一定深度，以形成侧墙开口；

S3，在所述侧墙开口表面沉积第一侧墙材料，并刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层，同时在所述浮栅介质层表面上保留一定厚度的第一侧墙材料；

S4，以剩余的第一侧墙材料为掩膜，继续刻蚀所述侧墙开口底部的浮栅多晶硅层以及浮栅氧化层，直至所述侧墙开口底部暴露出下方的半导体衬底表面；

S5，在所述侧墙开口表面沉积第二侧墙材料，并刻蚀所述第二侧墙材料以在浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙；

S6，去除所述浮栅介质层上方保留的所述第一侧墙材料，以形成浮栅侧墙。

S7，在形成有浮栅侧墙的侧墙开口中形成源线多晶硅层；

S8，去除所述浮栅介质层，并以所述浮栅侧墙为掩膜，刻蚀去除浮栅介质层后暴露出的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；

S9，在所述浮栅以及浮栅侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。

请参考图3A，在步骤S1中，提供半导体衬底300，所述半导体衬底300上依次形成有浮栅氧化层301、浮栅多晶硅层302、浮栅介质层303。其中，所述半导体衬底300可以是硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅衬底或砷化镓衬底)、碳化硅衬底或其叠层结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底等。浮栅氧化层301用于隔离半导体衬底300与浮栅多晶硅层302，其厚度可以根据具体的工艺需求而定，例如为20nm～150nm，浮栅氧化层301可以采用沉积工艺形成，例如化学气相沉积工艺(CVD)，当半导体衬底300的材料为硅时，浮栅氧化层301的形成工艺还可以是热氧化工艺；浮栅多晶硅层302可以采用沉积工艺形成，例如化学气相沉积工艺，能够俘获或失去电子，从而能够使最终形成的分栅式闪存器件具有存储以及擦除功能。浮栅介质层303可以氮化硅或氮氧化硅，可以采用沉积工艺形成，例如化学气相沉积工艺或者物理气相沉积工艺(PVD)，由于浮栅介质层303的厚度决定了后续形成的浮栅侧墙的高度，继而决定了后续源线多晶硅层和字线多晶硅层的高度，而在一定范围内，所述字线多晶硅层越高，所形成的闪存存储器的性能越优良，因此，浮栅介质层303的厚度可以为1500埃～4500埃。

请继续参考图3A，在步骤S2中，首先，在浮栅介质层303的表面上通过涂覆、曝光、显影等光刻工艺形成图形化光刻胶层(未图示)，该图形化光刻胶用于定义浮栅形成的位置，可以为单层结构或者多层结构，单层结构时可仅仅包括光刻胶层，多层结构时可以包括覆盖浮栅介质层303的底部抗反射层、位于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。然后，以所述图形化光刻胶为掩膜，干法刻蚀浮栅介质层303至浮栅多晶硅层302表面，将图形化光刻胶的图形转移到浮栅介质层303中，即在浮栅多晶硅层302上形成图形分立的浮栅介质层303，剩余的浮栅介质层303所覆盖的区域为后续字线多晶硅层形成的区域。本实施例中，采用碳氟气体与氧气的混合气体来干法刻蚀浮栅介质层303，以在保证浮栅介质层303刻蚀速率以及均一性的同时，还能减少刻蚀过程中在浮栅介质层303侧壁上积聚的聚合物残留，所述碳氟气体包括CF₄、CF₃H、CF₂H₂、CFH₃、C₃F₈中的至少一种，例如所述碳氟气体与氧气的混合气体中，CF₄的流量为20sccm～40sccm，CFH₃的流量为15sccm～20sccm；氧气的流量为3sccm～7sccm。接着，进行干法去胶，具体地：先采用氧等离子体灰化工艺去除所述图形化光刻胶，本实施例中可以采用纯氧气体的氧等离子体灰化工艺或者氧气、氢气、氮气混合气体的氧等离子体灰化工艺来破坏光刻胶硬质层；然后采用羟基氨(HA)对所述浮栅介质层表面清洗；再用异丙基乙醇(IPA)和去离子水进行清洗，最后用加热的氮气烘干，为了保证浮栅介质层303表面上的清洁度，还可以进一步采用湿法去胶工艺来去除所述氧等离子体灰化工艺之后残余的所述图形化光刻胶和聚合物残留，具体地，可以采用硫酸和双氧水的混合溶液，或者氨水、双氧水和水的混合溶液，或者氢氟酸和硫酸的混合溶液，或者硫酸和臭氧的混合溶液来对浮栅介质层303表面进行清洗，由于上述干法去胶工艺之后，光刻胶和聚合物残留表面的硬质层被清除，因此湿法去胶的清洗液能够直接与剩余光刻胶和聚合物残留发生反应，将剩余光刻胶和聚合物残留彻底清除。然后，在步骤S2中，以剩余的浮栅介质层303为掩膜，采用各向同性刻蚀的方法刻蚀浮栅介质层303暴露出的浮栅多晶硅层302至一定深度H，形成第一侧墙开口304，并使暴露出的所述浮栅多晶硅层302形成弧形表面，为后面浮栅顶部的浮栅尖端的形成做好准备。

请参考图3B，在步骤S3中，通过TEOS(正硅酸乙酯)LPCVD(低压化学气相沉积)工艺在第一侧墙开口304的表面上沉积第一侧墙材料3051，并进一步进行快速退火处理，以提高沉积的第一侧墙材料3051的致密性和均一性，同时保证在后续的刻蚀工艺过程中第一侧墙材料3051与浮栅多晶硅层302、浮栅介质层303之间具有较高的刻蚀选择比。第一侧墙材料3051覆盖在福栅介质层303表面以及第一侧墙开口304的侧壁和底部表面。TEOS LPCVD沉积工艺在整个器件表面的沉积均一性良好，可以避免半导体衬底300的器件中心区域和边缘区域的厚度差异，但是由于LPCVD反应炉管工艺中，与反应气体接触充分的表面沉积薄膜厚度一般会比与反应气体接触不充分的表面沉积薄膜厚度大，因此浮栅介质层303台阶上表面的反应气体非常充分，反应气体与浮栅介质层303台阶上表面的接触更加充分,而侧墙开口304相对浮栅介质层303台阶上表面而言，比较窄，反应气体从浮栅介质层303的台阶上向下扩散到侧墙开口304底部会稍微困难一些,反应气体偏少,其与侧墙开口304侧壁以及底部的接触相对不够充分，由此会造成形成的第一侧墙材料3051薄膜在浮栅介质层303台阶上的厚度H1通常会大于侧墙开口304底部的厚度H2，例如H1比H2大在第一侧墙材料3051沉积之后，可以对浮栅介质层303台阶上方的第一侧墙材料3051进行化学机械平坦化，以获得平坦表面，但该化学机械平坦化仍能保证浮栅介质层303的台阶上的第一侧墙材料3051的厚度H1大于侧墙开口304底部的第一侧墙材料3051的厚度H2。

然后，请参考图3C，对第一侧墙材料3051进行刻蚀，直至暴露出侧墙开口304底部的浮栅多晶硅层302，为后续第二侧墙30的形成做准备，在此刻蚀过程中，由于浮栅介质层303台阶上的厚度H1大于侧墙开口304底部的厚度H2，因此在暴露出侧墙开口304底部的浮栅多晶硅层302时，浮栅介质层303台阶上仍覆盖有一定厚度H3的第一侧墙材料3051，该剩余的第一侧墙材料3051用于在后续的第二侧墙形成过程中保护其下方的浮栅介质层303不受损伤，进而能够实现要求高度的浮栅侧墙，优选的，H3为例如为或在本发明的其他实施例中，所述第一侧墙材料3051还可以氮化硅，或氧化硅-氮化硅-氧化硅复合结构或者氧化硅-氮化硅双层复合结构。

请继续参考图3C，在步骤S4中，以剩余的第一侧墙材料3051为掩膜，采用干法刻蚀工艺刻蚀侧墙开口304底部的浮栅多晶硅层302及其下方的浮栅氧化层301，直至暴露出半导体衬底300，此时侧墙开口304底部暴露的半导体衬底300表面为共源区表面。

请参考图3D，在步骤S5中，首先，采用化学气相沉积等工艺在侧墙开口304的整个表面沉积第二侧墙材料，即沉积的第二侧墙材料覆盖剩余的第一侧墙材料3051表面以及暴露出的半导体衬底300表面，然后对第二侧墙材料进行刻蚀，以在所述浮栅多晶硅层302及浮栅氧化层301周围形成第二侧墙306，第二侧墙306可以同时覆盖侧墙开口304中的第一侧墙材料3051的部分侧壁，后续最终剩余的第一侧墙材料3051和第二侧墙306构成整个浮栅侧墙。由于在本步骤中浮栅介质层303表面上方仍被第一侧墙材料3051材料所覆盖，因此在刻蚀第二侧墙材料形成第二侧墙306的过程中，浮栅介质层303顶部不会受到损耗，进而可以保持其高度不变，从而有利于在整个半导体衬底300上方形成高度均一的浮栅侧墙。此外，第二侧墙306的材料为氧化硅或氮化硅，第二侧墙306在后续的半导体衬底300的源区离子注入过程中能够保护浮栅多晶硅层302及浮栅氧化层301不受损伤。

请参考图3E，在步骤S6中，可以采用化学机械平坦化(CMP)工艺去除浮栅介质层303顶部表面的第一侧墙介质材料，剩余的第一侧墙材料覆盖在浮栅介质层303侧壁，形成第一侧墙305，第一侧墙305和第二侧墙306构成整个的浮栅侧墙。然后，以第一侧墙305和第二侧墙306为掩膜，对下方暴露出的半导体衬底300进行离子注入和退火处理，形成源区(图未示)。在本发明的其他实施例中，可以先以第一侧墙材料和第二侧墙306为掩膜，对下方暴露出的半导体衬底300进行离子注入和退火处理，形成源区(图未示)，后采用化学机械平坦化(CMP)工艺去除浮栅介质层303顶部表面的第一侧墙介质材料，剩余的第一侧墙材料覆盖在浮栅介质层303侧壁，形成第一侧墙305。

请参考图3F，在步骤S7中，在形成源区后，在堆叠的浮栅介质层303、浮栅多晶硅层302以及浮栅氧化层301之间形成源线多晶硅层307，即在侧墙开口填充源线多晶硅层307。源线多晶硅层307具体地形成工艺可以为：采用化学气相沉积在浮栅介质层303表面以及源区表面沉积多晶硅薄膜层；采用化学机械抛光工艺或回刻蚀工艺去除高于所述浮栅介质层303表面的所述多晶硅薄膜层，再对所述多晶硅薄膜层进行掺杂(也可以在多晶硅薄膜层的形成过程中采用原位掺杂)，形成源线多晶硅层307，所述源线多晶硅层307表面低于或等于浮栅介质层303表面。所述源线多晶硅层307的高度由浮栅介质层303的厚度决定，因此精确控制浮栅介质层303的沉积厚度可以精确控制源线多晶硅层307的高度。此外，源线多晶硅层307的形成工艺还可以为：采用选择性外延沉积工艺，以半导体衬底300的源区表面作为生长单晶硅的种子层，由源区表面逐渐向上方外延生长源线多晶硅层307，直至填满第一侧墙开口。精确控制所述源线多晶硅层307的高度有利于精准控制后续形成的字线多晶硅层以及字线多晶硅层外侧的字线侧墙的关键尺寸。

请参考图3G，在步骤S8中，首先，可以采用磷酸等湿法刻蚀工艺去除浮栅介质层，进而暴露出的第一侧墙305外侧的浮栅多晶硅层302；然后，以第一侧墙305为掩膜，干法刻蚀第一侧墙305外侧的浮栅多晶硅层302以及浮栅氧化层301，直至暴露出下方的半导体衬底300为止，第一侧墙305覆盖的剩余的浮栅多晶硅层302部分成为具有浮栅尖端的浮栅FG。

请继续参考图3G，在步骤S9中，在浮栅FG(即剩余的浮栅多晶硅层302)的外侧以及浮栅FG外侧的半导体衬底300表面形成隧穿氧化层308，隧穿氧化层308用于电性隔离浮栅多晶硅层302与后续形成的字线多晶硅层308以及字线多晶硅层308与半导体衬底300表面。本实施例中，隧穿氧化层308的形成工艺可以为热氧化工艺，由于热氧化工艺能够消耗部分浮栅多晶硅层被刻蚀的侧壁，从而保证经过刻蚀的浮栅多晶硅层302的顶端的浮栅尖端的高度和锐角形状，以满足擦除功能的需求。当对分栅快闪存储器进行擦除操作时，浮栅尖端通过尖端放电原理，降低FN隧穿效应的通道电压，能够使电子更容易从尖端被拉离浮栅多晶硅层302而流入后续形成的字线多晶层309。在本发明的其他实施例中，隧穿氧化层308的形成工艺还可以是：高温沉积工艺(HighTemperature Oxidation，HTO)、TEOS(四乙基正硅酸盐)工艺沉积的方法或其它类似沉积方法，所述高温沉积工艺的反应气体包括DCS(二氯二氢硅，dichlo rosilance，SiH₂Cl₂)与N₂O，高温沉积的温度为750℃～850℃。沉积温度如果太高，会使设备受到高温的限制、容易使工艺热能过量、使电阻值增高、载流子渗透太深，易增加漏电流等现象；沉积温度如果太低，形成隧穿氧化层308的质量不高。工艺反应气体比例、流量和工艺反应时间可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。接着，在具有隧穿氧化层308的整个器件表面沉积多晶硅层，并刻蚀该多晶硅层，以在隧穿氧化层308表面上以及第一侧墙305侧面上形成字线多晶硅层309，由于步骤S6中浮栅尖侧墙的高度均一性较好，所以此时形成的字线多晶硅层309高度均一性较好，且与第一侧墙305侧壁以及隧穿氧化层308顶端有较好的垂直表面接触。之后，可以在具有字线多晶硅层309的器件表面沉积字线侧墙材料，并刻蚀字线侧墙材料，以在字线多晶硅层309的侧面形成字线侧墙310。

综上所述，本发明的分栅式闪存器件制造方法，在刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层时，保留所述浮栅介质层表面上一定厚度的第一侧墙材料，接着以剩余的第一侧墙材料为掩膜，刻蚀侧墙开口中的浮栅多晶硅层以及浮栅氧化层，进而可以在所述浮栅介质层表面上还保留一定厚度的第一侧墙材料时即可形成第二侧墙，由此可以完全避免成第二侧墙形成时对浮栅介质层侧壁的第一侧墙材料高度的影响，而后去除浮栅介质层上方保留的第一侧墙材料以形成最终的浮栅侧墙，由此可以保证整个器件区域的浮栅侧墙的高度均一性，从而改善闪存器件的编程串扰失效问题。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种分栅式闪存器件制造方法，其特征在于，包括以下步骤：

提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶硅层、浮栅介质层；

刻蚀所述浮栅介质层直至所述浮栅多晶硅层至一定深度，以形成侧墙开口；

在所述侧墙开口表面沉积第一侧墙材料，并刻蚀所述第一侧墙材料以暴露出所述侧墙开口底部的浮栅多晶硅层，同时在所述浮栅介质层表面上保留一定厚度的第一侧墙材料；

以剩余的第一侧墙材料为掩膜，继续刻蚀所述侧墙开口底部的浮栅多晶硅层以及浮栅氧化层，直至所述侧墙开口底部暴露出下方的半导体衬底表面；

在所述侧墙开口表面沉积第二侧墙材料，并刻蚀所述第二侧墙材料以在浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙；

去除所述浮栅介质层上方保留的所述第一侧墙材料，以形成浮栅侧墙。

2.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，采用化学机械平坦化工艺去除所述浮栅介质层上方保留的所述第一侧墙材料，以形成浮栅侧墙。

3.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，所述浮栅介质层为氮化硅或氮氧化硅。

4.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，所述第一侧墙材料为正硅酸乙酯。

5.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，所述第一侧墙材料为氧化物或氮化物单层结构，或氧化物和氮化物依次堆叠的多层复合结构。

6.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，在所述浮栅介质层表面上保留的第一侧墙材料的厚度为

7.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，在所述浮栅介质层表面上形成图形化光刻胶，然后以所述图形化光刻胶为掩膜，刻蚀所述浮栅介质层以形成所述侧墙开口。

8.如权利要求7所述的分栅式闪存器件制造方法，其特征在于，在所述侧墙开口表面沉积第一侧墙材料之前，先通过干法去胶工艺后通过湿法去胶工艺来去除所述浮栅介质层表面上的光刻胶层。

9.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，所述分栅式闪存器件制造方法还包括：

在形成有浮栅侧墙的侧墙开口中形成源线多晶硅层；

去除所述浮栅介质层，并以所述浮栅侧墙为掩膜，刻蚀去除浮栅介质层后暴露出的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；

在所述浮栅以及浮栅侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。