CN113192838B - 闪存存储器的形成方法 - Google Patents
闪存存储器的形成方法 Download PDFInfo
- Publication number
- CN113192838B CN113192838B CN202110313021.9A CN202110313021A CN113192838B CN 113192838 B CN113192838 B CN 113192838B CN 202110313021 A CN202110313021 A CN 202110313021A CN 113192838 B CN113192838 B CN 113192838B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching process
- floating gate
- gate layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 168
- 238000007667 floating Methods 0.000 claims abstract description 126
- 230000008569 process Effects 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 109
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims description 302
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 34
- 238000001039 wet etching Methods 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- 239000008367 deionised water Substances 0.000 claims description 12
- 229910021641 deionized water Inorganic materials 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 9
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000000908 ammonium hydroxide Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 239000002253 acid Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000006227 byproduct Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明提供一种闪存存储器的形成方法，在所述的闪存存储器的形成方法中，先采用第一刻蚀工艺去除部分控制栅层，并去除部分厚度的介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；然后，采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层，如此，在后续采用第三刻蚀工艺去除暴露出的所述浮栅层时，可以避免阻挡物阻挡刻蚀，从而解决因浮栅层表面存在阻挡物而导致的浮栅短路的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存存储器的形成方法。
背景技术
目前，存储器件已成为一种重要器件。在目前的存储器件中，闪存(Flash Memory)的发展尤为迅速，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)和一层隧穿氧化层(Tunnel Oxide)，以利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，Shallow TrenchIsolation)结构进行电隔离。
现有的闪存存储器的形成过程包括：首先，参考图1，提供半导体衬底10，并在所述半导体衬底10上依次形成浮栅氧化层11、浮栅层12和垫氮化层13，其中，所述浮栅层12的材质为掺杂的多晶硅(例如掺杂有磷离子)；然后，依次刻蚀所述垫氮化层13、所述浮栅层12、所述浮栅氧化层11和所述半导体衬底10，以形成浅沟槽14，通过所述浅沟槽14可以在所述半导体衬底10中，定义出用于形成存储单元的有源区。接着，将所述半导体衬底10置于酸槽中，以对所述浅沟槽14进行沉积工艺前的清洗，防止浅沟槽14中残留的刻蚀副产物影响后续的介质层沉积效果。接着，参考图3，在所述浅沟槽14中填充满隔离层(即STI HDP DEP工艺)，并平坦化所述隔离层表面以与所述垫氮化层13表面齐平(即STI CMP工艺)，从而形成浅沟槽隔离结构(STI)16，以用于各个存储单元之间的电隔离。
但在上述步骤中，在将所述半导体衬底10置于酸槽中，以对所述浅沟槽14进行清洗的过程中，是将多片半导体衬底10都置于酸槽内，参考图2，酸槽内刻蚀副产物会残留于浅沟槽14中，并且酸槽内具有酸性气体，在清洗的过程中，酸槽内的酸性气体会发生气体挥发，与浮栅层产生化学反应，从而形成阻挡物(或者说副产物)15于所述浮栅层12的表面。进一步的，在后续对浮栅层进行刻蚀时，该阻挡物15会阻挡刻蚀，并会引起浮栅短路。
发明内容
本发明的目的在于提供一种闪存存储器的形成方法，以解决因浮栅层表面存在阻挡物而导致的浮栅短路的问题。
为解决上述技术问题，本发明提供一种闪存存储器的形成方法，包括：
提供一半导体衬底，所述半导体衬底上形成有浮栅层；
依次刻蚀所述浮栅层及所述半导体衬底，以形成浅沟槽，所述浅沟槽贯穿所述浮栅层，并延伸至所述半导体衬底中；
对所述半导体衬底执行湿法清洗工艺；
在所述浅沟槽中填充隔离层，以形成浅沟槽隔离结构；
依次形成介质层和控制栅层，所述介质层覆盖所述浅沟槽隔离结构及所述浮栅层，所述控制栅层覆盖所述介质层；
采用第一刻蚀工艺去除部分所述控制栅层，并去除部分厚度的所述介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；
采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层；
采用第三刻蚀工艺去除暴露出的所述浮栅层，其中，所述第二刻蚀工艺与所述第一刻蚀工艺和所述第三刻蚀工艺均不同。
可选的，在所述的闪存存储器的形成方法中，在依次形成介质层和控制栅层之后，在采用所述第一刻蚀工艺去除部分所述控制栅层之前，还包括：
依次形成侧墙和字线，所述侧墙覆盖部分所述控制栅层，所述字线贯穿所述侧墙、所述控制栅层、所述介质层和所述浮栅层。
可选的，在所述的闪存存储器的形成方法中，所述介质层包括自下而上依次层叠的第一氧化层、氮化层和第二氧化层，其中，所述第一氧化层覆盖所述浮栅层，所述控制栅层覆盖所述第二氧化层。
可选的，在所述的闪存存储器的形成方法中，采用第一刻蚀工艺去除部分所述控制栅层，并去除部分厚度的所述介质层的方法包括：
形成一保护层，所述保护层覆盖所述字线；
以所述侧墙和所述保护层为掩膜，并采用第一刻蚀工艺依次刻蚀所述控制栅层、所述第二氧化层及所述氮化层，以暴露出部分所述第一氧化层，暴露出的所述第一氧化层的底面与所述浮栅层的表面之间形成有阻挡物。
可选的，在所述的闪存存储器的形成方法中，所述第一刻蚀工艺为各向异性干法刻蚀工艺，采用的刻蚀气体包括四氟化碳、溴化氢和三氟甲烷。
可选的，在所述的闪存存储器的形成方法中，采用所述第二刻蚀工艺去除暴露出的所述介质层的方法包括：
采用第二刻蚀工艺依次刻蚀暴露出的所述第一氧化层与所述阻挡物，直至去除所述第一氧化层与所述阻挡物，并暴露出部分所述浮栅层。
可选的，在所述的闪存存储器的形成方法中，所述第二刻蚀工艺包括依次执行的第一湿法刻蚀工艺和第二湿法刻蚀工艺，所述第一湿法刻蚀工艺用于刻蚀暴露出的所述第一氧化层，以暴露出所述浮栅层，并暴露出位于所述浮栅表面的阻挡物，所述第二湿法刻蚀工艺用于去除所述阻挡物，其中，所述第一湿法刻蚀工艺与所述第二湿法刻蚀工艺采用的刻蚀液不同。
可选的，在所述的闪存存储器的形成方法中，所述第一湿法刻蚀工艺采用的刻蚀液包括氢氟酸和去离子水，其中，氢氟酸和去离子水的体积比为1:20～1:100，刻蚀时间为40s～60s。
可选的，在所述的闪存存储器的形成方法中，所述第二湿法刻蚀工艺采用的刻蚀液包括氢氧化铵、过氧化氢和去离子水，其中，氢氧化铵、过氧化氢和去离子水的体积比为1:2:5～1:2:40，刻蚀时间为60s～900s。
可选的，在所述的闪存存储器的形成方法中，在采用第二刻蚀工艺去除暴露出的所述介质层之后，在去除暴露出的所述浮栅层之前，所述闪存存储器的形成方法还包括：对所述半导体衬底进行微波等离子清洗。
可选的，在所述的闪存存储器的形成方法中，所述第三刻蚀工艺为各向同性干法刻蚀工艺。
可选的，在所述的闪存存储器的形成方法中，所述浮栅层的厚度为300埃～450埃；所述控制栅层的厚度为500埃～600埃。
在本发明提供的闪存存储器的形成方法中，先采用第一刻蚀工艺去除部分控制栅层，并去除部分厚度的介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；然后，采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层，如此，在后续采用第三刻蚀工艺去除暴露出的所述浮栅层时，可以避免阻挡物阻挡刻蚀，从而解决因浮栅层表面存在阻挡物而导致的浮栅短路的问题。
附图说明
图1～3是现有技术的闪存存存储器的结构示意图；
图4是本发明实施例提供的闪存存储器的形成方法的流程示意图；
图5是本发明实施例提供的闪存存储器的形成方法中形成的俯视图；
图6是图5沿A-A’方向的剖面结构示意图；
图7～图11是本发明实施例提供的闪存存储器的形成方法中形成的结构示意图；
图12是本发明实施例提供的闪存存储器的形成方法中形成的俯视图；
图13是图12沿B-B’方向的剖面结构示意图；
图14～图18是本发明实施例提供的闪存存储器的形成方法中形成的结构示意图；
其中，附图标记说明如下：
10-半导体衬底；11-浮栅氧化层；12-浮栅层；13-垫氮化层；14-浅沟槽；15-阻挡物；16-浅沟槽隔离结构；
100-半导体衬底；110-浮栅氧化层；120-浮栅层；120a-阻挡物；130-垫氮化层；130a-垫氮化层开口；140-浅沟槽；140a-浅沟槽隔离结构；150-介质层；151-第一氧化层；152-氮化层；153-第二氧化层；160-控制栅层；170-掩膜层；171-侧墙；180-遂穿氧化层；190-字线。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存存储器的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图1，其为本发明实施例提供的闪存存储器的形成方法。如图1所示，所述闪存存储器的形成方法包括：
步骤S1：提供一半导体衬底，所述半导体衬底上形成有浮栅层；
步骤S2：依次刻蚀所述浮栅层及所述半导体衬底，以形成浅沟槽，所述浅沟槽贯穿所述浮栅层，并延伸至所述半导体衬底中；
步骤S3：对所述半导体衬底执行湿法清洗工艺；
步骤S4：在所述浅沟槽中填充隔离层，以形成浅沟槽隔离结构；
步骤S5：依次形成介质层和控制栅层，所述介质层覆盖所述浅沟槽隔离结构及所述浮栅层，所述控制栅层覆盖所述介质层；
步骤S6：采用第一刻蚀工艺去除部分所述控制栅层，并去除部分厚度的所述介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；
步骤S7：采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层；
步骤S8：采用第三刻蚀工艺去除暴露出的所述浮栅层，其中，所述第二刻蚀工艺与所述第一刻蚀工艺和所述第三刻蚀工艺均不同。
下文将结合图5～图18对以上步骤进行更详细的描述。其中，图5是本发明实施例提供的闪存存储器的形成方法中形成的俯视图；图6是图5沿A-A’方向的剖面结构示意图；图7～图11是本发明实施例提供的闪存存储器的形成方法中形成的结构示意图；图12是本发明实施例提供的闪存存储器的形成方法中形成的俯视图；图13是图12沿B-B’方向的剖面结构示意图；图14～图18是本发明实施例提供的闪存存储器的形成方法中形成的结构示意图。
首先，参考图5并结合图6，执行步骤S1，提供一半导体衬底100，所述半导体衬底100上形成有浮栅层120；所述半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI。本实施例中，所述半导体衬底100为硅衬底，并通过掺杂工艺，例如离子注入工艺，形成有源区。
此外，所述半导体衬底100与浮栅层120之间还形成有浮栅氧化层110，所述浮栅氧化层110的材质包括但并不限于二氧化硅，优选为二氧化硅，有利于增强层与层之间的界面粘附性，其用于隔离半导体衬底100与浮栅层120。所述浮栅氧化层110可以采用低压化学气相沉积、热氧化或者分子束外延方法形成。
本实施例中，所述浮栅层120的材质可以为掺杂磷的多晶硅，所述浮栅层120可以采用化学气相沉积工艺及离子注入工艺形成。所述浮栅层120用于形成浮栅，其能够俘获或失去电子，从而能够使最终形成的闪存存储器具有存储以及擦除的功能。进一步的，所述浮栅层120的厚度可以根据具体的工艺需求而定，其厚度例如可以为300埃～450埃。
接着，执行步骤S2，参考图7，依次刻蚀所述浮栅层120及所述半导体衬底100，以形成浅沟槽140，所述浅沟槽140贯穿所述浮栅层120，并延伸至所述半导体衬底100中。具体的方法包括：首先，参考图6，在所述浮栅层120上形成垫氮化层130，所述垫氮化层130中具有垫氮化层开口130a，所述垫氮化层开口130a暴露出部分所述浮栅层120。其中，所述垫氮化层130的材质包括但并不限于氮化硅，优选为氮化硅，其作为后续浅沟槽隔离结构抛光工艺的停止层。然后，参考图6，以所述垫氮化层130为掩膜，依次刻蚀暴露出的所述浮栅层120、所述浮栅氧化层110及所述半导体衬底100，以形成浅沟槽140，进而通过所述浅沟槽140在所述半导体衬底100中定义出有源区。其中，所述浅沟槽140贯穿所述浮栅层120和所述浮栅氧化层110，并延伸至所述半导体衬底100中。所述浅沟槽的深度例如可以为4200埃～4500埃。
接着，执行步骤S3，对所述半导体衬底100执行湿法清洗工艺。具体的，将所述半导体衬底100置于酸槽中，以对所述半导体衬底100进行沉积工艺前的清洗，从而去除浅沟槽140中的刻蚀副产物，防止浅沟槽140中残留的刻蚀副产物影响后续的介质层150沉积效果。如图8所示，本步骤中，所述浮栅层120表面可能会产生如图8所示的阻挡物120a缺陷的问题，即因酸槽内残留的刻蚀副产物会残留于浅沟槽14，或者因酸槽内的酸性气体等与浮栅层120产生化学反应，从而形成阻挡物(或者说副产物)120a于所述浮栅层120的表面。所述阻挡物120a在后续的刻蚀工艺中会阻挡刻蚀，并会造成浮栅短路。
接着，参考图9，执行步骤S4，在所述浅沟槽140中填充隔离层，以形成浅沟槽隔离结构140a。具体的方法包括：首先，在所述浅沟槽隔离结构140a表面生长衬氧化层(未图示)。然后，在所述浅沟槽隔离结构140a中填充满隔离层(未图示)，所述隔离层表面与所述垫氮化层130表面齐平，以形成浅沟槽隔离结构140a。具体的，可以采用热氧化工艺在浅沟槽140表面生长一层衬氧化层(可以为二氧化硅)，用于增强后续填充的隔离层的粘附力。接着采用高密度等离子体沉积(HDPCVD)、低压化学气相沉积(LPCVD)或增强等离子体化学气相沉积(PECVD)等方式填充隔离层(未图示)至所述浅沟槽140中，所述隔离层覆盖所述浅沟槽140的侧壁和底部并覆盖所述垫氮化层130的表面。进一步的，采用化学机械抛光(CMP)工艺抛光所述隔离层，直至所述隔离层的表面与垫氮化层130的表面平齐，以形成浅沟槽隔离结构140a。接着，参考图10，利用湿法刻蚀去除所述垫氮化层130，以及去除部分厚度的所述浅沟槽隔离结构140a。
接着，执行步骤S5，参考图11，依次形成介质层150和控制栅层160，所述介质层150覆盖所述浅沟槽隔离结构140a及所述浮栅层120，所述控制栅层160覆盖所述介质层150。其中，所述介质层150可以包括自下而上依次层叠的第一氧化层151、氮化层152和第二氧化层153。进一步的，所述第一氧化层151和第二氧化层153的材质可为氧化硅，所述氮化层152的材质可以为氮化硅。此外，在形成所述介质层150后，所述介质层150覆盖位于所述浮栅层120表面的阻挡物120a，即所述第一氧化层151覆盖位于所述浮栅层120表面的阻挡物120a。
本实施例中，所述控制栅层160的材质例如可以为掺杂磷的多晶硅，其可以通过化学气相沉积工艺(例如低压化学气相沉积工艺)及离子注入工艺形成。所述控制栅层160的厚度例如可以为500埃～600埃。
接着，参考图12～图15，依次形成侧墙171和字线190，所述侧墙171覆盖部分所述控制栅层160，所述字线190贯穿所述侧墙171、所述控制栅层160、所述介质层150、所述浮栅层120及所述浮栅氧化层110。
具体的，所述侧墙171的形成方法包括：首先，参考图12并结合图13，在所述控制栅层160上形成掩膜层170，所述掩膜层170的材质例如可以为氮化硅；然后，刻蚀所述掩膜层170，以形成掩膜层开口，所述掩膜层开口贯穿所述掩膜层170，并暴露出部分所述控制栅层160。接着，形成侧墙171，所述侧墙171覆盖部分暴露出的所述控制栅层160，并覆盖所述掩膜层170开口的侧壁。所述侧墙171的材质例如可以为氧化硅，其具有掩膜的作用。
进一步的，所述字线190的形成方法包括：首先，以所述侧墙171为掩膜，依次刻蚀暴露出的所述控制栅层160、所述介质层150、所述浮栅层120及所述浮栅氧化层110，以形成字线开口。然后，参考图14，形成遂穿氧化层180，所述遂穿氧化层180覆盖所述字线开口的侧壁和底壁，并延伸覆盖所述侧墙171的侧壁；接着，形成字线190，所述字线190位于所述遂穿氧化层180上，并填充所述字线开口及所述掩膜层开口。
接着，参考图15，去除所述掩膜层170，暴露出所述控制栅层160(暴露出所述控制栅160层中未被所述侧墙171覆盖的部分)。
接着，执行步骤S6，参考图16，采用第一刻蚀工艺去除部分所述控制栅层160(即去除所述控制栅层160中未被所述侧墙171覆盖的部分)，并去除部分厚度的所述介质层150，以暴露出部分所述介质层150，暴露出的所述介质层150的底面与所述浮栅层120的表面之间形成有阻挡物120a。通过所述第一刻蚀工艺可以减薄所述介质层150，从而可以减薄阻挡物120a上覆盖的膜层的厚度，便于在后续工艺中去除所述介质层150。此外，该步骤中，可以去除未被所述侧墙171覆盖的控制栅层160，从而可以使剩余的控制栅层160构成闪存存储器的控制栅。
具体的，采用第一刻蚀工艺去除部分所述控制栅层160，并去除部分厚度的所述介质层150的方法包括：首先，形成一保护层(未图示)，所述保护层覆盖所述字线190，所述保护层用于保护所述字线190，以在后续的刻蚀工艺，避免所述字线190被刻蚀。所述保护层的例如可以为氧化硅层或者图形化的光刻胶层。然后，以所述侧墙171和所述保护层为掩膜，并采用第一刻蚀工艺依次刻蚀所述控制栅层160、所述第二氧化层153及所述氮化层152，以暴露出部分所述第一氧化层151，暴露出的所述第一氧化层151的底面与所述浮栅层120的表面之间形成有阻挡物120a。其中，所述第一刻蚀工艺为各向异性干法刻蚀工艺，采用的刻蚀气体包括四氟化碳(CF4)、溴化氢(HBr)和三氟甲烷(CHF3)。
接着，执行步骤S7：参考图17，采用第二刻蚀工艺去除暴露出的所述介质层150，并去除所述阻挡物120a，以暴露出部分所述浮栅层120。具体的，采用所述第二刻蚀工艺去除暴露出的所述介质层150的方法包括：采用第二刻蚀工艺依次刻蚀暴露出的所述第一氧化层151与所述阻挡物120a，直至去除所述第一氧化层151与所述阻挡物120a，并暴露出部分所述浮栅层120。进一步的，所述第二刻蚀工艺包括依次执行的第一湿法刻蚀工艺和第二湿法刻蚀工艺，所述第一湿法刻蚀工艺与所述第二湿法刻蚀工艺采用的刻蚀液不同。进一步的，所述第一湿法刻蚀工艺可以用于刻蚀暴露出的所述第一氧化层151，以暴露出所述浮栅层120，并暴露出位于所述浮栅层表面的阻挡物120a。此外，所述第一湿法刻蚀工艺还可去除第一刻蚀工艺中的刻蚀副产物，如此一来，可以使得部分所述浮栅层120及位于所述浮栅层120表面的阻挡物120a得以暴露。优选的，所述第一湿法刻蚀工艺采用的刻蚀液包括氢氟酸(HF)和去离子水(H2O)，以提高对所述第一氧化层151的刻蚀选择比。其中，氢氟酸和去离子水的体积比为1:20～1:100，刻蚀时间为40s～60s。
本实施例中，所述第二湿法刻蚀工艺采用的刻蚀液包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)，以通过所述刻蚀液氧化所述浮栅层120表面的阻挡物120a，使其分裂并发生溶液，从而破坏阻挡物120a与浮栅层120表面之间的附着力，进而使其溶于刻蚀液并脱离浮栅层120的表面。其中，氢氧化铵、过氧化氢和去离子水的体积比可以为1:2:5～1:2:40。优选的，刻蚀时间为60s～900s，以使刻蚀液可以轻微侵蚀浮栅层120的表面，并从阻挡物120a的底壁浸入，使所述阻挡物120a彻底脱离浮栅层120的表面，由此将位于所述浮栅层120表面的阻挡物120a彻底去除，从而避免阻挡物120a阻挡浮栅层120的刻蚀，进而解决因浮栅层表面存在阻挡物120a而导致的浮栅短路的问题。
接着，对所述半导体衬底100进行微波等离子清洗，以充分去除位于浮栅层表面的阻挡物120a及去除前述刻蚀工艺中的附着物(有机物或者副产物等)，从而避免阻挡物120a阻挡浮栅层120刻蚀，进而解决因浮栅层表面存在阻挡物120a而导致的浮栅短路的问题。并且，经等离子清洗之后的半导体衬底100是干燥的，不需要再经干燥处理即可送往下一道工序，可节省工艺时间，提高效率。
接着，执行步骤S8，参考图18，采用第三刻蚀工艺去除暴露出的所述浮栅层120，所述第三刻蚀工艺可以为各向同性干法刻蚀工艺。采用的刻蚀气体例如可以包括四氟化碳、溴化氢和三氟甲烷。但不限于此，在本发明的其他实施例中，所述第三刻蚀工艺也可采用湿法刻蚀工艺。由于，在步骤S7中，去除了位于所述浮栅层120表面的阻挡物120a，由此，在去除暴露出的所述浮栅层120时，没有阻挡物120a阻挡刻蚀，使得暴露出的所述浮栅层120能够较容易的去除。进一步的，剩余的所述浮栅层120可用于构成闪存存存储器中的浮栅。此外，在采用第三刻蚀工艺去除暴露出的所述浮栅层120的过程中，还去除部分厚度的所述浅沟槽隔离结构140a。
综上所示，在本发明提供的闪存存储器的形成方法中，先采用第一刻蚀工艺去除部分控制栅层，并去除部分厚度的介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；然后，采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层，如此，在后续采用第三刻蚀工艺去除暴露出的所述浮栅层时，可以避免阻挡物阻挡刻蚀，从而解决因浮栅层表面存在阻挡物而导致的浮栅短路的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种闪存存储器的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上形成有浮栅层；
依次刻蚀所述浮栅层及所述半导体衬底，以形成浅沟槽，所述浅沟槽贯穿所述浮栅层，并延伸至所述半导体衬底中；
对所述半导体衬底执行湿法清洗工艺；
在所述浅沟槽中填充隔离层，以形成浅沟槽隔离结构；
依次形成介质层和控制栅层，所述介质层覆盖所述浅沟槽隔离结构及所述浮栅层，所述控制栅层覆盖所述介质层；
采用第一刻蚀工艺去除部分所述控制栅层，并去除部分厚度的所述介质层，以暴露出部分所述介质层，暴露出的所述介质层的底面与所述浮栅层的表面之间形成有阻挡物；
采用第二刻蚀工艺去除暴露出的所述介质层，并去除所述阻挡物，以暴露出部分所述浮栅层；
采用第三刻蚀工艺去除暴露出的所述浮栅层，其中，所述第二刻蚀工艺与所述第一刻蚀工艺和所述第三刻蚀工艺均不同。
2.如权利要求1所述的闪存存储器的形成方法，其特征在于，在依次形成介质层和控制栅层之后，在采用所述第一刻蚀工艺去除部分所述控制栅层之前，还包括：
依次形成侧墙和字线，所述侧墙覆盖部分所述控制栅层，所述字线贯穿所述侧墙、所述控制栅层、所述介质层和所述浮栅层。
3.如权利要求2所述的闪存存储器的形成方法，其特征在于，所述介质层包括自下而上依次层叠的第一氧化层、氮化层和第二氧化层，其中，所述第一氧化层覆盖所述浮栅层，所述控制栅层覆盖所述第二氧化层。
4.如权利要求3所述的闪存存储器的形成方法，其特征在于，采用第一刻蚀工艺去除部分所述控制栅层，并去除部分厚度的所述介质层的方法包括：
形成一保护层，所述保护层覆盖所述字线；
以所述侧墙和所述保护层为掩膜，并采用第一刻蚀工艺依次刻蚀所述控制栅层、所述第二氧化层及所述氮化层，以暴露出部分所述第一氧化层，暴露出的所述第一氧化层的底面与所述浮栅层的表面之间形成有阻挡物。
5.如权利要求4所述的闪存存储器的形成方法，其特征在于，所述第一刻蚀工艺为各向异性干法刻蚀工艺，采用的刻蚀气体包括四氟化碳、溴化氢和三氟甲烷。
6.如权利要求4所述的闪存存储器的形成方法，其特征在于，采用所述第二刻蚀工艺去除暴露出的所述介质层的方法包括：
采用第二刻蚀工艺依次刻蚀暴露出的所述第一氧化层与所述阻挡物，直至去除所述第一氧化层与所述阻挡物，并暴露出部分所述浮栅层。
7.如权利要求6所述的闪存存储器的形成方法，其特征在于，所述第二刻蚀工艺包括依次执行的第一湿法刻蚀工艺和第二湿法刻蚀工艺，所述第一湿法刻蚀工艺用于刻蚀暴露出的所述第一氧化层，以暴露出所述浮栅层，并暴露出位于所述浮栅表面的阻挡物，所述第二湿法刻蚀工艺用于去除所述阻挡物，其中，所述第一湿法刻蚀工艺与所述第二湿法刻蚀工艺采用的刻蚀液不同。
8.如权利要求7所述的闪存存储器的形成方法，其特征在于，所述第一湿法刻蚀工艺采用的刻蚀液包括氢氟酸和去离子水，其中，氢氟酸和去离子水的体积比为1:20～1:100，刻蚀时间为40s～60s。
9.如权利要求7所述的闪存存储器的形成方法，其特征在于，所述第二湿法刻蚀工艺采用的刻蚀液包括氢氧化铵、过氧化氢和去离子水，其中，氢氧化铵、过氧化氢和去离子水的体积比为1:2:5～1:2:40，刻蚀时间为60s～900s。
10.如权利要求1所述的闪存存储器的形成方法，其特征在于，在采用第二刻蚀工艺去除暴露出的所述介质层之后，在去除暴露出的所述浮栅层之前，所述闪存存储器的形成方法还包括：对所述半导体衬底进行微波等离子清洗。
11.如权利要求1所述的闪存存储器的形成方法，其特征在于，所述第三刻蚀工艺为各向同性干法刻蚀工艺。
12.如权利要求1所述的闪存存储器的形成方法，其特征在于，所述浮栅层的厚度为300埃～450埃；所述控制栅层的厚度为500埃～600埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313021.9A CN113192838B (zh) | 2021-03-24 | 2021-03-24 | 闪存存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313021.9A CN113192838B (zh) | 2021-03-24 | 2021-03-24 | 闪存存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192838A CN113192838A (zh) | 2021-07-30 |
| CN113192838B true CN113192838B (zh) | 2024-02-02 |
Family
ID=76973685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110313021.9A Active CN113192838B (zh) | 2021-03-24 | 2021-03-24 | 闪存存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192838B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1641861A (zh) * | 2004-01-13 | 2005-07-20 | 硅存储技术公司 | 将电子编程到非易失性存储单元浮栅上的改进方法 |
| CN101399205A (zh) * | 2007-09-28 | 2009-04-01 | 力晶半导体股份有限公司 | 制作快闪存储器的方法 |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN111477629A (zh) * | 2020-05-26 | 2020-07-31 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527654B (en) * | 2002-04-08 | 2003-04-11 | Winbond Electronics Corp | Manufacturing method of floating gate for the flash memory |
| CN102693946B (zh) * | 2012-06-11 | 2017-04-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件制造方法以及存储器制造方法 |
-
2021
- 2021-03-24 CN CN202110313021.9A patent/CN113192838B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1641861A (zh) * | 2004-01-13 | 2005-07-20 | 硅存储技术公司 | 将电子编程到非易失性存储单元浮栅上的改进方法 |
| CN101399205A (zh) * | 2007-09-28 | 2009-04-01 | 力晶半导体股份有限公司 | 制作快闪存储器的方法 |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN111477629A (zh) * | 2020-05-26 | 2020-07-31 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192838A (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159823A (en) | Trench isolation method of semiconductor device | |
| TW200408069A (en) | Method of manufacturing a flash memory cell | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| KR101002474B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100520681B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| CN111477629B (zh) | 闪存器件的制造方法 | |
| CN113192838B (zh) | 闪存存储器的形成方法 | |
| KR100613278B1 (ko) | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 | |
| KR20060006331A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| US7235458B2 (en) | Method of forming an element isolation film of a semiconductor device | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR100898674B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US20110233638A1 (en) | Semiconductor device and method for manufacturing thereof | |
| CN113192959B (zh) | 分栅式快闪存储器的制造方法 | |
| KR20080099986A (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| CN110797344B (zh) | 一种半导体器件的制造方法 | |
| US20050130376A1 (en) | Method for manufacturing flash device | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| CN113192957B (zh) | 闪存存储器的制造方法 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |